DE102008025246A1 - Kontaktierung und Isolierung von elektronischen Bauelementen - Google Patents

Kontaktierung und Isolierung von elektronischen Bauelementen Download PDF

Info

Publication number
DE102008025246A1
DE102008025246A1 DE102008025246A DE102008025246A DE102008025246A1 DE 102008025246 A1 DE102008025246 A1 DE 102008025246A1 DE 102008025246 A DE102008025246 A DE 102008025246A DE 102008025246 A DE102008025246 A DE 102008025246A DE 102008025246 A1 DE102008025246 A1 DE 102008025246A1
Authority
DE
Germany
Prior art keywords
layer
connection
component
electrical
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008025246A
Other languages
English (en)
Inventor
Gernot Dr. Schimetta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE102008025246A priority Critical patent/DE102008025246A1/de
Publication of DE102008025246A1 publication Critical patent/DE102008025246A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung von mindestens einer mechanischen und/oder elektrisch leitenden Verbindung zumindest einer elektrischen Anschlussfläche (2) von mindestens einem elektronischen Bauelement. Die Verbindung und insbesondere eine elektrische Isolation sollen derart bereigestellt werden, dass eine ausreichende Lebensdauer, unabhängig von auftretenden Betriebs- und Umgebungsbedingungen und/oder eine wirksame Abführung von eigen erzeugter Wärme geschaffen werden kann. Die Aufgabe wird dadurch gelöst, dass zwischen der Verbindung und der Anschlussfläche (2) jeweils eine in Teilflächen (6a) eingeteilte Kontaktschicht (6) erzeugt wird. Es kann eine Kontaktierung mittels der Kontaktschicht (6) mittels Leadframes ausgeführt werden. Die aufgewachsenen Metallflächen der Kontaktschicht (6), insbesondere Cu-Flächen, sind zur Erhöhung der Lebensdauer unterteilt. Auf diese Weise können Scherkräfte entsprechend den unterschiedlichen Ausdehnungskoeffizienten der Materialien wirksam reduziert werden.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Hauptanspruchs und entsprechende elektronische Bauelemente gemäß dem Oberbegriff des Nebenanspruchs.
  • Leistungsmodule und Leistungsteile werden gemäß dem Stand der Technik häufig in der sogenannten Drahtbondtechnik hergestellt. Hierbei kommen üblicherweise keramische Substrate, die beidseitig mit strukturierten leitenden Flächen versehen sind, zur Verwendung (Direct Copper Bondung, Active Metal Brazing, Insulated Metal Substrate). Auf diese werden beispielsweise mittels Lot Leistungshalbleiter leitend montiert. Die elektrische Verbindung der Kontaktflächen auf den Leistungshalbleiter-Oberseiten mit anderen Leistungshalbleiterkomponenten oder den/dem Substrat(en) erfolgt mittels Drahtbonds, beispielsweise Dickdraht mit 100 bis 500 μm Durchmesser, oder Bändchen. Die elektrische Verbindung von Schaltungsteilen zu den Außenanschlüssen, das heißt, den Last- und Steueranschlüssen, kann auf dieselbe Weise erfolgen. Als Alternative zu Drahtbondverbindungen können auch alternative Verfahren, beispielsweise die Siemens interne Planar Interconect Technology (SiPLIT) zur Verwendung kommen. Gemäß einem anderen Verfahren werden, ähnlich zu Einzelhalbleitergehäusen, die Leistungshalbleiter auf leitende, strukturierte Bänder, den sog. Leadframes, leitend montiert und anschließend beispielsweise mittels Spritzguss teilweise oder vollständig vergossen, was als Transfermold bezeichnet wird. Die oberseitigen Kontaktflächen werden auch hier mittels Drahtbonds, die vorzugsweise durch einen zusätzlichen Verguss, insbesondere Silikonverguss, vor dem Spritzgussprozess geschützt werden, realisiert. Im Anschluss an den Spritzgussprozess werden die elektrischen Anschlüsse, die zur Erhöhung der mechanischen Stabilität beim Spritzgussprozess durch Stege miteinander verbunden sein können, getrennt, und zwar durch Sägen, Schneiden oder Bohren. Eine Montage von Leistungshalbleitern, bei der die Bauteile gewendet werden, und auf der Unterseite mittels Lotkügelchen mit den Leadframes elektrisch verbunden sind, dies ist die sogenannte Flip-Chip-Technik, ist ebenso denkbar. Als eine weitere Möglichkeit erfolgt die Kontaktierung mittels strukturierter Leadframes, die mit Hilfe von Silberpasten, insbesondere Nanosilberpasten, auf den Chipoberflächen befestigt werden und abschließend umspritzt werden. Die einzelnen Leadframes sind untereinander mittels Schweißtechnik, insbesondere Laserschweißtechnik, mechanisch und elektrisch verbunden. Entsprechend eines Schrupfs und des relativ höheren Ausdehnungskoeffizienten des eingesetzten Spritzguss-Kunststoffes werden die Leadframes auf die elektronischen Bauelemente mechanisch gepresst, was die Lebensdauer des gesamten Moduls deutlich erhöht. Einen entsprechenden Aufbau offenbart die DE 10 2007 036 044.6 .
  • Die DE 10 2007 036 044.6 offenbart ein Chipmodul und ein Verfahren zu dessen Herstellung. Das Chipmodul umfasst zumindest einen Chip, der zumindest auf einer Hauptseite mit einer oder mehreren Chipkontaktflächen versehen ist. Zur Herstellung eines elektrischen Kontakts zu den Chipkontaktflächen ist eine erste strukturierte Blechschicht vorgesehen, in der erste Kontaktbereiche ausgebildet sind, die im Wesentlichen vollflächig mit der einen oder den mehreren Chipkontaktflächen verbunden sind. Dieser Vorgang kann auf Waferebene erfolgen. Die ersten Kontaktbereiche des Chipmoduls sind im Wesentlichen vollflächig mit zweiten Kontaktbereichen einer zweiten strukturierten Blechschicht verbunden, welche von außerhalb des Chipmoduls mit einem jeweiligen Potential beaufschlagbar sind. Das Aufbringen der zweiten Blechschicht kann im Rolle-zu-Rolle-Verfahren erfolgen.
  • Ein Erfordernis der Aufbau- und Verbindungstechnik für elektrische Leistungsmodule ist einerseits die elektrische Verschaltung der Komponenten und das Anbieten von elektrischen Anschlüssen, und zwar Last- und Steueranschlüssen, zur Einbindung in ein elektrisches System, beispielsweise einen elektrischen Antrieb, und andererseits die Sicherstellung der Isolation zwischen den Leitern, Bauteilen, beispielsweise Leistungshalbleitern, passiven Bauteile, Sensoren und dergleichen, und Anschlüssen. Dieses Erfordernis gilt über die gesamte Lebensdauer des Systems, unabhängig von den auftretenden Betriebs- und Umgebungsbedingungen, insbesondere Temperatur, Feuchte, korrosive Atmosphäre, Vibration, Beschleunigung und dergleichen. Zu diesem Zweck müssen auftretende Eigenerwärmungen aufgrund von elektrischen Umladungs- und Leitungsverlusten in den Strompfaden, das heißt den Leitern, Halbleitern oder passiven Bauteilen, möglichst verlustarm an eine Kühloberfläche abgeführt werden, um eine Überhitzung der Komponenten zu verhindern. Die Kühlung kann hierbei durch Wärmestrahlung mittels eines Kühlkörpers, Wärmeleitung, beispielsweise mittels einer Heatpipe oder forciert mittels eines Lüfters oder Flüssigkeitskühlers erfolgen. Die betrachteten Leistungsmodule und gegebenenfalls in mehrere Module unterteilte Leistungsteile konvertieren oder beeinflussen elektrische Spannungen und/oder Ströme mit Leistungen von typischerweise 100 Watt bis circa 500 kW. Sowohl die vorgesehene Isolation, als auch leitende Verbindungen müssen insbesondere den auftretenden Temperaturwechseln und Temperaturschocks trotz möglicherweise unterschiedlicher Ausdehnungskoeffizienten widerstehen. Eine elektrische Isolation soll insbesondere zur Vermeidung von Schädigungen durch Kriechströme die leitenden Verbindungen formschlüssig umgeben, so dass eine sogenannte quasi hermetische Isolation bereitgestellt wird.
  • Es ist Aufgabe der vorliegenden Erfindung, elektronische Bauelemente, insbesondere elektronische Leistungsbauelemente, derart mechanisch zu verbinden und/oder elektrisch zu verschalten und/oder für diese Bauelemente elektrische Anschlüsse und insbesondere eine elektrische Isolation bereit zu stellen, dass eine unabhängig von auftretenden Betriebs- und Umgebungsbedingungen ausreichende Lebensdauer und/oder eine wirksame Abführung von eigen erzeugter Wärme geschaffen werden kann. Betriebs- und Umgebungsbedingungen können Temperatur, Temperaturwechsel, Temperaturschocks, Feuchte, korrosive Atmosphäre, Vibration, Beschleunigung und dergleichen sein. Ein elektrischer Leistungsbereich für durch die elektronischen Leistungsbauelemente ausgebildete Leistungsmodule oder in mehrere Module unterteilte Leistungsteile kann beispielsweise im Bereich von 50 W bis 600 KW Dauerleistung sein. Für den Pulsbetrieb, wie er beispielsweise in der Medizintechnik bei den Leistungsteilen für Röntgengeneratoren oder Linearbeschleunigern angewandt wird, können gepulste Ausgangsleistungen um den Faktor 100 höher sein als die Dauerleistungen. Die Aufgabe soll ebenso bei verschiedenen Ausdehnungskoeffizienten der Materialien gelöst werden. Weiterhin sollen zur Vermeidung von Schädigungen infolge von Kriechströmen leitende Verbindungen insbesondere formschlüssig von einer elektrischen Isolation umgeben sein.
  • Die Aufgabe wird durch ein Verfahren gemäß dem Hauptanspruch und elektronische Bauelemente gemäß dem Nebenanspruch gelöst.
  • Die verwendeten Leistungshalbleiter-Bauelemente, wie es beispielsweise Insulated Gate Bipolar Transistoren (IGBTs), Metalloxidsemiconductors-Feldeffekttransistoren (MOSFETs), Thyristoren, Dioden und dergleichen sind, werden üblicherweise auf einem Wafer hergestellt und können mindestens je einen elektrischen Anschluss an der Ober- und an der Unterseite aufweisen. Der Anschluss an der Unterseite ist üblicherweise als ganzflächige Metallisierung, beispielsweise bestehend aus Al, AlSi, AlSiCu, NiAg und dergleichen ausgeführt. Die Oberseite hat eine oder mehrere strukturierte Anschlüsse, die sogenannten Pads, die von einer zusätzlichen Passivierung beispielsweise Glas, Polyimid und dergleichen umgeben sind. Herkömmlicherweise sind die Oberseiten der derzeit verfügbaren Leistungshalbleiter für eine Dickdrahtkontaktierung bereitgestellt.
  • Besonders vorteilhaft wird die Lebensdauer eines elektronischen Bauelementes oder Moduls durch Unterteilung einer auf einer elektrischen Anschlussfläche aufgewachsenen Kontaktschicht, die eine Metallschicht, insbesondere eine Kupfer schicht ist, erhöht. Zwischen einer Verbindung und einer Anschlussfläche wird eine Kontaktschicht derart erzeugt, dass diese eine in abgetrennte Teilflächen unterteilte Fläche mit einer Dicke ist. Diese Kontaktschicht ist zwischen einer Anschlussfläche des elektronischen Bauelements und einer Verbindung zu diesem elektronischen Bauelement erzeugt. Eine Verbindung kann beispielsweise eine elektrische Verbindung von einem elektrischen Anschluss oder von einem weiteren elektronischen Bauelement sein. Eine Verbindung kann allgemein ein elektrischer Leiter sein. Die Feinheit der Unterteilung der Kontaktschicht ist lediglich durch die verwendete Phototechnik und den gewünschten elektrischen Querschnitt begrenzt. Da es sich bei der strukturierten Abscheidung von für das Laserschweißen geeigneten Metall-, insbesondere Kupferschichten, um Waferlevel-Prozesse handelt, können diese Metallschichten vergleichsweise kostengünstig hergestellt werden. Ausgangspunkt ist ein beispielsweise elektrisch geprüfter Wafer mit Basismetallisierung. Eine herkömmliche 3 bis 5 μm Al-Schicht für die Bonddraht-Kontaktierung kann entfallen. Damit ist das Verfahren besonders vorteilhaft im Vergleich zu dem vorstehend genannten SiPLIT-Verfahren, insbesondere bezüglich der angewandten Galvanik der Chip-to-Chip-Verbindungen am Modul.
  • Weitere vorteilhafte Ausgestaltungen werden in Verbindung mit den Unteransprüchen beansprucht.
  • Gemäß einer vorteilhaften Ausgestaltung erfolgt ein Erzeugen der Kontaktschicht mittels galvanischen Abscheidens einer metallischen Schicht, insbesondere Cu-Schicht, auf der Anschlussfläche in von einer strukturierten photoempfindlichen Schicht, insbesondere Film oder Lack, freien Bereichen. Da es sich bei der strukturierten Abscheidung von für das Laserschweißen geeigneten Kupferschichen um Waferlevel-Prozesse handelt, können diese vergleichsweise kostengünstig hergestellt werden. Im Unterschied zu den herkömmlichen Aufbau- und Verbindungstechniken, werden die elektronischen Bauelemente noch vor der Vereinzelung für eine Montage in einem Mo dul vorbereitet, indem auf der Ober- und Unterseite des elektronischen Bauelements(Cu-)Kontaktflächen mit typischen Schichtdicken von 50 bis 300 μm galvanisch abgeschieden werden. Die Beschichtung erfolgt justiert auf den Anschlussflächen des elektronischen Bauelements. Dies wird kostengünstig mit Hilfe einer strukturierten photoempfindlichen Schicht, insbesondere einer auflaminierten photostrukturierbaren Folie oder eines aufgeschleuderten oder gesprühten Photolacks, durchgeführt.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt vor dem galvanischen Abscheiden ein Aufbringen, Belichten und Entwickeln der strukturierten photoempfindlichen Schichten jeweils auf den Oberseiten und Unterseiten des Bauelements, wobei Passivierungen um die Anschlussflächen abgedeckt und die Anschlussflächen in Teilflächen eingeteilt werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt vor dem Aufbringen der photoempfindlichen Schicht ein Aufbringen jeweils einer als Haftschicht wirkenden Galvanisierbasis, insbesondere einer Ti-Schicht auf die gesamten Flächen von Oberseite und Unterseite des Bauelementes. Es erfolgt ein Aufbringen der Galvanisierbasis, einer sogenannten plating base, beispielsweise durch Physical Vapor Deposition (PVD), beispielsweise mittels Sputtern. Es eignet sich insbesondere eine 100 nm dicke Ti-Haftschicht. Zusätzlich können eine weitere Diffusionsbarriere, insbesondere mit einer Dicke von 100 bis 500 nm, sowie die Cu-Schicht mit einer Dicke von 50 bis 300 μm erzeugt werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt nach dem galvanischen Abscheiden ein Entfernen der photoempfindlichen Schicht und der Galvanisierbasis an den Stellen, an denen zuvor die photoempfindliche Schicht erzeugt war. Auf diese Weise sind besonders einfach die Teilbereiche der elektrischen Kontaktschicht abschließend bereit gestellt.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Vereinzeln der aus einem Wafer erzeugten, die Kontaktschichten aufweisenden Bauelemente, insbesondere mittels Sägens. Das Vereinzeln kann alternativ durch Schneiden oder Bohren ausgeführt werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen der mechanischen und/oder elektrischen Verbindungen durch Herstellung mindestens eines Kontaktes zwischen Leadframes und Kontaktschichten. Ein Leadframe ist eine elektrisch leitende, insbesondere metallische, insbesondere dreidimensional geformte Struktur, beispielsweise in Form eines Gitters, das beispielsweise durch kostengünstiges Stanzen, Ätzen und/oder Biegen, beispielsweise auf einer Rolle oder in Streifen, hergestellt wird. Dreidimensional geformt bedeutet insbesondere aus einer Ebene herausgebogen. Als Materialien eignen sich vorzugsweise Cu-Legierungen, beispielsweise Zinnbronze CuSn6 oder Cu98Fe2. Typische Dicken liegen im Bereich von 0,2 bis 0,5 mm. Im Unterschied zu dreidimensional geformten Leadframes werden ebenso ebene Leadframes verwendet. Der Sammelbegriff für dreidimensional geformte Leadframes und ebene Leadframes ist Leadframe. In den Ausführungsbeispielen kann ein dreidimensional geformter Leadframe als Stanzbiegeteil oder Stanzgitter verwendet werden. Ein weiterer Modulaufbau kann besonders vorteilhaft entsprechend der DE 10 2007 036 044.6 ausgeführt werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Kontaktieren mittels Schweißens, insbesondere Laserpunktschweißen, von Leadframes auf die galvanisch abgeschiedenen Kontaktschichten. Mit dem gleichen Schweißverfahren können im gleichen Vorgang auch etwaige zusätzliche Kontaktierungen zwischen einzelnen Leadframe-Teilen hergestellt werden. Das Laserpunktschweißen erfolgt auf die Weise, dass man die einzelnen Laserschweißpunkte, deren Anzahl typischerweise je nach Anschlussfläche und Dicke des Leadframes 5 bis circa 50 sein kann, mindestens mit dem doppelten Durchmesser der Wärmeeinflusszone des aufgeschmolzenen Metalls beabstandet. So mit trägt jeder Punkt zum Kontakt bei. Es werden meist mehrere Punkte zur Erhöhung der Prozesssicherheit ausgeführt, falls beispielsweise ein Schweißpunkt fehlerhaft ist.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen der Verbindungen als Verbindungen zwischen Bauelementen und/oder als Last- und Steueranschlüsse mindestens eines Bauelements und/oder eines erzeugten Moduls. Die insbesondere mehrteiligen Leadframes können die elektronischen Bauelemente untereinander elektrisch verbinden und können ebenso die Last- und Steueranschlüsse eines Moduls ausbilden. Des Weiteren können die Verbindungen als Verbindungen zur Abführung von Wärme bereitgestellt sein. Eine wirksame Entwärmung entsprechend den kurzen Pfaden und der hohen Wärmeleitfähigkeit der verwendeten Bestandteile, beispielsweise des verwendeten Kupfers mit einer Wärmeleitfähigkeit von 400 Watt/mK ist einfach bereitstellbar. Geringe Durchleitungsverluste können durch ausreichend dimensionierte Leiterquerschnitte sichergestellt werden.
  • Gemäß einer weiteren vorteilhaften Ausgestaltung erfolgt ein Erzeugen einer elektrischen Isolation mittels teilweiser oder vollflächiger Umspritzung des mindestens einen Bauelements und/oder eines erzeugten Moduls mit einem Kunststoff, insbesondere mittels Spritzgießen und/oder Molden. Das heißt, abschließend kann ein Modul zur Erhöhung der Lebensdauer mit einem Kunststoff umspritzt werden, und zwar mittels Spritzguss oder Molden. Die Einsatztemperatur ist im Wesentlichen lediglich durch die verwendeten Bauelemente und die umgebende Umhüllung beschränkt. Im Fall von SiC-Bauteilen und Hochtemperatur-Polymeren sind Einsatztemperaturen im Bereich von 300°C auf einfache Weise erreichbar.
  • Die vorliegende Erfindung wird anhand eines Ausführungsbeispiels in Verbindung mit den Figuren näher beschrieben. Es zeigen:
  • 1 ein Ausführungsbeispiel eines elektronischen Bauelements;
  • 2 ein elektronisches Bauelement in einem ersten Stadium des erfindungsgemäßen Verfahrens;
  • 3 das elektronische Bauelement in einem zweiten Stadium des erfindungsgemäßen Verfahrens;
  • 4 ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens.
  • 1 zeigt ein elektronisches Bauelement, und zwar einen Leistungshalbleiter-Chip mit zwei Anschlussflächen 2 auf der Bauteiloberseite und einer Anschlussfläche 2 auf der Unterseite. Das elektronische Leistungshalbleiter-Bauelement ist hier ein Feldeffekttransistor, wobei die oberen beiden elektrischen Anschlussflächen 2 die Anschlussflächen von Source und Gate sind und die untere Anschlussfläche 2 die Anschlussfläche von dem Drain ist. Der Feldeffekttransistor ist auf SiC-Basis erzeugt. Die elektrischen Anschlussflächen 2 sind als kleinflächige Metallisierungen bestehend aus Al erzeugt. Bezugszeichen 3 bezeichnet elektrische Isolationen, die mittels eines Photopolymers ausgebildet sind. Bezugszeichen 1 bezeichnet ein Si- beziehungsweise SiC-Substrat.
  • 2 zeigt ein elektronisches Bauelement in einem ersten Stadium eines erfindungsgemäßen Verfahrens. Mit einem ersten Schritt S1 erfolgt ein Aufbringen jeweils einer als eine Haftschicht wirkenden Galvanisierbasis 4, insbesondere einer Ti-Schicht, auf die gesamten Flächen von Oberseite und Unterseite des Bauelements. Das elektronische Bauelement kann, wie es hier dargestellt ist, ein Feldeffekttransistor sein, weitere elektronische Bauelemente sind ebenso möglich. Insbesondere sind ebenso Leistungshalbleiterbauelemente möglich. Die Haftschicht wirkt als sogenannte plating base. Diese Galvanisierungsbasis 4 (plating base) kann beispielsweise mittels Physical Vapor Deposition (PVD) beispielsweise mittels Sputtern erzeugt sein. Sputtern ist eine zu der Gruppe der PVD-Verfahren gehörende, hochvakuumbasierte Beschichtungstechnik. Alternativ kann ein Aufbringen der Galvanisierbasis 4 mittels Aufdampfen erfolgen. Die Galvanisierbasis 4 kann beispielsweise eine 100 nm dicke Ti-Schicht als Haftschicht sein. Optional kann eine weitere Diffusionsbarriere im Bereich von 100 bis 500 nm und eine Cu-Schicht mit einer Dicke von 50 bis 300 μm erzeugt sein. Mit einem weiteren Schritt S2 erfolgt ein Aufbringen, Belichten und Entwickeln einer photoempfindlichen Schicht 5. Die photoempfindliche Schicht 5 wird jeweils auf den Oberseiten und Unterseiten des Bauelements bereitgestellt, wobei um Anschlussflächen 2 ausgebildete Passivierungen 3 abgedeckt und Anschlussflächen 2 in Teilflächen eingeteilt werden. Gemäß einem Schritt S3 erfolgt ein Erzeugen einer Kontaktschicht mittels galvanischen Abscheidens einer metallischen Schicht, insbesondere einer Cu-Schicht 6, auf der Anschlussfläche 2 in von der strukturierten photoempfindlichen Schicht 5, die insbesondere ein Film oder ein Lack ist, freien Bereichen. Die Dicke der Cu-Schicht 6 kann beispielsweise 200 μm sein. Anstelle von Cu können weitere galvanisch abscheidbare Metalle verwendet werden. 2 zeigt ein elektronisches Bauelement nach dem Schritt S1 des Aufbringens einer Platingbase 4, nach dem Schritt S2 des Aufbringens eines Photolacks 5 und nach dem Schritt S3 des galvanischen Aufwachsens von strukturiertem Kupfer als metallische Schicht 6.
  • 3 zeigt das elektronische Bauelement nach einem Schritt S4, bei dem der Photolack 5 und die unter diesem ausgebildete Galvanisierbasis 4 entfernt worden sind, wobei das elektronische Bauelement nach diesem Schritt S4 bereit für die Kontaktierung mittels nicht dargestellter Leadframes gemäß einem Schritt S5 ist. Dabei kann die strukturierte beziehungsweise segmentierte Kupferschicht 6 besonders einfach mittels Laserschweißen kontaktiert werden. Bezugszeichen 6 bezeichnet die segmentierte Cu-Schicht. Die aufgewachsenen Cu-Flächen 6 sind zur Erhöhung der Lebensdauer des kontaktierten elektronischen Bauelementes unterteilt. Zwischen einer Verbindung, die beispielsweise ein Leadframe ist, und der Anschlussfläche 2 ist jeweils eine Kontaktschicht 6 erzeugt, die eine in abgetrennte Teilflächen (6a) unterteilte Fläche mit einer Dicke ist.
  • Auf diese Weise erfolgt eine Reduktion von Scherkräften, die infolge von unterschiedlichen thermischen Ausdehnungskoeffizienten der Materialien entstehen.
  • 4 zeigt die Schritte S1 bis S5 eines erfindungsgemäßen Verfahrens. Mit dem ersten Schritt S1 erfolgt ein Aufbringen jeweils einer als eine Haftschicht wirkenden Galvanisierbasis 4, insbesondere einer Ti-Schicht, auf die gesamten Flächen von Oberseite und Unterseite des Bauelements. Mit dem weiteren Schritt S2 erfolgt ein Aufbringen, Belichten und Entwickeln einer photoempfindlichen Schicht 5. Gemäß einem Schritt S3 erfolgt ein Erzeugen einer Kontaktschicht 6 mittels galvanischen Abscheidens einer metallischen Schicht, insbesondere einer Cu-Schicht, auf der Anschlussfläche 2 in von der strukturierten photoempfindlichen Schicht 5 freien Bereichen. Auf diese Weise entstehen die Teilflächen (6a) mit einer Dicke, die für den abschließenden Kontaktierprozess ausreichend ist. Ausreichend dick bedeutet, dass beim Herstellen des Kontaktes (z. B. Laserschweißen), das elektronische Bauelement weder thermisch noch mechanisch noch elektrisch geschädigt wird. In Abhängigkeit der Leadframe-Dicke beträgt die Dicke der Teilflächen (6a) für einen Laserschweißprozess typischerweise 50 bis 300 μm. Mit einem Schritt S4 werden die photoempfindliche Schicht 5 und die unter dieser ausgebildete Galvanisierbasis 4 entfernt. Nach diesem Schritt S4 ist das elektronische Bauelement für die mit einem Schritt S5 erfolgende Kontaktierung insbesondere mittels nicht dargestellter Leadframes bereit gestellt. Eine Kontaktierung kann beispielsweise mittels Laserschweißens erfolgen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - DE 102007036044 [0002, 0003, 0015]

Claims (13)

  1. Verfahren zum Kontaktieren mindestens einer mechanischen und/oder thermisch und/oder elektrisch leitenden Verbindung an mindestens eine elektrische Anschlussfläche (2) von mindestens einem elektronischen Bauelement, dadurch gekennzeichnet, dass zwischen der Verbindung und der Anschlussfläche (2) eine Kontaktschicht (6) erzeugt wird, die eine in abgetrennte Teilflächen (6a) unterteilte Fläche mit einer Dicke ist.
  2. Verfahren nach Anspruch 1, gekennzeichnet durch Erzeugen der Kontaktschicht (6) mittels galvanischen Abscheidens einer metallischen Schicht, insbesondere Cu-Schicht, auf der Anschlussfläche (2) in von einer strukturierten photoempfindlichen Schicht (5), insbesondere Film oder Lack, freien Bereichen.
  3. Verfahren nach Anspruch 2, gekennzeichnet durch vor dem galvanischen Abscheiden erfolgendes Aufbringen, Belichten und Entwickeln der strukturierten photoempfindlichen Schicht (5) jeweils auf den Oberseiten und Unterseiten des Bauelements, wobei Passivierungen (3) um die Anschlussflächen (2) abgedeckt und die Anschlussflächen (2) in die Teilflächen (6a) eingeteilt werden.
  4. Verfahren nach Anspruch 3, gekennzeichnet durch vor dem Aufbringen der photoempfindlichen Schicht (5) erfolgendes Aufbringen jeweils einer als eine Haftschicht wirkenden Galvanisierbasis (4), insbesondere Ti-Schicht, auf die gesamten Flächen von Oberseite und Unterseite des Bauelementes.
  5. Verfahren nach Anspruch 4, gekennzeichnet durch nach dem galvanischen Abscheiden erfolgendes Entfernen der photoempfindlichen Schicht (5) und der Galvanisierbasis (4) an den Stellen, an denen zuvor die photoempfindliche Schicht (5) erzeugt war.
  6. Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch Vereinzeln von aus einem Wafer (1) erzeugten, die Kontaktschichten (6) aufweisenden Bauelementen, insbesondere mittels Sägens.
  7. Verfahren nach einem der Ansprüche 1 bis 6 gekennzeichnet durch Erzeugen der Verbindung als Leadframe auf der Kontaktschicht (6).
  8. Verfahren nach Anspruch 7, gekennzeichnet durch Ankontaktieren des Leadframes an die Kontaktschicht (6) mittels Schweißens, insbesondere Laserschweißens – beispielsweise Punktschweißen, Kehlnahtschweißen – oder Laserpunktschweißens.
  9. Verfahren nach einem der Ansprüche 1 bis 8, gekennzeichnet durch Erzeugen der Verbindung als Last- und/oder Steueranschluss des Bauelements und/oder als Verbindung von einem weiteren Bauelement und/oder als Verbindung zur Abführung von Wärme.
  10. Verfahren nach einem der Ansprüche 1 bis 9, gekennzeichnet durch Erzeugen einer elektrischen Isolation mittels teilweiser oder vollflächiger Umspritzung des kontaktierten Bauelements und/oder eines kontaktierten, mehrere Bauelemente aufweisenden Moduls mit einem Kunststoff, insbesondere mittels Spritzgießen und/oder Molden.
  11. Elektronisches Bauelement, elektronisches Leistungshalbleiter-Bauelement und/oder ein mehrere Bauelemente aufweisendes elektronisches Leistungshalbleiter-Bauelement-Modul, dadurch gekennzeichnet, dass an mindestens einer elektrischen Anschlussfläche (2) des Bauelements eine Kontaktschicht (6) ausgebildet ist, die eine in abgetrennte Teilflächen (6a) unterteilte Fläche mit einer Dicke aufweist.
  12. Elektronisches Bauelement, elektronisches Leistungshalbleiter-Bauelement und/oder elektronisches Leistungshalbleiter-Bauelement-Modul, nach Anspruch 11 dadurch gekennzeichnet, dass die Teilflächen gerundete Randlinien aufweisen.
  13. Verwendung eines elektronischen Bauelements, eines elektronischen Leistungshalbleiter-Bauelements und/oder eines mehrere Bauelemente aufweisenden elektronischen Leistungshalbleiter-Bauelement-Moduls nach Anspruch 11 oder 12, zum Kontaktieren nach einem Verfahren nach einem der Ansprüche 1 bis 10.
DE102008025246A 2008-05-27 2008-05-27 Kontaktierung und Isolierung von elektronischen Bauelementen Withdrawn DE102008025246A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102008025246A DE102008025246A1 (de) 2008-05-27 2008-05-27 Kontaktierung und Isolierung von elektronischen Bauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008025246A DE102008025246A1 (de) 2008-05-27 2008-05-27 Kontaktierung und Isolierung von elektronischen Bauelementen

Publications (1)

Publication Number Publication Date
DE102008025246A1 true DE102008025246A1 (de) 2009-12-17

Family

ID=41317556

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008025246A Withdrawn DE102008025246A1 (de) 2008-05-27 2008-05-27 Kontaktierung und Isolierung von elektronischen Bauelementen

Country Status (1)

Country Link
DE (1) DE102008025246A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10003671A1 (de) * 1999-01-28 2000-08-10 Hitachi Ltd Halbleiter-Bauelement
JP2002252351A (ja) * 2001-02-26 2002-09-06 Sanyo Electric Co Ltd 半導体装置
DE10245451B4 (de) * 2002-09-27 2005-07-28 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE102006018765A1 (de) * 2006-04-20 2007-10-25 Infineon Technologies Ag Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
DE102007036044A1 (de) 2007-08-01 2009-02-05 Siemens Ag Chipmodul und Verfahren zum Herstellen eines Chipmoduls

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10003671A1 (de) * 1999-01-28 2000-08-10 Hitachi Ltd Halbleiter-Bauelement
JP2002252351A (ja) * 2001-02-26 2002-09-06 Sanyo Electric Co Ltd 半導体装置
DE10245451B4 (de) * 2002-09-27 2005-07-28 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE102006018765A1 (de) * 2006-04-20 2007-10-25 Infineon Technologies Ag Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
DE102007036044A1 (de) 2007-08-01 2009-02-05 Siemens Ag Chipmodul und Verfahren zum Herstellen eines Chipmoduls

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 2002-252 351 A (Abstract)
JP 2002252351 A (Abstract) *

Similar Documents

Publication Publication Date Title
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102009059236B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102009006152B4 (de) Verfahren zur Herstellung eines Elektronikbauelements
DE102007041926B4 (de) Verfahren zur elektrischen Isolierung beziehungsweise elektrischen Kontaktierung von ungehäusten elektronischen Bauelementen bei strukturierter Verkapselung
DE102007034491A1 (de) Modul mit elektronischem Bauelement zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, dessen Herstellung und Kontaktierung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102013101222B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE102007009521B4 (de) Bauteil und Verfahren zu dessen Herstellung
DE102012100243B4 (de) Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung
DE102015115999B4 (de) Elektronische Komponente
DE102014114520B4 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
EP3439028A1 (de) Leistungsmodul mit mindestens einem leistungshalbleiter
DE10314172B4 (de) Verfahren zum Betreiben einer Anordnung aus einem elektrischen Bauelement auf einem Substrat und Verfahren zum Herstellen der Anordnung
EP2195832A1 (de) Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte
DE102014103215A1 (de) Verpackte Vorrichtung mit nicht ganzzahligen Anschlussrastern und Verfahren zu deren Herstellung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
EP1597755A2 (de) Direkt auf ungehäusten bauelementen erzeugte freitragende kontaktierstrukturen
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee