DE102008002546A1 - Arrangement for stress decoupling in a substrate with a chip - Google Patents

Arrangement for stress decoupling in a substrate with a chip Download PDF

Info

Publication number
DE102008002546A1
DE102008002546A1 DE200810002546 DE102008002546A DE102008002546A1 DE 102008002546 A1 DE102008002546 A1 DE 102008002546A1 DE 200810002546 DE200810002546 DE 200810002546 DE 102008002546 A DE102008002546 A DE 102008002546A DE 102008002546 A1 DE102008002546 A1 DE 102008002546A1
Authority
DE
Germany
Prior art keywords
substrate
chip
arrangement according
chip area
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200810002546
Other languages
German (de)
Inventor
Christoph Brueggenolte
Axel Franke
Sonja Knies
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE200810002546 priority Critical patent/DE102008002546A1/en
Priority to PCT/EP2009/055101 priority patent/WO2009153094A1/en
Publication of DE102008002546A1 publication Critical patent/DE102008002546A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09081—Tongue or tail integrated in planar structure, e.g. obtained by cutting from the planar structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Micromachines (AREA)

Abstract

Es wird eine Anordnung zur Stressentkopplung bei einem Substrat (5), insbesondere einer Leiterplatte, vorgeschlagen, wobei mindestens ein Chip (10) vorgesehen ist. Der Chip (10) ist auf einem Chip-Bereich (15) des Substrates (5) angeordnet. Weiter ist mindestens eine Aussparung (20) um den Chip-Bereich (15) im Substrat (5) vorgesehen. Die Aussparung (20) verläuft dabei vertikal durch die gesamte Dicke des Substrates (5).An arrangement for stress decoupling in a substrate (5), in particular a printed circuit board, is proposed, wherein at least one chip (10) is provided. The chip (10) is arranged on a chip area (15) of the substrate (5). Furthermore, at least one recess (20) is provided around the chip area (15) in the substrate (5). The recess (20) extends vertically through the entire thickness of the substrate (5).

Description

Stand der TechnikState of the art

Die Erfindung betrifft eine Anordnung zur Stressentkopplung bei einem Substrat, insbesondere bei einer Leiterplatte, mit einem Chip gemäß dem Oberbegriff des Anspruchs 1.The The invention relates to an arrangement for stress decoupling in a Substrate, in particular in a printed circuit board, with a chip according to the preamble of claim 1.

In der elektronischen Aufbau- und Verbindungstechnik (AVT) ist es bekannt, einen Chip auf einem Substrat, beispielsweise auf einer Leiterplatte, zu montieren. Dabei ist eine sichere und feste Verbindung zwischen dem Chip und dem Substrat zu gewährleisten. Verschiedene Techniken, die in vielen Fällen auch miteinander kombiniert werden können, sind hierfür entwickelt worden. So können die Chips bei sogenannten „Chip an Board”-Aufbauten (COB) mittels „Flip Chip”-Technik auf das Substrat gelötet werden. Auch ist der Vorgang bekannt, dabei die Chips ganz oder teilweise mit einer Moldmasse zu umhüllen.In the electronic assembly and connection technology (AVT) it is known a chip on a substrate, for example on a circuit board, too assemble. There is a secure and firm connection between to ensure the chip and the substrate. Various Techniques, which in many cases also combined have been developed for this purpose. So the chips can with so-called "chip on board" constructions (COB) using "flip chip" technique on the substrate be soldered. Also, the process is known, while the chips completely or partially with a molding compound to wrap.

In allen bekannten Techniken ist jedoch das Auftreten von thermomechanischen Spannungen eine Problematik, die die Zuverlässigkeit des gesamten Aufbaus gefährdet. Als eine Hauptursache für das Auftreten von thermomechanischen Spannungen bzw. Stress werden die unterschiedlichen thermischen Ausdehnungskoeffizienten der am Aufbau beteiligten Materialien angesehen.In however, all known techniques involve the occurrence of thermomechanical Tensions a problem that affects the reliability of the entire structure endangered. As a main cause of that Occurrence of thermo-mechanical stresses or stress will be the different coefficients of thermal expansion of the building involved Materials viewed.

Ein Ansatz zur Stressreduzierung besteht darin, durch geeignete Materialauswahl die Ausdehnungskoeffizienten der jeweiligen Materialen so aufeinander abzustimmen, dass der Unterschied der Ausdehnungskoeffizienten möglichst gering wird. In der Praxis jedoch besteht keine ausreichende, zufriedenstellende Kombinationsmöglichkeit der Materialauswahl, insbesondere bei mehrschichtigen Aufbauten.One Approach to stress reduction is by appropriate material selection the expansion coefficients of the respective materials to each other to agree that the difference of the expansion coefficients as possible becomes low. In practice, however, there is no sufficient, satisfactory Possible combination of material selection, in particular in multi-layered structures.

Ein anderer Ansatz sieht vor, im Aufbau Aussparungen zur Stressreduzierung vorzusehen. So wird beispielsweise in DE 103 23 296 A1 vorgeschlagen, zur Stressreduzierung bei substratbasierten Chip-Packages grabenförmige Strukturen ins Substrat einzubringen, die den Chip zumindest umgrenzen, um den thermisch bedingten mechanischen Stress im Substrat zu unterbrechen bzw. zu verlagern. Gemäß der Schrift wird dadurch eine wirksame Verringerung der Stresseinkopplung des Chips auf das Substrat erreicht.Another approach is to provide recesses in the structure to reduce stress. For example, in DE 103 23 296 A1 proposed for stress reduction in substrate-based chip packages to introduce trench-shaped structures into the substrate, which at least delimit the chip in order to interrupt or relocate the thermally induced mechanical stress in the substrate. According to the document, this achieves an effective reduction of the stress involvement of the chip on the substrate.

Jedoch hat der Chip in der vorgeschlagenen Anordnung in allen lateralen Richtungen eine mechanische Verbindung zum Substrat, da die grabenförmige Struktur um den Chip nur ansatz- bzw. teilweise vertikal in die Substratschicht hinein verläuft. Folglich liegt trotz der grabenförmigen Struktur eine weitgehende mechanische Entkopplung des Chips vom Rest des Substrats nicht vor.however has the chip in the proposed arrangement in all lateral Directions a mechanical connection to the substrate, as the trench-shaped Structure around the chip only partially or partially vertically into the Substrate layer extends into it. Consequently, despite the trench-shaped structure a substantial mechanical decoupling of the chip from the rest of the substrate.

Vorteile der ErfindungAdvantages of the invention

Die erfindungsgemäße Anordnung eines Substrates mit einem Chip hat den Vorteil, dass eine weitgehende Stressentkopplung des Chips vom Substrat erzielt wird. Ermöglicht wird diese Wirkung durch die Merkmale des Anspruchs 1. Durch die Maßnahme, dass eine Aussparung um den Chip vorgesehen ist, die vertikal durch die gesamte Dicke des Substrates verläuft, wird an diesen Stellen eine komplette thermomechanische Abkopplung des Chips vom Rest des Substrates erreicht. Die Anordnung ermöglicht so, einen stressentkoppelten ”Chip an Board”-Aufbau bereitzustellen.The inventive arrangement of a substrate with a chip has the advantage that a substantial stress decoupling of the chip is achieved by the substrate. This is possible Effect of the features of claim 1. By the measure, that a recess is provided around the chip, the vertically through the entire thickness of the substrate runs, is at this Make a complete thermomechanical decoupling of the chip from Remains of the substrate reached. The arrangement allows so, a stress-decoupled "chip on board" structure provide.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.advantageous Further developments of the invention are in the subclaims specified and described in the description.

Zeichnungdrawing

Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:embodiments The invention will be apparent from the drawings and the following Description explained in more detail. Show it:

1 ein erstes Ausführungsbeispiel der erfindungsgemäßen Anordnung eines Substrates mit einem Chip-Bereich in Draufsicht, wobei Aussparungen um den Chip-Bereich lateral bis zum Rand des Substrates verlaufen, 1 a first embodiment of the inventive arrangement of a substrate with a chip area in plan view, wherein recesses extend laterally around the chip area to the edge of the substrate,

2 ein zweites Ausführungsbeispiel der erfindungsgemäßen Anordnung eines Substrates mit einem Chip-Bereich in Draufsicht, wobei eine Aussparung um den Chip-Bereich lateral eingeschlossen ist innerhalb des Substrates, 2 A second embodiment of the inventive arrangement of a substrate with a chip area in plan view, wherein a recess is enclosed laterally around the chip area within the substrate,

3 ein drittes Ausführungsbeispiel der erfindungsgemäßen Anordnung eines Substrates mit einem Chip-Bereich in Draufsicht, wobei eine Aussparung um den Chip-Bereich lateral bis zum Rand des Substrates verläuft und Chip-Bereich nur über eine Federstruktur am Substrat aufgehängt ist, und 3 a third embodiment of the inventive arrangement of a substrate with a chip area in plan view, wherein a recess around the chip area extends laterally to the edge of the substrate and chip area is suspended only on a spring structure on the substrate, and

4 ein viertes Ausführungsbeispiel der erfindungsgemäßen Anordnung eines Substrates mit einem Chip-Bereich in Draufsicht, wobei eine Aussparung um den Chip-Bereich lateral eingeschlossen ist innerhalb des Substrates und der Chip-Bereich nur über eine Federstruktur am Substrat aufgehängt ist. 4 A fourth embodiment of the inventive arrangement of a substrate with a chip area in plan view, wherein a recess is enclosed laterally around the chip area within the substrate and the chip area is suspended only via a spring structure on the substrate.

Beschreibung der AusführungsbeispieleDescription of the embodiments

Es wird eine Anordnung zur Stressentkopplung bei einem Substrat, insbesondere bei einer Leiterplatte, mit mindestens einem Chip vorgeschlagen, wobei der Chip auf einem Chip-Bereich des Substrates angeordnet ist und mindestens eine Aussparung um den Chip-Bereich im Substrat vorgesehen ist. Dabei verläuft die Aussparung erfindungsgemäß vertikal durch die gesamte Dicke des Substrates. Die Tiefe der Aussparung entspricht also mindestens der Dicke des Substrates. Die Erzeugung der Aussparungen kann je nach Dicke, Fläche und Material des Substrates durch Ätzen, Fräsen, Lasern oder Bohren erfolgen.An arrangement for stress decoupling in a substrate, in particular in a printed circuit board, with at least one chip is proposed, wherein the chip is arranged on a chip region of the substrate and at least one recess is provided around the chip region in the substrate. The recess according to the invention extends vertically through the entire thickness of the substrate. The depth of the recess thus corresponds at least to the thickness of the substrate. Depending on the thickness, area and material of the substrate, the production of the recesses can take place by etching, milling, lasering or drilling.

Ein erstes Ausführungsbeispiel wird nun gemäß der in 1 in Draufsicht dargestellten Zeichnung erläutert. In diesem Fall ist das Substrat 5 durch eine Leiterplatte ausgebildet. Der Chip 10 ist auf einem für den Chip bereitgestellten Bereich des Substrates, dem Chip-Bereich 15, angeordnet. Da die Aussparungen 20 um den Chip-Bereich 15 vertikal durch die gesamte Dicke des Substrates 5 verlaufen, ist der Chip 10 an diesen Stellen komplett vom Rest des Substrates 5 mechanisch abgekoppelt. Folglich wird ein thermisch-mechanischer Stress zwischen dem Chip-Bereich 15 und dem Rest des Substrats 5 gänzlich unterdrückt. Die Breite der Aussparung 20 ist vorteilhafterweise mindestens so gross wie die Breite des Chips 10.A first embodiment will now be according to the in 1 explained in plan view drawing. In this case, the substrate is 5 formed by a printed circuit board. The chip 10 is on a chip-provided area of the substrate, the chip area 15 arranged. Because the recesses 20 around the chip area 15 vertically through the entire thickness of the substrate 5 run, is the chip 10 completely at these points from the rest of the substrate 5 mechanically decoupled. Consequently, a thermal-mechanical stress between the chip area 15 and the rest of the substrate 5 completely suppressed. The width of the recess 20 is advantageously at least as large as the width of the chip 10 ,

Die Aussparungen 20 verlaufen lateral bis zum Rand 25 des Substrates 5. Diese Gestaltung hat dann einen Vorteil, wenn die Aussparungen 20 herstellungsbedingt z. B. vom Rand 25 des Substrates 5 erzeugt werden sollen.The recesses 20 run laterally to the edge 25 of the substrate 5 , This design then has an advantage when the recesses 20 due to production z. B. from the edge 25 of the substrate 5 should be generated.

Weiter weist der Chip-Bereich 15 in lateralen Richtungen mindestens drei zueinander rechtwinklig angeordneten Seiten 30a, 30b, 30c auf, die jeweils mechanisch vom Substrat 5 getrennt sind. Dadurch ergibt sich für den von Aussparungen 20 umgebenen Chip-Bereich 15 eine rechteckige Form. Diese klare Form unterstützt eine einfache Herstellung des von Aussparungen 20 umgebenen Chip-Bereichs 15.Next points the chip area 15 in lateral directions at least three mutually perpendicular sides 30a . 30b . 30c on, each mechanically from the substrate 5 are separated. This results for the of recesses 20 surrounded chip area 15 a rectangular shape. This clear shape supports easy production of recesses 20 surrounded chip area 15 ,

Es wird festgestellt, dass der Chip-Bereich 15 in 1 durch einen einseitig eingespannten Balken ausgebildet ist. Eine mechanische Verbindung des Chip-Bereichs 15 mit dem Rest des Substrates 5 ist nur an der eingespannten Seite des Balkens gegeben. Diese freitragende Struktur ermöglicht eine weitgehende mechanische Abkopplung zwischen dem Chip-Bereich 15 und dem Rest des Substrates 5.It is found that the chip area 15 in 1 is formed by a cantilever beam. A mechanical connection of the chip area 15 with the rest of the substrate 5 is only given on the clamped side of the bar. This self-supporting structure allows a substantial mechanical decoupling between the chip area 15 and the rest of the substrate 5 ,

Im übrigen wird darauf hingewiesen, dass die erfindungsgemäße Anordnung besonders für solche Fälle geeignet ist, wenn der Chip 10 mikromechanische Sensoren umfasst. Mikromechanische Bauelemente bzw. MEMS-Bauelemente (microelectromechanical system) reagieren sehr empfindlich auf thermomechanischen Spannungen und erfordern daher entsprechende Maßnahmen zur Stressentkopplung des Chips 10 vom Rest des Substrates 5. Dank der erläuterten Maßnahmen kann auch eine Verbesserung der Genauigkeit des Chips 5 bezüglich seiner Messung und Signalverarbeitung durch Reduktion störender Einflüsse erzielt werden.Moreover, it should be noted that the arrangement according to the invention is particularly suitable for such cases when the chip 10 includes micromechanical sensors. Micromechanical components or MEMS components (microelectromechanical system) are very sensitive to thermomechanical stresses and therefore require appropriate measures for stress decoupling of the chip 10 from the rest of the substrate 5 , Thanks to the explained measures can also improve the accuracy of the chip 5 be achieved with respect to its measurement and signal processing by reducing disturbing influences.

Auf dem Substrat 5 ist ausserhalb des Chips-Bereichs 15 mindestens eine elektrische Kontaktierstelle 45 vorgesehen. Die elektrische Kontaktierstelle 45 ist mit dem Chip 10 elektrisch über eine elektrische Leitung 50 verbunden. Somit wird gewährleistet, dass der thermomechanisch vom Rest des Substrats 5 abgekoppelte Chip 10 elektrisch mit Kontaktierstellen 45 verbunden ist, während die Kontaktierstellen 45 z. B. als externe Anschlüsse ihrerseits elektrisch mit externen Einheiten ausserhalb des Substrates 5 verbunden sind.On the substrate 5 is outside the chip area 15 at least one electrical contact point 45 intended. The electrical contact point 45 is with the chip 10 electrically via an electrical line 50 connected. Thus, it is ensured that the thermomechanical from the rest of the substrate 5 decoupled chip 10 electrically with contact points 45 is connected while the contacting points 45 z. B. as external connections in turn electrically with external units outside the substrate 5 are connected.

In einem zweiten Ausführungsbeispiel gemäß 2 ist das Substrat 5 mit gleichen Merkmalen versehen wie im ersten Ausführungsbeispiel bis auf den Unterschied, dass die Aussparung 20 lateral eingeschlossen ist innerhalb des Substrates 5. Die Aussparung 20 verläuft also lateral nicht bis zum Rand des Substrates 5. Diese Ausführungsform kann gegenüber der ersten Ausführungsform ein mechanisch stabileres Substrat 5 bereitstellen, da alle Randbereiche des Substrates 5 noch vorhanden sind.In a second embodiment according to 2 is the substrate 5 provided with the same features as in the first embodiment except for the difference that the recess 20 is trapped laterally within the substrate 5 , The recess 20 does not extend laterally to the edge of the substrate 5 , This embodiment may be a mechanically more stable substrate than the first embodiment 5 provide, since all edge areas of the substrate 5 are still available.

In einem dritten Ausführungsbeispiel gemäß 3 ist das Substrat 5 mit gleichen Merkmalen versehen wie im ersten Ausführungsbeispiel bis auf den Unterschied, dass der Chip-Bereich 15 nur über eine Federstruktur 35 am Substrat 5 aufgehängt ist. Im Vergleich mit der ersten Ausführungsform erkennt man, dass nun der Verbindungsbereich zwischen dem Chip-Bereich 15 und dem Rest des Substrates 5 zusätzliche Aussparungen aufweist und so eine Federstruktur 35 gebildet wird. Durch die zusätzlichen Aussparungen wird die thermomechanische Kopplung weiter reduziert. In 3 weist die Federstruktur 35 selbst eine innere, in sich eingeschlossene Aussparung 40 auf. Alternativ oder zusätzlich dazu kann die Federstruktur 35 eine Mäanderform aufweisen.In a third embodiment according to 3 is the substrate 5 provided with the same features as in the first embodiment except for the difference that the chip area 15 only via a spring structure 35 on the substrate 5 is suspended. In comparison with the first embodiment, it can be seen that now the connection area between the chip area 15 and the rest of the substrate 5 has additional recesses and so a spring structure 35 is formed. The additional recesses further reduce the thermo-mechanical coupling. In 3 has the spring structure 35 even an inner, self-contained recess 40 on. Alternatively or additionally, the spring structure 35 have a meandering shape.

Im übrigen können mehrere Federstrukturen 35 zum Aufhängen eines Chip-Bereiches 15 am Substrat 5 vorgesehen sein. Insbesondere ist eine zwei- oder vierseitige Aufhängung des Chip-Bereichs 15 mit zwei- bzw. vier Federstrukturen 35 vorteilhaft aus Symmetriegründen.Incidentally, several spring structures 35 for hanging a chip area 15 on the substrate 5 be provided. In particular, a two- or four-sided suspension of the chip area 15 with two or four spring structures 35 advantageous for reasons of symmetry.

Bei der Auslegung des Chip-Bereiches 15 ist zu beachten, dass die resultierenden Eigenmoden (Schwingungen) nicht in Bereichen liegen, die für die Anwendung kritisch sind. Dies ist besonders bei Sensoren von Bedeutung, bei denen der Chip 10 bewegliche Elemente aufweist.In the design of the chip area 15 It should be noted that the resulting eigenmodes (vibrations) are not in ranges that are critical to the application. This is especially important in sensors where the chip 10 having movable elements.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • - DE 10323296 A1 [0005] - DE 10323296 A1 [0005]

Claims (10)

Anordnung zur Stressentkopplung bei einem Substrat (5), insbesondere bei einer Leiterplatte, mit mindestens einem Chip (10), wobei der Chip (10) auf einem Chip-Bereich (15) des Substrates (5) angeordnet ist und mindestens eine Aussparung (20) um den Chip-Bereich (15) im Substrat (5) vorgesehen ist, dadurch gekennzeichnet, dass die Aussparung (20) vertikal durch die gesamte Dicke des Substrates (5) verläuft.Arrangement for stress decoupling in a substrate ( 5 ), in particular in the case of a printed circuit board, with at least one chip ( 10 ), where the chip ( 10 ) on a chip area ( 15 ) of the substrate ( 5 ) is arranged and at least one recess ( 20 ) around the chip area ( 15 ) in the substrate ( 5 ), characterized in that the recess ( 20 ) vertically through the entire thickness of the substrate ( 5 ) runs. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Aussparung (20) lateral bis zum Rand (25) des Substrates (5) verläuft.Arrangement according to claim 1, characterized in that the recess ( 20 ) lateral to the edge ( 25 ) of the substrate ( 5 ) runs. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Aussparung (20) lateral eingeschlossen ist innerhalb des Substrates (5).Arrangement according to claim 1, characterized in that the recess ( 20 ) is trapped laterally within the substrate ( 5 ). Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Chip-Bereich (15) in lateralen Richtungen mindestens drei zueinander rechtwinklig angeordneten Seiten (30a, 30b, 30c) aufweist, die jeweils mechanisch vom Substrat (5) getrennt sind.Arrangement according to one of claims 1 to 3, characterized in that the chip area ( 15 ) in lateral directions at least three mutually perpendicular sides ( 30a . 30b . 30c ), each mechanically from the substrate ( 5 ) are separated. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Chip-Bereich (15) durch einen einseitig eingespannten Balken ausgebildet ist.Arrangement according to one of claims 1 to 4, characterized in that the chip area ( 15 ) is formed by a cantilever beam. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Chip-Bereich (15) nur über eine oder mehrere Federstrukturen (35) am Substrat (5) aufgehängt ist.Arrangement according to one of claims 1 to 4, characterized in that the chip area ( 15 ) only via one or more spring structures ( 35 ) on the substrate ( 5 ) is suspended. Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass die eine oder mehrere Federstrukturen (35) selbst eine innere, in sich eingeschlossene Aussparung (40) aufweisen.Arrangement according to claim 6, characterized in that the one or more spring structures ( 35 ) itself an inner self-contained recess ( 40 ) exhibit. Anordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die eine oder mehrere Federstruktur (35) eine Mäanderform aufweist.Arrangement according to claim 6 or 7, characterized in that the one or more spring structure ( 35 ) has a meandering shape. Anordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Chip (10) mikromechanische Sensoren umfasst.Arrangement according to one of claims 1 to 8, characterized in that the chip ( 10 ) comprises micromechanical sensors. Anordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass auf dem Substrat (5) ausserhalb des Chips-Bereichs (15) mindestens eine elektrische Kontaktierstelle (45) vorgesehen ist, die mit dem Chip (10) elektrisch über eine elektrische Leitung (50) verbunden ist.Arrangement according to one of claims 1 to 9, characterized in that on the substrate ( 5 ) outside the chip area ( 15 ) at least one electrical contact point ( 45 ) provided with the chip ( 10 ) electrically via an electrical line ( 50 ) connected is.
DE200810002546 2008-06-20 2008-06-20 Arrangement for stress decoupling in a substrate with a chip Ceased DE102008002546A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200810002546 DE102008002546A1 (en) 2008-06-20 2008-06-20 Arrangement for stress decoupling in a substrate with a chip
PCT/EP2009/055101 WO2009153094A1 (en) 2008-06-20 2009-04-28 Arrangement for decoupling stress in a substrate with a chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200810002546 DE102008002546A1 (en) 2008-06-20 2008-06-20 Arrangement for stress decoupling in a substrate with a chip

Publications (1)

Publication Number Publication Date
DE102008002546A1 true DE102008002546A1 (en) 2009-12-24

Family

ID=40943794

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200810002546 Ceased DE102008002546A1 (en) 2008-06-20 2008-06-20 Arrangement for stress decoupling in a substrate with a chip

Country Status (2)

Country Link
DE (1) DE102008002546A1 (en)
WO (1) WO2009153094A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011009501A1 (en) 2009-07-20 2011-01-27 Sony Ericsson Mobile Communications Ab Method for arranging a component on a circuit board
WO2020201574A1 (en) * 2019-04-05 2020-10-08 Sensirion Automotive Solutions Ag Sensor module, particularly for measuring ambient temperature
EP3736534A4 (en) * 2018-01-05 2021-08-18 SZ DJI Technology Co., Ltd. Circuit board and unmanned aerial vehicle using circuit board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020001590A1 (en) 2020-03-04 2021-09-09 Ziehl-Abegg Se Monitoring device of a device, in particular an electric motor, and method for detecting vibrations and / or shocks acting on devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10323296A1 (en) 2003-05-21 2005-01-05 Infineon Technologies Ag Arrangement for stress reduction for substrate-based chip packages has uniform trench-shaped structures on chip side of substrate to interrupt or displace thermally induced mechanical stress

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3905657A1 (en) * 1989-02-24 1990-08-30 Telefunken Electronic Gmbh Flexible supporting film
USH921H (en) * 1990-10-18 1991-05-07 The United States Of America As Represented By The Secretary Of The Army Stress controlling mounting structures for printed circuit boards
US20050006141A1 (en) * 2003-07-10 2005-01-13 Stillabower Morris D. Circuit assembly having compliant substrate structures for mounting circuit devices
DE102005051615A1 (en) * 2005-10-27 2007-05-16 Rossmax Int Ltd Anti-pressure linear circuit board manufacture for making circuit board, comprises providing a first circuit board, and cutting the first circuit board to form cut grooves
CN101524001A (en) * 2006-10-10 2009-09-02 Tir科技公司 Circuit board with regional flexibility

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10323296A1 (en) 2003-05-21 2005-01-05 Infineon Technologies Ag Arrangement for stress reduction for substrate-based chip packages has uniform trench-shaped structures on chip side of substrate to interrupt or displace thermally induced mechanical stress

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011009501A1 (en) 2009-07-20 2011-01-27 Sony Ericsson Mobile Communications Ab Method for arranging a component on a circuit board
US8294037B2 (en) 2009-07-20 2012-10-23 Sony Ericsson Mobile Communications Ab Method for arranging a component on a circuit board
EP3736534A4 (en) * 2018-01-05 2021-08-18 SZ DJI Technology Co., Ltd. Circuit board and unmanned aerial vehicle using circuit board
US11304292B2 (en) 2018-01-05 2022-04-12 SZ DJI Technology Co., Ltd. Circuit board and unmanned aerial vehicle including the same
WO2020201574A1 (en) * 2019-04-05 2020-10-08 Sensirion Automotive Solutions Ag Sensor module, particularly for measuring ambient temperature

Also Published As

Publication number Publication date
WO2009153094A1 (en) 2009-12-23

Similar Documents

Publication Publication Date Title
DE19639946B4 (en) Micromechanical component
DE102005010338B4 (en) Force sensor arrangement with magnetostrictive magnetoresistive sensors and method for determining a force acting on the carrier of a force sensor arrangement
DE60025146T2 (en) METHOD OF MANUFACTURING A MAGNETIC FENDER ARRANGEMENT
DE19930779A1 (en) Micromechanical component has stop spring mounted on substrate via second flexural spring device with higher flexural stiffness that first flexural spring device for seismic mass
DE102008044053A1 (en) Quadrature compensation for a rotation rate sensor
DE19960604A1 (en) Micromechanical spring structure, in particular for a rotation rate sensor
DE102008016214A1 (en) Sensor element and sensor assembly with enclosure
DE102008041327A1 (en) Three-axis accelerometer
DE102012200740A1 (en) Micromechanical component and method for producing a micromechanical component
DE112016006539T5 (en) MAGNETIC SENSOR
DE102017103120A1 (en) Pressure sensor chip and pressure sensor
DE102008002546A1 (en) Arrangement for stress decoupling in a substrate with a chip
DE102016210479A1 (en) Micromechanical component for a pressure sensor device
DE112012005022T5 (en) Semiconductor device and method for its manufacture
DE112006001844B4 (en) Method for producing an electronic component and electronic component
DE102006003562A1 (en) accelerometer
DE102010061780A1 (en) Micro magnetic field sensor, micro magnetic field sensor device and method
DE102004023063A1 (en) Micromechanical piezoresistive pressure sensor device
DE102018213746A1 (en) Micromechanical inertial sensor
EP1127243B1 (en) Deformation measuring device
DE102018208230A1 (en) MEMS BLOCK AND METHOD FOR MANUFACTURING A MEMS BLOCK
DE102005055083B4 (en) Thermoelectric sensor and method of manufacture
DE102018204772B3 (en) A chip stack assembly and method of making the same
DE112019006628T5 (en) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR IT
DE102023126249A1 (en) Electronic component

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20150303

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final