DE102007034701B4 - Semiconductor substrate and method of manufacturing a semiconductor device - Google Patents

Semiconductor substrate and method of manufacturing a semiconductor device Download PDF

Info

Publication number
DE102007034701B4
DE102007034701B4 DE102007034701.6A DE102007034701A DE102007034701B4 DE 102007034701 B4 DE102007034701 B4 DE 102007034701B4 DE 102007034701 A DE102007034701 A DE 102007034701A DE 102007034701 B4 DE102007034701 B4 DE 102007034701B4
Authority
DE
Germany
Prior art keywords
membrane
semiconductor material
layer
semiconductor
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007034701.6A
Other languages
German (de)
Other versions
DE102007034701A1 (en
Inventor
Joachim N. Burghartz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inst fur Mikroelektronik Stuttgart
Institut fur Mikroelektronik Stuttgart
Original Assignee
Inst fur Mikroelektronik Stuttgart
Institut fur Mikroelektronik Stuttgart
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inst fur Mikroelektronik Stuttgart, Institut fur Mikroelektronik Stuttgart filed Critical Inst fur Mikroelektronik Stuttgart
Priority to DE102007034701.6A priority Critical patent/DE102007034701B4/en
Priority to PCT/EP2008/005752 priority patent/WO2009010265A2/en
Publication of DE102007034701A1 publication Critical patent/DE102007034701A1/en
Application granted granted Critical
Publication of DE102007034701B4 publication Critical patent/DE102007034701B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zum Herstellen eines Halbleiterbauelements, mit den Schritten: – Bereitstellen eines Halbleitersubstrats (10') aus einem ersten Halbleitermaterial, das eine erste Gittercharakteristik aufweist, wobei das Halbleitersubstrat (10') eine erste Oberfläche (30) aufweist, – Anordnen einer Schicht (38) aus einem zweiten Halbleitermaterial auf der ersten Oberfläche (30), wobei das zweite Halbleitermaterial eine zweite Gittercharakteristik aufweist, die von der ersten Gittercharakteristik verschieden ist, und – Erzeugen von zumindest einer Schaltungsstruktur (42, 44) in der Schicht (38) aus dem zweiten Halbleitermaterial, wobei die Schaltungsstruktur (42, 44) das Halbleiterbauelement definiert, wobei das Halbleitersubstrat (10') einen Grundkörper (31) aus dem ersten Halbleitermaterial und eine Membran (32) aus dem ersten Halbleitermaterial aufweist, wobei die Membran relativ zu dem Grundkörper (31) beweglich gelagert ist und die erste Oberfläche (30) bildet, dadurch gekennzeichnet, dass die Membran (32) einen zentralen Membranbereich (34) aufweist, der von unten durch den Grundkörper (31) abgestützt wird.A method of fabricating a semiconductor device comprising the steps of: providing a semiconductor substrate (10 ') of a first semiconductor material having a first lattice characteristic, the semiconductor substrate (10') having a first surface (30), arranging a layer (38 ) of a second semiconductor material on the first surface (30), wherein the second semiconductor material has a second lattice characteristic different from the first lattice characteristic, and - generating at least one circuit pattern (42, 44) in the layer (38) of FIG second semiconductor material, wherein the circuit structure (42, 44) defines the semiconductor device, wherein the semiconductor substrate (10 ') comprises a base body (31) of the first semiconductor material and a membrane (32) of the first semiconductor material, wherein the membrane is relative to the base body (31) is movably mounted and the first surface (30) forms, characterized gekennze in that the membrane (32) has a central membrane area (34) which is supported from below by the base body (31).

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements, mit den Schritten:

  • – Bereitstellen eines Halbleitersubstrats aus einem ersten Halbleitermaterial, das eine erste Gittercharakteristik aufweist, wobei das Halbleitersubstrat eine erste Oberfläche aufweist,
  • – Anordnen einer Schicht aus einem zweiten Halbleitermaterial auf der ersten Oberfläche, wobei das zweite Halbleitermaterial eine zweite Gittercharakteristik aufweist, die von der ersten Gittercharakteristik verschieden ist, und
  • – Erzeugen von zumindest einer Schaltungsstruktur in der Schicht aus dem zweiten Halbleitermaterial, wobei die Schaltungsstruktur das Halbleiterbauelement definiert,
wobei das Halbleitersubstrat einen Grundkörper aus dem ersten Halbeleitermaterial und eine Membran aus dem ersten Halbeleitermaterial aufweist, und wobei Membran relativ zu dem Grundkörper beweglich gelagert ist und die erste Oberfläche bildet.The present invention relates to a method for producing a semiconductor device, comprising the steps:
  • Providing a semiconductor substrate of a first semiconductor material that has a first grid characteristic, wherein the semiconductor substrate has a first surface,
  • Arranging a layer of a second semiconductor material on the first surface, the second semiconductor material having a second lattice characteristic that is different from the first lattice characteristic, and
  • Generating at least one circuit structure in the layer of the second semiconductor material, wherein the circuit structure defines the semiconductor device,
wherein the semiconductor substrate has a main body of the first half-conductor material and a membrane of the first half-conductor material, and wherein the membrane is movably mounted relative to the main body and forms the first surface.

Die Erfindung betrifft ferner ein Halbleitersubstrat zum Herstellen eines Halbleiterbauelements, mit einem Grundkörper aus einem ersten Halbleitermaterial, das eine erste Gittercharakteristik aufweist, und mit einer Membran aus dem ersten Halbleitermaterial, die einstückig mit dem Grundkörper verbunden und relativ zu dem Grundkörper beweglich gelagert ist, wobei die Membran eine erste Oberfläche bildet, und mit einer Schicht aus einem zweiten Halbleitermaterial, die auf der ersten Oberfläche angeordnet ist, wobei das zweite Halbleitermaterial eine zweite Gittercharakteristik aufweist, die von der ersten Gittercharakteristik verschieden ist.The invention further relates to a semiconductor substrate for producing a semiconductor component, comprising a base body of a first semiconductor material having a first lattice characteristic, and a membrane of the first semiconductor material, which is integrally connected to the base body and movably mounted relative to the base body, wherein the membrane forms a first surface and a layer of a second semiconductor material disposed on the first surface, the second semiconductor material having a second lattice characteristic different from the first lattice characteristic.

Ein solches Halbleitersubstrat ist aus der Publikation ”Dynamic model for pseudo-morphic structures grown on compliant substrates: An approach to extend the critical thickness” von D. Teng und Y. H. Lo, Applied Physics Letters, Band 62, Nr. 1, 1993, bekannt.Such a semiconductor substrate is known from the publication "Dynamic model for pseudomorphic structures grown on compliant substrates: An approach to extend the critical thickness" by D. Teng and YH Lo, Applied Physics Letters, Vol. 62, No. 1, 1993 ,

Ein solches Halbeleitersubtrat ist ferner aus der US 5 294 808 A der vorstehenden Autoren sowie aus der US 2003/0021971 A1 bekannt.Such a Halbeleitersubtrat is further from the US 5 294 808 A the above authors and from the US 2003/0021971 A1 known.

Zur Herstellung von Halbleiterbauelementen stehen seit vielen Jahren verschiedene Halbleitermaterialien zur Verfügung. Am weitesten verbreitet ist Silizium, das ein relativ preisgünstiges Halbleitermaterial ist und sich gut für Anwendungen mit hohen Integrationsdichten eignet. Daneben gibt es jedoch viele Anwendungen, die sich mit anderen Halbleitermaterialien besser realisieren lassen, insbesondere mit Halbleitermaterialien der so genannten III-V-Gruppe. hierzu gehören bspw. Galliumarsenid oder Indiumphosphid. Die verschiedenen Halbleitermaterialien unterscheiden sich u. a. in ihrem Kristallaufbau, der zu unterschiedlichen Gittercharakteristika führt. Eine wichtige Gittercharakteristik ist die so genannte Gitterkonstante, die für die räumlichen Abmessungen eines Kristallgitters repräsentativ ist. Verschiedene Halbleitermaterialien besitzen in der Regel auch verschiedene Gittercharakteristika, was zur Folge hat, dass bei einem Körper aus zwei verschiedenen Halbleitermaterialien Materialspannungen und/oder Defekte im Kristallaufbau auftreten können. Letzteres tritt insbesondere im Bereich der Grenzschicht der verschiedenen Halbleitermaterialien auf. Solche Kristalldefekte sind von Nachteil, weil sie die Erzeugung von Schaltungsstrukturen beeinträchtigen können, was letztlich zu fehlerhaften Halbleiterbauelementen und einem entsprechenden Ausschuss bei der Herstellung von Halbleiterbauelementen führen kann.For the manufacture of semiconductor devices, various semiconductor materials have been available for many years. Most widely used is silicon, which is a relatively inexpensive semiconductor material and is well suited for applications with high integration densities. In addition, however, there are many applications that can be better realized with other semiconductor materials, in particular with semiconductor materials of the so-called III-V group. These include, for example, gallium arsenide or indium phosphide. The different semiconductor materials differ u. a. in their crystal structure leading to different lattice characteristics. An important lattice characteristic is the so-called lattice constant, which is representative of the spatial dimensions of a crystal lattice. Different semiconductor materials usually also have different lattice characteristics, with the result that material tensions and / or defects in the crystal structure can occur in a body made of two different semiconductor materials. The latter occurs in particular in the region of the boundary layer of the various semiconductor materials. Such crystal defects are disadvantageous because they can affect the formation of circuit structures, which can ultimately lead to defective semiconductor devices and a corresponding scrap in the manufacture of semiconductor devices.

Andererseits bieten die unterschiedlichen Eigenschaften verschiedener Halbleitermaterialien interessante Anwendungs- und Gestaltungsmöglichkeiten. Es gibt daher schon seit Längerem Bestrebungen, verschiedene Halbleitermaterialien miteinander zu kombinieren, ohne eine erhöhte Defektanfälligkeit bei den nachfolgend hergestellten Halbleiterbauelementen zu erhalten. Die oben erwähnte Publikation von Teng und Lo schlägt ein so genanntes compliant substrate vor. Damit wird ein Substrat aus einem ersten Halbleitermaterial bezeichnet, das so gestaltet ist, dass es sich der Gittercharakteristik eines zweiten Halbleitermaterials zumindest teilweise anpassen kann, so dass Defektstellen vermieden oder zumindest in dem compliant substrate konzentriert werden. Zur Realisierungen schlagen Teng und Lo eine sehr dünne Membran aus dem ersten Halbleitermaterial vor, die oberhalb von einem massiven Trägersubstrat an vier Ecken ”freischwebend aufgehängt” ist, so dass sich die Membran relativ zu einem massiven Trägersubstrat bewegen kann. Durch die Beweglichkeit und die geringe Dicke der Membran kann sich das Kristallgitter des ersten Halbleitermaterials verformen und an das Kristallgitter eines epitaktisch aufgewachsenen zweiten Halbleitermaterials anpassen. Etwaige Materialspannungen werden auf das erste Halbleitermaterial konzentriert. Das zweite, aufgewachsene Halbleitermaterial bleibt weitgehend frei von Defektstellen, wenn das erste Substrat deutlich dünner ist als das zweite Substrat, was prinzipiell die Verstellung von Halbleiterbauelementen mit einer hohen Ausbeute ermöglicht.On the other hand, the different properties of different semiconductor materials offer interesting application and design options. Therefore, there have long been attempts to combine different semiconductor materials without obtaining an increased susceptibility to defects in the subsequently produced semiconductor components. The above-mentioned publication by Teng and Lo proposes a so-called compliant substrate. Thus, a substrate made of a first semiconductor material is designated, which is designed so that it can at least partially adapt to the lattice characteristic of a second semiconductor material, so that defect sites are avoided or at least concentrated in the compliant substrate. For realizations, Teng and Lo propose a very thin membrane of the first semiconductor material that is "suspended in free-floating" at four corners above a solid support substrate so that the membrane can move relative to a solid support substrate. Due to the mobility and the small thickness of the membrane, the crystal lattice of the first semiconductor material can deform and adapt to the crystal lattice of an epitaxially grown second semiconductor material. Any material stresses are concentrated on the first semiconductor material. The second, grown semiconductor material remains largely free of defect sites when the first substrate is significantly thinner than the second substrate, which in principle allows the adjustment of semiconductor devices with a high yield.

Der Vorschlag von Teng und Lo hat sich in der Praxis allerdings bis heute nicht durchsetzen können, weil die dünne Membran aus dem ersten Halbleitermaterial sehr zerbrechlich ist und sich außerdem während der thermischen Behandlung, die für das Aufwachsen des zweiten Halbleitermaterials und das Herstellen der Schaltungsstrukturen erforderlich ist, verwindet und verbiegt. Hinzu kommen die Schwierigkeiten, die von Teng und Lo vorgeschlagene Membran überhaupt prozesstechnisch herzustellen.However, Teng and Lo's suggestion has not been successful in practice until today, because the thin membrane of the first semiconductor material is very fragile and also required during the thermal treatment necessary for growing the second semiconductor material and fabricating the circuit structures is twists and bends. Added to this are the difficulties of producing the membrane proposed by Teng and Lo in terms of process technology.

Die Publikation ”Compliant substrate technology: Status and prospects” von A. S. Brown, J. Vac. Sci. Technol. B, Band 16, Nr. 4, Juli/August 1998, gibt einen Überblick über verschiedene Ansätze zur Realisierung eines compliant substrates. Die Vorschläge beinhalten ein dünnes Substrat aus dem ersten Halbleitermaterial, das über Zwischenschichten mit einem mechanisch stabilen Trägerkörper verbunden ist. Einige Vorschläge beinhalten Versuche, die Zwischenschicht zwischen dem massiven Trägerkörper und dem dünnen compliant substrate viskos zu machen oder die Viskosität der Zwischenschicht(en) zu beeinflussen. Ein Beispiel für einen solchen Vorschlag findet sich auch in US 5 759 898 A . Weitere Vorschläge mit Zwischenschichten zwischen einer dünnen Schicht aus einem ersten Halbleitermaterial und einem stabilen Trägerkörper sind in US 5 141 894 A , US 2003/0122130 A1 oder WO 99/39377 A1 sowie in der Publikation ”GeSi films with reduced disclocation density grown by molecular-beam epitaxy on compliant substrates based on porous silicon” von S. I. Romanov et al., Applied Physics Letters, Band 75, Nr. 26, December 27, 1993 offenbart.The publication "Compliant substrate technology: Status and prospects" by AS Brown, J. Vac. Sci. Technol. B, Vol. 16, No. 4, July / August 1998, gives an overview of various approaches to the realization of a compliant substrate. The proposals include a thin substrate of the first semiconductor material, which is connected via intermediate layers with a mechanically stable carrier body. Some proposals include attempts to make the intermediate layer between the solid support body and the thin compliant substrate viscous or to influence the viscosity of the intermediate layer (s). An example of such a proposal can also be found in US Pat. No. 5,759,898 , Other proposals with intermediate layers between a thin layer of a first semiconductor material and a stable carrier body are in US 5 141 894 A . US 2003/0122130 A1 or WO 99/39377 A1 as well as in the publication "Ge films with reduced dislocation density grown by molecular-beam epitaxy on compliant substrates based on porous silicon" by SI Romanov et al., Applied Physics Letters, Vol. 75, No. 26, December 27, 1993.

US 6 498 086 B1 schlägt ein dünnes Substrat aus einem ersten Halbleitermaterial vor, das auf einem Trägerkörper (Trägerwafer) mithilfe von so genannten Bumps oder mithilfe der so genannten Flip-Chip-Technik angeordnet ist. Diese Druckschrift offenbart auch die Idee, ein dickes Trägersubstrat stellenweise wegzuätzen, um das dünne Trägersubstrat nur dort zu erzeugen, wo es für nachfolgende Prozessschritte benötigt wird. US Pat. No. 6,498,086 B1 proposes a thin substrate of a first semiconductor material, which is arranged on a carrier body (carrier wafer) by means of bumps or by means of the so-called flip-chip technique. This document also discloses the idea of etching away a thick carrier substrate in places in order to produce the thin carrier substrate only where it is needed for subsequent process steps.

Wenngleich somit bereits eine Vielzahl von Versuchen unternommen wurden, um die Integration von Halbleitermaterialien mit verschiedenen Gittercharakteristika zu einem Halbleitersubstrat zu ermöglichen, hat sich bisher noch keine Vorgehensweise wirklich bewährt. Es besteht immer noch der Wunsch, ein so genanntes compliant substrate so mit einem mechanisch stabilen Trägerkörper zu verbinden, dass sich ein mechanisch stabiles Halbleitersubstrat aus verschiedenen Halbleitermaterialien zum Herstellen von Halbleiterbauelementen ergibt.Thus, although many attempts have been made to enable the integration of semiconductor materials having different lattice characteristics into a semiconductor substrate, no approach has yet proven effective. There is still the desire to connect a so-called compliant substrate with a mechanically stable support body, that results in a mechanically stable semiconductor substrate made of different semiconductor materials for the manufacture of semiconductor devices.

Vor diesem Hintergrund ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren anzugeben, mit dessen Hilfe Halbleiterbauelemente auf einem Halbleiterkörper mit unterschiedlichen Halbleitermaterialien hergestellt werden können. Das Verfahren soll eine geringe Fehlerrate und eine hohe Ausbeute ermöglichen und möglichst kostengünstig realisierbar sein. Es ist ferner eine Aufgabe der Erfindung, ein Halbleitersubstrat zum Herstellen eines Halbleiterbauelements anzugeben, bei dem verschiedene Halbleitermaterialien mit unterschiedlichen Gittercharakteristika so miteinander verbunden sind, dass sich Halbleiterbauelemente mit einer geringen Fehlerrate und einer großen Ausbeute herstellen lassen.Against this background, it is an object of the present invention to provide a method by means of which semiconductor components can be produced on a semiconductor body with different semiconductor materials. The method should enable a low error rate and a high yield and be as cost-effective as possible. It is a further object of the invention to provide a semiconductor substrate for manufacturing a semiconductor device in which various semiconductor materials having different lattice characteristics are interconnected so that semiconductor devices can be fabricated at a low error rate and a high yield.

Gemäß einem Aspekt der vorliegenden Erfindung werden diese Aufgaben durch ein Verfahren und ein Halbleitersubstrat der eingangs genannten Art gelöst, bei denen die Membran einen zentralen Membranbereich aufweist, der von unten durch den Grundkörper abgestützt wird.According to one aspect of the present invention, these objects are achieved by a method and a semiconductor substrate of the type mentioned above, in which the membrane has a central membrane region which is supported from below by the main body.

Es wird also ein Verfahren und ein Halbleitersubstrat vorgeschlagen, die von der ursprünglichen Idee eines compliant substrates ausgehen, wie sie von Teng und Lo vorgeschlagen wurde. Im Unterschied zu dem Vorschlag von Teng und Lo wird die Membran jedoch durch den darunter liegenden Grundkörper abgestützt. In bevorzugten Fällen erfolgt die Abstützung dadurch, dass die Membran zumindest teilweise auf dem darunter liegenden Grundkörper oder auf Stützpfeiler lose aufliegt. Es ist denkbar, dass an der Oberseite des Grundkörpers spezielle Ablagestellen vorgesehen werden, auf die die Membran aufgelegt wird, um die Membran definiert nach unten abzustützen. Des weiteren ist es möglich, dass die Membran im Ruhezustand dicht über dem Grundkörper „schwebt” und im Ruhezustand (noch) nicht aufliegt. Erst bei einer mechanischen Belastung der Membran von oben wird die Membran dann auf den Grundkörper oder auf Stützstellen gedrückt. Vorzugsweise besitzt der Hohlraum unterhalb der Membran eine Tiefe, die relativ zu der Membran so dimensioniert ist, dass die Materialspannungen in der Membran beim Absenken auf den Grund des Hohlraums unterhalb der Bruch- oder Belastungsgrenzen des Membranmaterials bleiben. Allerdings kann es in Ausgestaltungen der Erfindung auch vorteilhaft sein, einen Teilabriss der Membran zuzulassen, solange die Membran immer noch an zumindest einer Stelle fixiert ist.Thus, a method and a semiconductor substrate are proposed, starting from the original idea of a compliant substrate, as proposed by Teng and Lo. However, in contrast to the proposal by Teng and Lo, the membrane is supported by the underlying body. In preferred cases, the support takes place in that the membrane at least partially rests loosely on the underlying body or on pillars. It is conceivable that special storage locations are provided at the top of the base body, on which the membrane is placed in order to support the membrane defined down. Furthermore, it is possible that the membrane "hibernates" just above the main body in the resting state and does not rest (still) in the resting state. Only with a mechanical load on the membrane from above, the membrane is then pressed onto the base body or on supporting points. Preferably, the cavity below the membrane has a depth dimensioned relative to the membrane such that the material stresses in the membrane upon sinking to the bottom of the cavity remain below the breaking or stress limits of the membrane material. However, in embodiments of the invention, it may also be advantageous to allow a partial separation of the membrane, as long as the membrane is still fixed to at least one point.

Insgesamt erhält die Membran eine neue, ergänzende Abstützung, die ihr mechanische Stabilität verleiht. Andererseits ist die dünne Membran gegenüber dem Grundkörper weiterhin beweglich, zumindest lateral. Sie kann sich also parallel zu der ersten Oberfläche, auf der das zweite Halbleitermaterial angeordnet ist, ausdehnen oder zusammenziehen. Infolgedessen kann sich die Gitterkonstante des ersten Halbleitermaterials in der Membran an die Gitterkonstante des zweiten Halbleitermaterials auf der Membran annähern.Overall, the membrane receives a new, complementary support that gives it mechanical stability. On the other hand, the thin membrane is still movable relative to the base body, at least laterally. It can thus expand or contract parallel to the first surface on which the second semiconductor material is arranged. As a result, the lattice constant of the first semiconductor material in the membrane may approach the lattice constant of the second semiconductor material on the membrane.

Die Membran besitzt aufgrund der Abstützung eine weit höhere mechanische Stabilität als bei dem Vorschlag von Teng und Lo. Andererseits kann auf die Verwendung von Zwischenschichten zur Anpassung der unterschiedlichen Gittercharakteristika verzichtet werden. Wenn man dennoch Zwischenschichten einsetzen möchte, können die Anzahl und die mechanischen Anforderungen an solche Zwischenschichten geringer sein als bei den bisherigen Versuchen. Dies ermöglicht eine insgesamt einfachere und kostengünstige Herstellung. Durch die laterale Beweglichkeit der Membran relativ zu dem Grundkörper ist es aber weiterhin möglich, ein zweites Halbleitermaterial auf der Membran anzuordnen, ohne dass sich Defektstellen in dem zweiten Halbleitermaterial anhäufen. Mit anderen Worten kann ein weitgehend defektfreies zweites Halbleitermaterial auf der dünnen Membran aus dem ersten Halbleitermaterial angeordnet werden. Das weitgehend defektfreie zweite Halbleitermaterial ermöglicht die Erzeugung von Schaltungsstruktur mit einer geringen Fehlerrate und einer hohen Ausbeute. Zudem besitzt das neue Verfahren den Vorteil, dass die Erzeugung der zumindest einen Schaltungsstruktur mithilfe von bewährten Prozessabläufen möglich ist, so dass das neuen Halbleitersubstrat auf kostengünstige Weise in bestehende Fertigungsprozesse integriert werden kann. Darüber hinaus besitzt das neue Verfahren sämtliche Vorteile, die sich aus der Integration verschiedener Halbleitermaterialien in einem Halbleitersubstrat ergeben. Insbesondere eröffnet das neue Verfahren die Möglichkeit, Halbleiterbauelemente sowohl in Silizium als auch in Halbleitermaterialien der III-V-Gruppe auf einem gemeinsamen Substrat zu realisieren.Due to the support, the membrane has a much higher mechanical stability than the proposal by Teng and Lo. On the other hand, the use of intermediate layers to accommodate the different lattice characteristics can be used be waived. If you still want to use intermediate layers, the number and mechanical requirements of such intermediate layers may be lower than in previous attempts. This allows an overall simpler and cheaper production. Due to the lateral mobility of the membrane relative to the base body, it is still possible to arrange a second semiconductor material on the membrane without accumulating defect sites in the second semiconductor material. In other words, a substantially defect-free second semiconductor material can be arranged on the thin membrane of the first semiconductor material. The largely defect-free second semiconductor material enables the formation of circuit structure with a low error rate and a high yield. In addition, the new method has the advantage that the generation of the at least one circuit structure is possible with the aid of proven process sequences, so that the new semiconductor substrate can be integrated in existing manufacturing processes in a cost-effective manner. In addition, the new process has all the advantages that result from the integration of different semiconductor materials in a semiconductor substrate. In particular, the new method opens up the possibility of realizing semiconductor components both in silicon and in semiconductor materials of the III-V group on a common substrate.

Die oben genannte Aufgabe ist daher vollständig gelöst.The above object is therefore completely solved.

In einer bevorzugten Ausgestaltung der Erfindung wird der zentrale Membranbereich auf den Grundkörper abgesenkt, bis er auf dem Grundkörper aufliegt. Vorzugsweise liegt er dann überwiegend auf dem Grundkörper auf.In a preferred embodiment of the invention, the central membrane area is lowered onto the base body until it rests on the base body. Preferably, it is then predominantly on the body.

Diese Ausgestaltung besitzt den Vorteil, dass die dünne Membran aus dem ersten Halbleitermaterial dauerhaft und vorzugsweise großflächig auf dem Grundkörper abgestützt ist. Die dünne Membran erhält dadurch eine sehr hohe mechanische Stabilität. Das Halbleitersubstrat dieser Ausgestaltung ist sehr robust und kann besonders einfach in bestehende Fertigungsprozesse integriert werden.This embodiment has the advantage that the thin membrane made of the first semiconductor material is permanently and preferably supported over a large area on the base body. The thin membrane thus receives a very high mechanical stability. The semiconductor substrate of this embodiment is very robust and can be particularly easily integrated into existing manufacturing processes.

In einer weiteren Ausgestaltung besitzt das Halbleitersubstrat einen zumindest weitgehend geschlossenen Hohlraum unterhalb der Membran und die Membran wird mithilfe eines Unterdrucks in dem Hohlraum auf den Grundkörper abgesenkt.In a further embodiment, the semiconductor substrate has an at least substantially closed cavity below the membrane and the membrane is lowered by means of a negative pressure in the cavity on the base body.

Diese Ausgestaltung ermöglicht eine sehr einfache und kostengünstige Herstellung des neuen Halbleitersubstrats, wie nachfolgend anhand eines bevorzugten Ausführungsbeispiels beschrieben ist. Darüber hinaus kann die Membran mithilfe dieser Ausgestaltung in einem langsamen und kontinuierlichen Prozess auf den Grundkörper abgesenkt werden, was das Risiko einer Schädigung oder Zerstörung der Membran beim Absenken reduziert.This embodiment allows a very simple and cost-effective production of the new semiconductor substrate, as described below with reference to a preferred embodiment. In addition, the membrane can be lowered by means of this design in a slow and continuous process on the body, which reduces the risk of damage or destruction of the membrane during lowering.

In einer weiteren Ausgestaltung wird der Hohlraum erzeugt, indem zunächst ein massives Substrat aus dem ersten Halbleitermaterial bereitgestellt wird, anschließend eine erste grobporige und eine darüber liegende zweite feinporige Schicht in dem massiven Substrat erzeugt werden, und dann die grobporige Schicht durch Wärmezufuhr zu dem weitgehend abgeschlossenen Hohlraum umgebildet wird, wobei die feinporige zweite Schicht zumindest teilweise durch Material aus der grobporigen ersten Schicht verschlossen wird.In a further embodiment, the cavity is produced by first providing a solid substrate of the first semiconductor material, then producing a first coarsely porous and an overlying second fine-pored layer in the solid substrate, and then the coarse-pored layer by supplying heat to the largely closed Cavity is reformed, wherein the fine-pored second layer is at least partially closed by material from the coarsely porous first layer.

Diese Ausgestaltung verwendet zum Herstellen des Hohlraums und der Membran ein Verfahren, bei dem vorzugsweise poröses Silizium, prinzipiell aber auch ein anderes poröses Halbleitermaterial, zum Einsatz kommt. Die Herstellung und Verwendung von porösem Silizium ist bekannt, bspw. aus einer Veröffentlichung von T. Yonehara und K. Sakaguchi unter dem Titel ”ELTRAN®; Novel SOI wafer technology, JSAP International Nr. 4, Juli 2001. Die Verwendung von porösem Silizium zum Herstellen von Hohlräumen innerhalb eines Halbleitermaterials ist ferner in einer älteren deutschen Patentanmeldung DE 10 2006 013 419 A1 der vorliegenden Anmelderin beschrieben. Wie sich gezeigt hat, lassen sich weitgehend abgeschlossene Hohlräume innerhalb eines Halbleitermaterials mithilfe von unterschiedlich grob- bzw. feinporigen Schichten relativ einfach, kostengünstig und mit einer hohen Ausbeute erzeugen. Die verborgenen Hohlräume eignen sich sehr gut, um ein Absenken einer dünnen Membran an der Oberfläche eines Halbleitersubstrats zu ermöglichen. Charakteristisch für die so gebildeten Hohlräume ist, dass sie innerhalb des Ausgangssubstrats „verborgen” sind, ohne dass im Verlauf des Herstellungsprozesses ein spezieller Zugang von außen in den Hohlraum benötigt wird. Damit unterscheidet sich diese Ausgestaltung von alternativen Verfahren, bei denen ein Hohlraum bspw. durch Einleiten eines Ätzmittels in das Halbleitermaterial durch einen entsprechenden Zugangskanal erfolgt. Die bevorzugte Ausgestaltung ermöglicht es, die geometrischen Abmessungen des Hohlraums relativ exakt zu realisieren, was zu einer hohen Prozesssicherheit und Ausbeute beiträgt.This embodiment uses for the production of the cavity and the membrane a method in which preferably porous silicon, but in principle also another porous semiconductor material is used. The preparation and use of porous silicon is known for example, from a publication by T. Yonehara and K. Sakaguchi entitled "ELTRAN ®. Novel SOI wafer technology, JSAP International No. 4, July 2001. The use of porous silicon for making voids within a semiconductor material is further described in an earlier German patent application DE 10 2006 013 419 A1 described by the present applicant. As has been shown, largely closed cavities within a semiconductor material can be produced relatively simply, inexpensively and with a high yield by means of differently coarse or fine-pored layers. The hidden cavities are very well suited to allow a thin membrane to be lowered on the surface of a semiconductor substrate. Characteristic of the voids thus formed is that they are "hidden" within the starting substrate without the need for special external access into the cavity during the manufacturing process. Thus, this embodiment differs from alternative methods in which a cavity is, for example, by introducing an etchant into the semiconductor material through a corresponding access channel. The preferred embodiment makes it possible to realize the geometric dimensions of the cavity relatively accurately, which contributes to a high process reliability and yield.

In einer weiteren Ausgestaltung wird eine dritte Schicht aus dem ersten Halbleitermaterial auf die feinporige Schicht aufgebracht.In a further embodiment, a third layer of the first semiconductor material is applied to the fine-pored layer.

Diese Ausgestaltung ist von Vorteil, weil eine zusätzliche dritte Schicht aus dem ersten Halbleitermaterial über der feinporigen Schicht die Realisierung einer exakt definierten Kristallstruktur an der Oberfläche erleichtert. Diese Ausgestaltung vereinfacht daher einen kontrollierten Prozessablauf und sie trägt ebenfalls zu einer hohen Ausbeute bei.This embodiment is advantageous because an additional third layer of the first semiconductor material over the fine-pored layer facilitates the realization of a precisely defined crystal structure on the surface. This embodiment therefore simplifies a controlled process and it also contributes to a high yield.

In einer weiteren Ausgestaltung erfolgt zumindest die Erzeugung der grobporigen ersten Schicht in einer Wasserstoffatmosphäre, so dass zunächst Wasserstoff in dem Hohlraum eingeschlossen wird, und der Unterdruck wird durch Entweichen des Wasserstoffs aus dem Hohlraum erreicht.In a further embodiment, at least the production of the coarsely porous first layer takes place in a hydrogen atmosphere, so that first hydrogen is trapped in the cavity, and the negative pressure is achieved by the escape of hydrogen from the cavity.

Diese Ausgestaltung ist von Vorteil, weil sie sich auf sehr einfache und kostengünstige Weise in den Prozessablauf integrieren lässt. Darüber hinaus kann Wasserstoff aus dem verborgenen Hohlraum aufgrund von Diffusionserscheinungen sehr gleichmäßig und stetig entweichen, was für ein zerstörungsfreies Absenken der Membran von Vorteil ist.This embodiment is advantageous because it can be integrated into the process flow in a very simple and cost-effective manner. In addition, hydrogen can escape from the hidden cavity due to diffusion phenomena very evenly and steadily, which is advantageous for a non-destructive lowering of the membrane.

In einer weiteren Ausgestaltung wird der Hohlraum mit einer Tiefe von weniger als 250 nm senkrecht zu der ersten Oberfläche erzeugt. Vorzugsweise ist auch die Membrandicke kleiner als etwa 250 nm. Noch weiter bevorzugt ist es, wenn die Höhe des Hohlraums und/oder die Dicke der Membran kleiner als etwa 150 nm sind.In a further embodiment, the cavity is created with a depth of less than 250 nm perpendicular to the first surface. Preferably, the membrane thickness is less than about 250 nm. It is even more preferable if the height of the cavity and / or the thickness of the membrane are smaller than about 150 nm.

Eine möglichst dünne Membran ist von Vorteil, weil sie das Anpassen der unterschiedlichen Gittercharakteristika der verschiedenen Halbleitermaterialien erleichtert. Ein Hohlraum mit der angegebenen Tiefe ist von Vorteil, weil sich die Membran dann nur relativ wenig absenken muss, um eine mechanische Stützung durch den Grundkörper zu erhalten. Daher führt diese Ausgestaltung zu einer Membran mit einer geringen inneren Zugspannung. Das Risiko von Schäden an der Membran ist begrenzt. Darüber hinaus besitzt diese Ausgestaltung den Vorteil, dass die Oberfläche des Substrats nur geringe ”Beulen” aufweist, so dass das neue Halbleitersubstrat dieser Ausgestaltung ohne besondere Vorkehrungen in herkömmlichen Prozessschritten weiterverarbeitet werden kann.A thinnest possible membrane is advantageous because it facilitates matching the different lattice characteristics of the different semiconductor materials. A cavity with the specified depth is advantageous because the membrane then only has to lower relatively little in order to obtain a mechanical support through the body. Therefore, this embodiment leads to a membrane with a low internal tensile stress. The risk of damage to the membrane is limited. In addition, this embodiment has the advantage that the surface of the substrate has only small "bumps", so that the new semiconductor substrate of this embodiment can be further processed without special precautions in conventional process steps.

In einer weiteren Ausgestaltung weist der Hohlraum eine untere und eine obere Innenwand sowie einen umlaufenden Rand auf, wobei die untere und die obere Innenwand im Bereich des Randes eine größere Rauhigkeit aufweisen als im zentralen Membranbereich.In a further embodiment, the cavity has a lower and an upper inner wall and a peripheral edge, wherein the lower and the upper inner wall in the region of the edge have a greater roughness than in the central membrane region.

Diese Ausgestaltung ist von Vorteil, weil die Rauhigkeit im Randbereich des Hohlraums dazu beiträgt, eine übermäßige Dehnung der Membran im Randbereich zu verhindern. Auf diese Weise lässt sich die Zugspannung, die beim Absenken der Membran vor allem im Randbereich auftreten kann, begrenzen, um eine Schädigung oder Zerstörung der Membran zu verhindern. Diese Ausgestaltung ist besonders vorteilhaft, wenn im Gegensatz zur vorhergehenden Ausgestaltung ein Hohlraum mit einer Tiefe von mehr als 150 nm senkrecht zu der ersten Oberfläche verwendet wird, um beispielsweise innerhalb der Membran eine definierte Vorspannung durch das Absenken zu erreichen.This embodiment is advantageous because the roughness in the edge region of the cavity contributes to preventing excessive elongation of the membrane in the edge region. In this way, the tensile stress that can occur when lowering the membrane, especially in the edge region, limit, to prevent damage or destruction of the membrane. This embodiment is particularly advantageous if, in contrast to the preceding embodiment, a cavity with a depth of more than 150 nm perpendicular to the first surface is used to achieve, for example, within the membrane a defined bias by lowering.

In einer weiteren Ausgestaltung weist die Membran einen Übergangsbereich auf, der mit dem Grundkörper verbunden ist, wobei der Übergangsbereich eine Dicke senkrecht zu der ersten Oberfläche besitzt, die zum zentralen Membranbereich hin abnimmt.In a further embodiment, the membrane has a transition region, which is connected to the base body, wherein the transition region has a thickness perpendicular to the first surface, which decreases towards the central membrane region.

In dieser Ausgestaltung ist die Membran im zentralen Membranbereich dünner als in dem Übergangsbereich, der mit dem Grundkörper verbunden ist. Auch diese Ausgestaltung ist vorteilhaft, um eine möglichst gleichmäßige Zugspannung innerhalb der Membran zu erreichen und insbesondere um eine zu hohe Zugspannung im Übergangsbereich der Membran zu verhindern. Dementsprechend trägt diese Ausgestaltung ebenfalls dazu bei, Schäden an der Membran beim Absenken zu vermeiden.In this embodiment, the membrane in the central membrane region is thinner than in the transition region, which is connected to the main body. This embodiment is also advantageous in order to achieve as uniform a tensile stress as possible within the membrane and in particular to prevent too high a tensile stress in the transition region of the membrane. Accordingly, this design also helps to prevent damage to the membrane when lowering.

In einer weiteren Ausgestaltung wird eine – vorzugsweise definierte – laterale Membranspannung in der Membran erzeugt, wobei die laterale Membranspannung die Gittercharakteristik des zentralen Membranbereichs an die Gittercharakteristik des zweiten Halbleitermaterials annähert.In a further embodiment, a-preferably defined-lateral membrane voltage is generated in the membrane, the lateral membrane voltage approximating the lattice characteristic of the central membrane region to the lattice characteristic of the second semiconductor material.

Diese Ausgestaltung lässt sich vorteilhaft mit einer oder mehreren der zuvor genannten Ausgestaltungen kombinieren, indem ein tiefer Hohlraum verwendet wird, so dass die Membran relativ weit nach unten in den Hohlraum abgesenkt wird. Durch die Vorspannung der Membran aufgrund der Materialdehnung beim Absenken kann die Gittercharakteristik des ersten Halbleitermaterials bereits unabhängig von dem zweiten Halbleitermaterial verändert werden, um eine noch einfachere und/oder noch wirkungsvollere Anpassung der Gittercharakteristiken zu erhalten. Vorteilhafterweise lässt sich mit dieser Ausgestaltung die Anzahl von Zwischenschichten zwischen der Membran und dem zweiten Halbleitermaterial (noch) weiter reduzieren. Alternativ und/oder ergänzend zu der Verwendung eines tiefen Hohlraums kann eine laterale Membranspannung vorteilhaft auch durch eine geeignete Dotierung des ersten Halbleitermaterials im Bereich der Membran erreicht werden.This embodiment can be advantageously combined with one or more of the aforementioned embodiments, by using a deep cavity, so that the membrane is lowered relatively far down into the cavity. Due to the biasing of the membrane due to the material elongation during lowering, the lattice characteristic of the first semiconductor material can already be changed independently of the second semiconductor material in order to obtain an even simpler and / or more efficient adaptation of the lattice characteristics. Advantageously, this embodiment further reduces the number of intermediate layers between the membrane and the second semiconductor material. Alternatively and / or in addition to the use of a deep cavity, a lateral membrane voltage can advantageously also be achieved by a suitable doping of the first semiconductor material in the region of the membrane.

In einer weiteren Ausgestaltung wird die Schicht aus dem zweiten Halbleitermaterial epitaktisch auf die Membran aufgewachsen.In a further embodiment, the layer of the second semiconductor material is epitaxially grown on the membrane.

Diese Ausgestaltung trägt dazu bei, die für die Schaltungsstruktur vorgesehene Schicht aus dem zweiten Halbleitermaterial mit einer hohen Kristallgüte und einer geringen Defektrate zu realisieren. Die Ausgestaltung trägt daher vorteilhaft dazu bei, Halbleiterbauelemente mit einer hohen Ausbeute nach dem neuen Verfahren herzustellen.This refinement contributes to realizing the layer of the second semiconductor material with a high crystal quality and a low defect rate which is intended for the circuit structure. The design therefore contributes advantageously to Produce semiconductor devices with a high yield according to the new method.

In einer weiteren Ausgestaltung wird zumindest eine Zwischenschicht mit einer dritten Gittercharakteristik zwischen der Membran und der Schicht aus dem zweiten Halbleitermaterial angeordnet.In a further embodiment, at least one intermediate layer having a third lattice characteristic is arranged between the membrane and the layer of the second semiconductor material.

Diese Ausgestaltung verwendet eine ”Anpassungsschicht” zwischen der Membran und dem zweiten Halbleitermaterial, um eine noch bessere und/oder eine noch flexiblere Anpassung der verschiedenen Gittercharakteristiken zu erhalten.This embodiment uses a "matching layer" between the membrane and the second semiconductor material to obtain even better and / or more flexible matching of the different lattice characteristics.

In einer weiteren Ausgestaltung weist der Grundkörper eine Vielzahl von lokalen Membranen auf, auf denen Schichten aus dem zweiten Halbleitermaterial angeordnet sind. Vorzugsweise sind lokale Schichten aus dem zweiten Halbleitermaterial auf den lokalen Membranen angeordnet, d. h. die Schicht aus dem zweiten Halbleitermaterial überdeckt den Grundkörper nicht vollflächig, sondern nur im Bereich der lokalen Membranen.In a further embodiment, the base body has a plurality of local membranes, on which layers of the second semiconductor material are arranged. Preferably, local layers of the second semiconductor material are disposed on the local membranes, i. H. the layer of the second semiconductor material does not completely cover the main body, but only in the region of the local membranes.

Diese Ausgestaltung ist besonders vorteilhaft, um ein komplexes Halbleiterbauelement, insbesondere in Form eines integrierten Schaltkreises zu realisieren. Das komplexe Halbleiterbauelement beinhaltet eine Vielzahl von einfachen Halbleiterbauelementen, die zusammen eine komplexe Halbleiterschaltung bilden. Die vorliegende Ausgestaltung macht vorteilhaften Gebrauch von den neuen Möglichkeiten, die einzelnen Halbleiterbauelemente in unterschiedlichen Halbleitermaterialien zu realisieren, um auf diese Weise ein komplexes Halbleiterbauelement zu erhalten, dessen Leistungsparameter und/oder Integrationsdichte gegenüber herkömmlichen komplexen Halbleiterbauelementen verbessert sind.This refinement is particularly advantageous in order to realize a complex semiconductor component, in particular in the form of an integrated circuit. The complex semiconductor device includes a plurality of simple semiconductor devices that together form a complex semiconductor circuit. The present embodiment makes advantageous use of the new possibilities of realizing the individual semiconductor components in different semiconductor materials in order to obtain in this way a complex semiconductor component whose performance parameters and / or integration density are improved over conventional complex semiconductor components.

Es versteht sich, dass die vorstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.It is understood that the features mentioned above and those yet to be explained below can be used not only in the particular combination given, but also in other combinations or in isolation, without departing from the scope of the present invention.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigen:Embodiments of the invention are illustrated in the drawings and are explained in more detail in the following description. Show it:

1 eine schematische Darstellung der Prozessschritte beim Herstellen eines Halbleiterbauelements nach dem neuen Verfahren, 1 a schematic representation of the process steps in the manufacture of a semiconductor device according to the new method,

2 zwei alternative Ausführungsbeispiele für einen Grundkörper mit einer abgesenkten Membran aus einem ersten Halbleitermaterial, 2 two alternative embodiments of a base body with a lowered membrane of a first semiconductor material,

3 zwei alternative Ausführungsbeispiele für das neue Halbleitersubstrat entsprechend den Grundkörpern aus 2, 3 two alternative embodiments of the new semiconductor substrate according to the basic bodies 2 .

4 einen schematischen Ausschnitt aus einem komplexen Halbleiterbauelement, das nach dem neuen Verfahren hergestellt wurde, und 4 a schematic section of a complex semiconductor device, which was produced by the new method, and

5 eine seitliche Teilansicht des neuen Halbleitersubstrats in einem weiteren Ausführungsbeispiel. 5 a partial side view of the new semiconductor substrate in a further embodiment.

In 1 sind die Prozessschritte zum Herstellen eines Halbleiterbauelements nach dem neuen Verfahren in einer vereinfachten Form dargestellt. Gemäß 1a wird zunächst ein Halbleitersubstrat 10 aus einem ersten Halbleitermaterial bereitgestellt. In einem bevorzugten Ausführungsbeispiel ist das erste Halbleitermaterial einkristallines, schwach p-dotiertes Silizium. Vorzugsweise wird das Substrat 10 in Form eines Halbleiterwafers hergestellt, auf dem eine Vielzahl von Halbleiterbauelementen in der nachfolgend beschriebenen Weise zeitgleich hergestellt werden.In 1 the process steps for manufacturing a semiconductor device according to the new method are shown in a simplified form. According to 1a first becomes a semiconductor substrate 10 made of a first semiconductor material. In a preferred embodiment, the first semiconductor material is monocrystalline, weakly p-doped silicon. Preferably, the substrate becomes 10 in the form of a semiconductor wafer on which a plurality of semiconductor devices are produced simultaneously in the manner described below.

Gemäß 1b wird der Substratwafer mit einer Fotomaske 12 versehen und belichtet. Die Fotomaske 12 bedeckt die Oberfläche des Substratwafers 10 nur teilweise und die offenen Stellen werden in bekannter Weise bearbeitet. In diesem Fall wird das Substrat 10 durch die Maske 12 hindurch stark p-dotiert, um einen hoch-p-dotierten Bereich 14 zu erhalten. Das darunter liegende Substratmaterial weist weiterhin nur die ursprüngliche geringere p-Dotierung auf.According to 1b becomes the substrate wafer with a photomask 12 provided and exposed. The photomask 12 covers the surface of the substrate wafer 10 only partially and the vacancies are processed in a known manner. In this case, the substrate becomes 10 through the mask 12 heavily p-doped to a highly p-doped region 14 to obtain. The underlying substrate material still has only the original lower p-type doping.

Anschließend werden gemäß 1c poröse Schichten 16, 18 in dem hochdotierten Halbleitermaterial 14 erzeugt. Dazu wird der Substratwafer 10 in einem bevorzugten Ausführungsbeispiel als Anode in eine Lösung aus Flusssäure und Ethanol gegeben, so dass ein Strom durch die Lösung zu dem Substratwafer 10 fließen kann. Hierdurch bilden sich offene Poren im Bereich des hochdotierten Halbleitermaterials 14, wobei die Porengröße durch Variation der Stromdichte verändert werden kann. In dem bevorzugten Ausführungsbeispiel wird eine feinporige Schicht 16 an der Oberfläche des Substrats 10 und eine grobporige Schicht 18 darunter erzeugt. Eine genauere Beschreibung der Herstellung dieser Schichten ist in der bereits erwähnten Veröffentlichung von Yonehara/Sakaguchi enthalten, auf die hier ausdrücklich Bezug genommen ist.Subsequently, according to 1c porous layers 16 . 18 in the highly doped semiconductor material 14 generated. For this purpose, the substrate wafer 10 in a preferred embodiment as an anode in a solution of hydrofluoric acid and ethanol, so that a current through the solution to the substrate wafer 10 can flow. As a result, open pores form in the region of the highly doped semiconductor material 14 wherein the pore size can be varied by varying the current density. In the preferred embodiment, a fine-pored layer 16 at the surface of the substrate 10 and a coarse-pored layer 18 underneath it. A more detailed description of the preparation of these layers is contained in the already mentioned Yonehara / Sakaguchi publication, which is incorporated herein by reference.

Gemäß 1d wird die Fotomaske 12 anschließend entfernt und der Wafer mit den porösen Schichten 16, 18 wird einer Wärmebehandlung ausgesetzt. Die Wärmebehandlung ist bei der Bezugsziffer 20 symbolisch angedeutet. In einem bevorzugten Ausführungsbeispiel findet die Wärmebehandlung 20 in einem Reaktor statt, in dem der Substratwafer einer Wasserstoffatmosphäre 22 ausgesetzt ist. Die Wärmebehandlung 20 hat zur Folge, dass sich die offenen Poren in der oberen feinporigen Schicht 16 zumindest teilweise wieder schließen und die obere Schicht 16 wieder in eine weitgehend gleichmäßige Schicht 24 aus dem ersten Halbleitermaterial umgeformt wird. Das Material für die Umformung der feinporigen Schicht 16 in die weitgehend gleichmäßige Schicht 24 kommt aufgrund der Wärmebehandlung 20 aus der darunter liegenden, grobporigen Schicht 18. Es findet hier gewissermaßen ein Sinterprozess statt, durch den ein zumindest weitgehend geschlossener Hohlraum 26 innerhalb des Substrates 10 und unterhalb der zumindest weitgehend geschlossenen Schicht 24 entsteht. Aufgrund der Wasserstoffatmosphäre während des Sinterprozesses ist der Hohlraum 26 zunächst mit Wasserstoffatomen gefüllt, was in 1e durch die entsprechende Schraffur symbolisch dargestellt ist.According to 1d becomes the photomask 12 then removed and the wafer with the porous layers 16 . 18 is subjected to a heat treatment. The heat treatment is at the reference numeral 20 symbolically indicated. In a preferred embodiment, the heat treatment takes place 20 in a reactor in which the substrate wafer is exposed to a hydrogen atmosphere 22 is exposed. The heat treatment 20 As a result, the open pores in the upper fine-pored layer 16 at least partially reclose and the upper layer 16 again in a largely uniform layer 24 is formed from the first semiconductor material. The material for the transformation of the fine-pored layer 16 in the largely uniform layer 24 comes due to the heat treatment 20 from the underlying, coarsely porous layer 18 , There is a sort of sintering process here, through which an at least largely closed cavity 26 within the substrate 10 and below the at least substantially closed layer 24 arises. Due to the hydrogen atmosphere during the sintering process is the cavity 26 initially filled with hydrogen atoms, resulting in 1e symbolically represented by the corresponding hatching.

Innerhalb des Hohlraums 26 können noch vereinzelte Stege (hier nicht dargestellt) verblieben sein, die die obere Schicht 24 mit dem unten liegenden Substratmaterial verbinden. Derartige Stege sind häufig die Folge von Prozessschwankungen. Prinzipiell ist es jedoch denkbar, derartige Stege gezielt zu erzeugen und zu nutzen, um die Schicht 24 auf dem Grundkörper abzustützen. Wenn dies gewünscht ist, können definierte Stützstellen durch eine gezielte n-Dotierung an lokal begrenzten Stellen innerhalb des hoch-p-dotierten Bereichs 14 erzeugt werden.Inside the cavity 26 may still isolated webs (not shown here) remain, which is the upper layer 24 connect to the underlying substrate material. Such webs are often the result of process fluctuations. In principle, however, it is conceivable to generate such webs specifically and to use the layer 24 to support on the body. If desired, defined support points can be defined by n-type doping at localized locations within the high-p-doped region 14 be generated.

Gemäß 1f wird eine weitere Schicht 28 aus dem ersten Halbleitermaterial epitaktisch auf die Schicht 24 aufgewachsen. Auf diese Weise wird die Schicht 24 mit einer einkristallinen Schicht hoher Güte bedeckt. Die Schichten 24, 28 verbinden sich weitgehend spannungsfrei, weil beide Schichten aus demselben (ersten) Halbleitermaterial bestehen. Durch den Prozessschritt in 1f wird eine hohe Materialqualität an der ersten Oberfläche 30 des Substrats 10 erzeugt. Grundsätzlich ist es denkbar, dass die epitaktisch aufgewachsene Schicht 28 entfallen kann, wenn die Qualität der ursprünglich feinporigen und durch den Sinterprozess in 1e umgebildeten Schicht 24 hinreichend gut ist.According to 1f becomes another layer 28 of the first semiconductor material epitaxially on the layer 24 grew up. This way the layer becomes 24 covered with a single-crystal layer of high quality. The layers 24 . 28 connect largely stress-free, because both layers consist of the same (first) semiconductor material. Through the process step in 1f becomes a high quality material on the first surface 30 of the substrate 10 generated. In principle, it is conceivable that the epitaxially grown layer 28 can be omitted if the quality of the originally fine-pored and through the sintering process in 1e transformed layer 24 is sufficiently good.

Gemäß 1g wird das so behandelte Substrat 10 anschließend aus dem Reaktor mit der Wasserstoffatmosphäre 22 entnommen. Aufgrund von Diffusionserscheinungen entweicht der Wasserstoff aus dem verborgenen Hohlraum 26. Es entsteht eine Druckdifferenz zwischen dem äußeren Umgebungsdruck und dem Innendruck in dem Hohlraum 26. Aufgrund der Druckdifferenz senkt sich die über dem Hohlraum 26 angeordnete Membranschicht 32, die in der bevorzugten Variante aus den miteinander verbundenen Schichten 24, 28 besteht, auf den Grundkörper 31 ab. In dem dargestellten Ausführungsbeispiel sind die Abmessungen des Hohlraums 26 und der Membranschicht 32 so gewählt, dass die Membran 32 einen zentralen Membranbereich 34 besitzt, der nahezu vollflächig auf dem durch das ursprüngliche Substrat 10 gebildeten Grundkörper 31 abgesenkt ist, so dass lediglich im Übergangsbereich 36 der Membran 32 noch Resthohlräume 26' verbleiben. In anderen Ausführungsbeispielen sind die Abmessungen des Hohlraums 26 und der Membranschicht 32 so gewählt, dass sich die Membranschicht 32 vollflächig auf den Grundkörper aus dem ersten Halbleitermaterial absenkt (siehe 5).According to 1g becomes the substrate thus treated 10 then from the reactor with the hydrogen atmosphere 22 taken. Due to diffusion phenomena, the hydrogen escapes from the hidden cavity 26 , The result is a pressure difference between the external ambient pressure and the internal pressure in the cavity 26 , Due to the pressure difference, the lowers over the cavity 26 arranged membrane layer 32 , in the preferred variant of the interconnected layers 24 . 28 exists on the body 31 from. In the illustrated embodiment, the dimensions of the cavity 26 and the membrane layer 32 chosen so that the membrane 32 a central membrane area 34 possesses, almost completely on the surface through the original substrate 10 formed body 31 is lowered so that only in the transition area 36 the membrane 32 still remaining cavities 26 ' remain. In other embodiments, the dimensions of the cavity 26 and the membrane layer 32 chosen so that the membrane layer 32 over the entire surface of the body of the first semiconductor material lowers (see 5 ).

Gemäß 1h wird als nächstes eine Schicht 38 aus einem zweiten Halbleitermaterial auf der Oberfläche 30 der abgesenkten Membran 32 angeordnet. In bevorzugten Ausführungsbeispielen wird die Schicht 38 aus dem zweiten Halbleitermaterial epitaktisch auf die Oberfläche 30 der Membran 32 aufgewachsen. In manchen Ausführungsbeispielen ist das zweite Halbleitermaterial ein Halbleitermaterial aus der III-V-Gruppe, bspw. also Galliumarsenid oder Indiumphosphid. Bekanntlich besitzen derartige (zweite) Halbleitermaterialien eine andere Gittercharakteristik, insbesondere eine andere Gitterkonstante als das erste Halbleitermaterial. Da sich die Membran 32 jedoch lateral, d. h. parallel zu der Oberfläche 30, bewegen kann, wirkt die Membran 32 als compliant substrate. Die Gittercharakteristik der Membran 32 kann sich also in gewissen Grenzen an die Gittercharakteristik des zweiten Halbleitermaterials 38 anpassen, so dass das zweite Halbleitermaterial 38 weitgehend ohne Defektstellen auf die Membran 32 aufgewachsen werden kann.According to 1h is next a shift 38 from a second semiconductor material on the surface 30 the lowered membrane 32 arranged. In preferred embodiments, the layer becomes 38 of the second semiconductor material epitaxially on the surface 30 the membrane 32 grew up. In some embodiments, the second semiconductor material is a semiconductor material of the III-V group, eg, gallium arsenide or indium phosphide. As is known, such (second) semiconductor materials have a different lattice characteristic, in particular a different lattice constant than the first semiconductor material. Because the membrane 32 however lateral, ie parallel to the surface 30 , can move, the membrane acts 32 as compliant substrate. The lattice characteristic of the membrane 32 can therefore within certain limits to the lattice characteristic of the second semiconductor material 38 adjust so that the second semiconductor material 38 largely without defects on the membrane 32 can be raised.

Gemäß 1h' kann alternativ noch eine (oder mehrere) Zwischenschicht 40 zur weiteren Anpassung der Gittercharakteristika zwischen der Membran 32 und der Halbleiterschicht 38 angeordnet werden. Geeignete Zwischenschichten sind insbesondere in den eingangs genannten Dokumenten zum Stand der Technik beschrieben.According to 1h ' Alternatively, one or more intermediate layers may be used 40 for further adaptation of the lattice characteristics between the membrane 32 and the semiconductor layer 38 to be ordered. Suitable intermediate layers are described in particular in the documents mentioned above relating to the prior art.

Gemäß 1i kann anschließend eine Schaltungsstruktur in der Halbleiterschicht 38 durch übliche Prozesse erzeugt werden. Beispielhaft sind hier zwei Dotierbereiche 42, 44 dargestellt, die innerhalb der Halbleiterschicht 38 eine Schaltungsstruktur bilden.According to 1i may subsequently have a circuit structure in the semiconductor layer 38 be generated by common processes. Exemplary here are two doping regions 42 . 44 shown within the semiconductor layer 38 form a circuit structure.

Bei der nachfolgenden Beschreibung der weiteren Figuren bezeichnen gleiche Bezugszeichen jeweils dieselben Elemente wie zuvor.In the following description of the other figures, like reference numerals designate the same elements as before.

In 2a ist ein Ausführungsbeispiel eines neuen Substrates 10' gezeigt. Das Substrat 10' besitzt einen Grundkörper 31 aus dem ersten Halbleitermaterial, an dem eine Membran 32 ebenfalls aus dem ersten Halbleitermaterial angeordnet ist. Die Darstellung in 2a entspricht dem Stadium aus 1g. Wie in 2a dargestellt ist, ist die Dicke t der Membran 32 (senkrecht zu der Oberfläche 30 betrachtet) hier in etwa gleich der Tiefe t2 des Hohlraums 26. In bevorzugten Ausführungsbeispielen sind die Dicke t1 der Membran 32 und die Tiefe t2 des Hohlraums 26 kleiner als etwa 100 nm. In diesen Ausführungsbeispielen senkt sich die Membran 32 etwa um die Tiefe des Hohlraums 26 ab, wie dies in 2a dargestellt ist. Aufgrund der geringen geometrischen Abmessungen wird die Membranschicht 32 nur geringfügig verformt. Materialspannungen innerhalb der Membran 32 sind relativ gering.In 2a is an embodiment of a new substrate 10 ' shown. The substrate 10 ' has a basic body 31 from the first semiconductor material on which a membrane 32 is also arranged from the first semiconductor material. The representation in 2a equates to the stage 1g , As in 2a is shown, the thickness t of the membrane 32 (perpendicular to the surface 30 considered here) approximately equal to the depth t 2 of the cavity 26 , In preferred embodiments, the thickness t 1 of the membrane 32 and the depth t 2 of the cavity 26 less than about 100 nm. In these embodiments, the membrane lowers 32 about the depth of the cavity 26 off, like this in 2a is shown. Due to the small geometric dimensions, the membrane layer 32 only slightly deformed. Material stresses within the membrane 32 are relatively small.

2b zeigt demgegenüber ein Ausführungsbeispiel 10'', bei dem die Tiefe t2 des Hohlraums 26 größer ist als die Dicke t1 der Membran 32. In diesem Ausführungsbeispiel erfährt die Membranschicht 32 durch das Absenken auf den Grundkörper 31 eine größere Materialspannung, die hier bei der Bezugsziffer 46 dargestellt ist. Es ist leicht einsehbar, dass die Materialspannung 46 hier eine laterale Zugspannung ist, aufgrund der sich die Gitterkonstante des ersten Halbleitermaterials in der Membranschicht 32 vergrößert. 2 B shows an embodiment in contrast 10 '' in which the depth t 2 of the cavity 26 is greater than the thickness t 1 of the membrane 32 , In this embodiment, the membrane layer undergoes 32 by lowering onto the base body 31 a greater material tension, here at the reference numeral 46 is shown. It is easy to see that the material tension 46 here is a lateral tensile stress, due to the lattice constant of the first semiconductor material in the membrane layer 32 increased.

Alternativ oder ergänzend kann die Materialspannung 46 in der Membran 32 auch durch zusätzliche Dotierungen beeinflusst werden, sei es um die Zugspannung zu verstärken oder einer zu starken Zugspannung entgegenzuwirken.Alternatively or additionally, the material tension 46 in the membrane 32 can also be influenced by additional doping, either to increase the tensile stress or to counteract excessive tension.

3 zeigt bevorzugte Ausführungsbeispiele, in denen eine Schicht 38 aus einem zweiten Halbleitermaterial auf dem Substrat aus 2a bzw. 2b angeordnet ist. Wie in 3b zu erkennen ist, kann das zweite Halbleitermaterial 38 dazu genutzt werden, die durch das Absenken der Membran 32 entstehende Vertiefung aufzufüllen, um für die nachfolgenden Prozessschritte ein Halbleitersubstrat mit einer zumindest weitgehend ebenen Oberfläche zu erhalten. 3 shows preferred embodiments in which a layer 38 made of a second semiconductor material on the substrate 2a respectively. 2 B is arranged. As in 3b can be seen, the second semiconductor material 38 be used to that by lowering the membrane 32 To fill up resulting depression in order to obtain a semiconductor substrate with an at least substantially flat surface for the subsequent process steps.

4 zeigt ein Ausführungsbeispiel eines komplexen Halbleiterbauelements 50, das mehrere lokale ”Inseln” 38a, 38b aus dem zweiten Halbleitermaterial besitzt, die auf einem gemeinsamen Grundkörper 31 aus dem ersten Halbleitermaterial angeordnet sind. Jede der ”Inseln” 38a, 38b enthält Schaltungsstrukturen 44a, 44b und ist auf einer entsprechenden Membran 32a, 32b angeordnet. Zusätzlich beinhaltet das Halbleiterbauelement 50 hier weitere Schaltungsstrukturen 52a, 52b, die innerhalb des ersten Halbleitermaterials ausgebildet sind. Die Schaltungsstrukturen 52a, 52b sind hier also zwischen den ”Inseln” 38a, 38b und in dem Material des Grundkörper 31 angeordnet. Die Fachleute werden erkennen, dass die Darstellung in 4 vereinfacht ist, weil insbesondere Verbindungsschichten, Metallisierungen, isolierende Oxidschichten etc. nicht dargestellt sind und auch die Größenverhältnisse der einzelnen Halbleiterbereiche und Schaltungsstrukturen nicht repräsentativ ist. 4 shows an embodiment of a complex semiconductor device 50 that has several local "islands" 38a . 38b has from the second semiconductor material, which on a common body 31 are arranged from the first semiconductor material. Each of the "islands" 38a . 38b contains circuit structures 44a . 44b and is on a corresponding membrane 32a . 32b arranged. In addition, the semiconductor device includes 50 here further circuit structures 52a . 52b formed within the first semiconductor material. The circuit structures 52a . 52b are here between the "islands" 38a . 38b and in the material of the main body 31 arranged. The professionals will recognize that the presentation in 4 is simplified because in particular connection layers, metallizations, insulating oxide layers, etc. are not shown and also the size ratios of the individual semiconductor regions and circuit structures is not representative.

5 zeigt eine vergrößerte Detailansicht des neuen Halbleitersubstrats im Übergangsbereich 36 der Membran 32. Gleiche Bezugszeichen bezeichnen dieselben Elemente wie zuvor. In diesem Ausführungsbeispiel ist die Membran 32 mit einem Übergangsbereich 36 ausgebildet, der an der Verbindung 58 zu dem Grundkörper 31 eine größere Dicke aufweist als zum zentralen Membranbereich 34 hin. Durch die abnehmende Materialdicke von außen nach innen wird erreicht, dass die Materialspannungen 46 im Übergangsbereich nicht zu groß werden, so dass sich eine Beschädigung oder Zerstörung der Membran 32 vermeiden lässt. Alternativ oder ergänzend hierzu kann im Übergangsbereich 36 der Membran 32 eine erhöhte Rauhigkeit 60 an der Unterseite der Membran 32 und der Oberseite des Trägerkörpers 31 vorgesehen sein, um ein Gleiten der Membran 32 zu erschweren und eine daraus folgende Materialspannung 46 im Übergangsbereich 36 zu begrenzen. Die Rauhigkeit 60 lässt sich in bevorzugten Ausführungsbeispielen des neuen Verfahrens durch geeignete Wahl der Stromstärke und anderer Prozessparameter beim Erzeugen der porösen Schichten einstellen. 5 shows an enlarged detail view of the new semiconductor substrate in the transition region 36 the membrane 32 , Like reference numerals designate the same elements as before. In this embodiment, the membrane 32 with a transition area 36 trained at the connection 58 to the main body 31 has a greater thickness than the central membrane area 34 out. Due to the decreasing material thickness from outside to inside it is achieved that the material stresses 46 in the transition area do not become too large, so that damage or destruction of the membrane 32 avoid it. Alternatively or additionally, in the transition area 36 the membrane 32 an increased roughness 60 at the bottom of the membrane 32 and the top of the carrier body 31 be provided to allow the membrane to slide 32 to aggravate and consequent material tension 46 in the transition area 36 to limit. The roughness 60 can be adjusted in preferred embodiments of the new method by a suitable choice of the current and other process parameters in generating the porous layers.

In weiteren Ausführungsbeispielen kann der Hohlraum 26 in dem Grundkörper 10 auf andere Weise hergestellt sein, bspw. durch ein selektives Ätzverfahren und/oder Einbringen eines Ätzmittels in das Innere des Halbleitersubstrats 10 mithilfe von geeigneten Kanälen (hier nicht dargestellt). Des Weiteren ist es denkbar, die Membran 32 herabzusenken, indem ein Hohlraum unterhalb der Membran auf andere Weise als durch Diffusionsprozesse evakuiert wird, beispielsweise durch eine gezielte Evakuierung oder durch einen Überdruck von außen.In further embodiments, the cavity 26 in the main body 10 be prepared in another way, for example by a selective etching process and / or introducing an etchant into the interior of the semiconductor substrate 10 using suitable channels (not shown here). Furthermore, it is conceivable that the membrane 32 lower by a cavity below the membrane is evacuated in other ways than by diffusion processes, for example by a targeted evacuation or by an overpressure from the outside.

Claims (15)

Verfahren zum Herstellen eines Halbleiterbauelements, mit den Schritten: – Bereitstellen eines Halbleitersubstrats (10') aus einem ersten Halbleitermaterial, das eine erste Gittercharakteristik aufweist, wobei das Halbleitersubstrat (10') eine erste Oberfläche (30) aufweist, – Anordnen einer Schicht (38) aus einem zweiten Halbleitermaterial auf der ersten Oberfläche (30), wobei das zweite Halbleitermaterial eine zweite Gittercharakteristik aufweist, die von der ersten Gittercharakteristik verschieden ist, und – Erzeugen von zumindest einer Schaltungsstruktur (42, 44) in der Schicht (38) aus dem zweiten Halbleitermaterial, wobei die Schaltungsstruktur (42, 44) das Halbleiterbauelement definiert, wobei das Halbleitersubstrat (10') einen Grundkörper (31) aus dem ersten Halbleitermaterial und eine Membran (32) aus dem ersten Halbleitermaterial aufweist, wobei die Membran relativ zu dem Grundkörper (31) beweglich gelagert ist und die erste Oberfläche (30) bildet, dadurch gekennzeichnet, dass die Membran (32) einen zentralen Membranbereich (34) aufweist, der von unten durch den Grundkörper (31) abgestützt wird.A method of manufacturing a semiconductor device, comprising the steps of: - providing a semiconductor substrate ( 10 ' ) of a first semiconductor material having a first lattice characteristic, wherein the semiconductor substrate ( 10 ' ) a first surface ( 30 ), - arranging a layer ( 38 ) of a second semiconductor material on the first surface ( 30 ), wherein the second semiconductor material has a second lattice characteristic that is different from the first lattice characteristic, and - generating at least one circuit structure ( 42 . 44 ) in the layer ( 38 ) of the second semiconductor material, wherein the circuit structure ( 42 . 44 ) defines the semiconductor device, wherein the semiconductor substrate ( 10 ' ) a basic body ( 31 ) of the first semiconductor material and a Membrane ( 32 ) of the first semiconductor material, wherein the membrane relative to the main body ( 31 ) is movably mounted and the first surface ( 30 ), characterized in that the membrane ( 32 ) a central membrane area ( 34 ), which from below through the main body ( 31 ) is supported. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der zentrale Membranbereich (34) auf den Grundkörper (31) abgesenkt wird, bis er auf dem Grundkörper (31) aufliegt.Method according to claim 1, characterized in that the central membrane region ( 34 ) on the basic body ( 31 ) is lowered until it is on the base body ( 31 ) rests. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Halbleitersubstrat (10') mit einem zumindest weitgehend geschlossenen Hohlraum (26) unterhalb der Membran (32) bereitgestellt wird und dass die Membran (32) mit Hilfe eines Unterdrucks in dem Hohlraum (26) auf den Grundkörper (31) abgesenkt wird.Method according to Claim 2, characterized in that the semiconductor substrate ( 10 ' ) with an at least substantially closed cavity ( 26 ) below the membrane ( 32 ) and that the membrane ( 32 ) by means of a negative pressure in the cavity ( 26 ) on the basic body ( 31 ) is lowered. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Hohlraum (26) erzeugt wird, indem zunächst ein massives Substrat (10) aus dem ersten Halbleitermaterial bereitgestellt wird, anschließend eine erste grobporige (18) und eine darüber liegende zweite feinporige (16) Schicht in dem massiven Substrat erzeugt wird, und dann die grobporige (18) Schicht durch Wärmezufuhr (20) zu dem weitgehend abgeschlossenen Hohlraum (26) umgebildet wird, wobei die feinporige zweite Schicht (16) zumindest teilweise durch Material aus der grobporigen ersten Schicht (18) verschlossen wird.Method according to claim 3, characterized in that the cavity ( 26 ) by first forming a solid substrate ( 10 ) is provided from the first semiconductor material, then a first coarsely porous ( 18 ) and an overlying second fine-pored ( 16 ) Layer is produced in the massive substrate, and then the coarse-pored ( 18 ) Layer by heat ( 20 ) to the largely closed cavity ( 26 ), wherein the fine-pored second layer ( 16 ) at least partially by material from the coarsely porous first layer ( 18 ) is closed. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass eine dritte Schicht (28) aus dem ersten Halbleitermaterial auf die feinporige Schicht (16) aufgebracht wird.Method according to claim 4, characterized in that a third layer ( 28 ) of the first semiconductor material on the fine-pored layer ( 16 ) is applied. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass zumindest die Erzeugung der grobporigen ersten Schicht (18) in einer Wasserstoffatmosphäre (22) erfolgt, so dass zunächst Wasserstoff in dem Hohlraum (26) eingeschlossen wird, und dass der Unterdruck durch Entweichen des Wasserstoffs aus dem Hohlraum (26) erreicht wird.Method according to claim 4 or 5, characterized in that at least the production of the coarsely porous first layer ( 18 ) in a hydrogen atmosphere ( 22 ), so that first hydrogen in the cavity ( 26 ) and that the negative pressure due to the escape of hydrogen from the cavity ( 26 ) is achieved. Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass der Hohlraum (26) mit einer Tiefe (t2) von weniger als 250 nm senkrecht zu der ersten Oberfläche (30) erzeugt wird.A method according to any one of claims 3 to 6, characterized in that the cavity ( 26 ) having a depth (t 2 ) of less than 250 nm perpendicular to the first surface ( 30 ) is produced. Verfahren nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass der Hohlraum (26) eine untere und eine obere Innenwand sowie einen umlaufenden Rand aufweist, wobei die untere und die obere Innenwand im Bereich des Randes eine größere Rauhigkeit (60) aufweisen als im zentralen Membranbereich (34).Method according to one of claims 3 to 7, characterized in that the cavity ( 26 ) has a lower and an upper inner wall and a peripheral edge, wherein the lower and the upper inner wall in the region of the edge a greater roughness ( 60 ) than in the central membrane region ( 34 ). Verfahren nach Anspruch 1 bis 8, dadurch gekennzeichnet, dass die Membran (32) einen Übergangsbereich (36) aufweist, der mit dem Grundkörper (31) verbunden ist, wobei der Übergangsbereich (36) eine Dicke (t1) senkrecht zu der ersten Oberfläche (30) besitzt, die zum zentralen Membranbereich (34) hin abnimmt.Process according to claims 1 to 8, characterized in that the membrane ( 32 ) a transitional area ( 36 ), which is connected to the main body ( 31 ), the transition region ( 36 ) has a thickness (t 1 ) perpendicular to the first surface ( 30 ) which leads to the central membrane area ( 34 ) decreases. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass eine laterale Membranspannung (46) in der Membran (32) erzeugt wird, welche die Gittercharakteristik des zentralen Membranbereichs (34) an die Gittercharakteristik des zweiten Halbleitermaterials annähert.Method according to one of claims 1 to 9, characterized in that a lateral membrane voltage ( 46 ) in the membrane ( 32 ) generating the lattice characteristic of the central membrane region ( 34 ) approximates the lattice characteristic of the second semiconductor material. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Schicht (38) aus dem zweiten Halbleitermaterial epitaktisch auf die Membran (32) aufgewachsen wird.Method according to one of claims 1 to 10, characterized in that the layer ( 38 ) epitaxially from the second semiconductor material to the membrane ( 32 ) is grown up. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Schicht (38) aus dem zweiten Halbleitermaterial direkt auf der Membran (32) angeordnet wird.Method according to one of claims 1 to 11, characterized in that the layer ( 38 ) of the second semiconductor material directly on the membrane ( 32 ) is arranged. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass zumindest eine Zwischenschicht (40) mit einer dritten Gittercharakteristik zwischen der Membran (32) und der Schicht (38) aus dem zweiten Halbleitermaterial angeordnet wird.Method according to one of claims 1 to 11, characterized in that at least one intermediate layer ( 40 ) with a third lattice characteristic between the membrane ( 32 ) and the layer ( 38 ) is arranged from the second semiconductor material. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass der Grundkörper (31) eine Vielzahl von lokalen Membranen (32a, 32b) aufweist, auf denen Schichten aus dem zweiten Halbleitermaterial (38a, 38b) angeordnet werden.Method according to one of claims 1 to 13, characterized in that the basic body ( 31 ) a plurality of local membranes ( 32a . 32b ), on which layers of the second semiconductor material ( 38a . 38b ) to be ordered. Halbleitersubstrat zum Herstellen eines Halbleiterbauelements, mit einem Grundkörper (31) aus einem ersten Halbleitermaterial, das eine erste Gittercharakteristik aufweist, und mit einer Membran (32) aus dem ersten Halbleitermaterial, die einstückig mit dem Grundkörper (31) verbunden und relativ zu dem Grundkörper (31) beweglich gelagert ist, wobei die Membran (32) eine erste Oberfläche (30) bildet, und mit einer Schicht (38) aus einem zweiten Halbleitermaterial, die auf der ersten Oberfläche (30) angeordnet ist, wobei das zweite Halbleitermaterial eine zweite Gittercharakteristik aufweist, die von der ersten Gittercharakteristik verschieden ist, dadurch gekennzeichnet, dass die Membran (32) einen zentralen Membranbereich (34) aufweist, der von unten durch den Grundkörper (31) abgestützt ist.Semiconductor substrate for producing a semiconductor component, having a base body ( 31 ) of a first semiconductor material having a first lattice characteristic and having a membrane ( 32 ) of the first semiconductor material, which is integral with the main body ( 31 ) and relative to the body ( 31 ) is movably mounted, wherein the membrane ( 32 ) a first surface ( 30 ) and with a layer ( 38 ) of a second semiconductor material disposed on the first surface ( 30 ), wherein the second semiconductor material has a second lattice characteristic that is different from the first lattice characteristic, characterized in that the membrane ( 32 ) a central membrane area ( 34 ), which from below through the main body ( 31 ) is supported.
DE102007034701.6A 2007-07-16 2007-07-16 Semiconductor substrate and method of manufacturing a semiconductor device Expired - Fee Related DE102007034701B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007034701.6A DE102007034701B4 (en) 2007-07-16 2007-07-16 Semiconductor substrate and method of manufacturing a semiconductor device
PCT/EP2008/005752 WO2009010265A2 (en) 2007-07-16 2008-07-15 Semiconductor substrate and method for producing a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007034701.6A DE102007034701B4 (en) 2007-07-16 2007-07-16 Semiconductor substrate and method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
DE102007034701A1 DE102007034701A1 (en) 2009-01-22
DE102007034701B4 true DE102007034701B4 (en) 2017-09-14

Family

ID=39967203

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007034701.6A Expired - Fee Related DE102007034701B4 (en) 2007-07-16 2007-07-16 Semiconductor substrate and method of manufacturing a semiconductor device

Country Status (2)

Country Link
DE (1) DE102007034701B4 (en)
WO (1) WO2009010265A2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141894A (en) * 1989-08-01 1992-08-25 Thomson-Csf Method for the manufacture, by epitaxy, of monocrystalline layers of materials with different lattice parameters
US5294808A (en) * 1992-10-23 1994-03-15 Cornell Research Foundation, Inc. Pseudomorphic and dislocation free heteroepitaxial structures
US5759898A (en) * 1993-10-29 1998-06-02 International Business Machines Corporation Production of substrate for tensilely strained semiconductor
WO1999039377A1 (en) * 1998-01-30 1999-08-05 Commissariat A L'energie Atomique Compliant substrate in particular for deposit by hetero-epitaxy
US20030021971A1 (en) * 2001-07-26 2003-01-30 Dawai Zheng Use of membrane properties to reduce residual stress in an interlayer region
US20030122130A1 (en) * 2001-12-27 2003-07-03 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate having a mechanical decoupling layer
DE102006013419A1 (en) * 2006-03-14 2007-09-27 Institut Für Mikroelektronik Stuttgart Integrated electronic circuit manufacturing method, involves subjecting porous silicon in wafer to thermal treatment, and closing pores at process of treatment, where material needed for closing is derived from low lying layer of silicon

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141894A (en) * 1989-08-01 1992-08-25 Thomson-Csf Method for the manufacture, by epitaxy, of monocrystalline layers of materials with different lattice parameters
US5294808A (en) * 1992-10-23 1994-03-15 Cornell Research Foundation, Inc. Pseudomorphic and dislocation free heteroepitaxial structures
US5759898A (en) * 1993-10-29 1998-06-02 International Business Machines Corporation Production of substrate for tensilely strained semiconductor
WO1999039377A1 (en) * 1998-01-30 1999-08-05 Commissariat A L'energie Atomique Compliant substrate in particular for deposit by hetero-epitaxy
US20030021971A1 (en) * 2001-07-26 2003-01-30 Dawai Zheng Use of membrane properties to reduce residual stress in an interlayer region
US20030122130A1 (en) * 2001-12-27 2003-07-03 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate having a mechanical decoupling layer
DE102006013419A1 (en) * 2006-03-14 2007-09-27 Institut Für Mikroelektronik Stuttgart Integrated electronic circuit manufacturing method, involves subjecting porous silicon in wafer to thermal treatment, and closing pores at process of treatment, where material needed for closing is derived from low lying layer of silicon

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jones, A. M.et al.: Long-wavelength InGaAs quantum wells grown without strain-induced warping on InGaAs compliant membranes above a GaAs substrate. In: Applied Physics Letters, Vol. 74, 1999, S. 1000-1002. *
Romanov, S. I. et al.: GeSi films with reduced dislocation density grown by molecular-beam epitaxy on compliant substrates based on porous silicon. In: Applied Physics Letters, Vol. 75, 1999, S. 4118-4120. *

Also Published As

Publication number Publication date
DE102007034701A1 (en) 2009-01-22
WO2009010265A2 (en) 2009-01-22
WO2009010265A3 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
EP1604390B1 (en) Method for the production of stress-relaxed layer structure on a non-lattice adapted substrate and utilization of said layer system in electronic and/or optoelectronic components
DE10137369B4 (en) A semiconductor substrate, a field effect transistor, a method of forming a SiGe layer, and a method of forming a strained Si layer using the same, and methods of fabricating a field effect transistor
DE69333619T2 (en) Production process for semiconductor substrates
EP1810947B1 (en) Semiconductor device and its process of fabrication
DE102017218635B4 (en) Method for closing an access opening to a cavity and a MEMS component with a closing element
DE102006007293B4 (en) Method for producing a quasi-substrate wafer and a semiconductor body produced using such a quasi-substrate wafer
DE69826053T2 (en) Semiconductor substrate and method for its production
DE102004024556A1 (en) Film bulk acoustic wave resonator apparatus and related manufacturing method
DE102011053819A1 (en) Semiconductor devices and methods for their manufacture
DE69727303T2 (en) METHOD FOR PRODUCING SEMICONDUCTOR PADS OF LARGE DIMENSIONS
WO2011051499A1 (en) Method for producing silicon semiconductor wafers comprising a layer for integrating iii-v semiconductor components
DE102013110126A1 (en) A method of manufacturing a semiconductor substrate and methods of manufacturing semiconductor devices integrated into a semiconductor substrate
EP1423330A2 (en) Method for producing a semiconductor component and associated semiconductor component, especially a membrane sensor
EP1997137B1 (en) Method for producing an integrated circuit
DE4118593A1 (en) METHOD FOR PRODUCING INTEGRATED SEMICONDUCTOR DEVICES FROM SILICON AND OTHER SUBSTANCES
EP1616346A2 (en) Method for producing a strained layer on a substrate and corresponding layer structure
DE102008022502A1 (en) Method for producing a semiconductor element in a substrate
EP1681711A1 (en) Semiconductor wafer with a silicon-germanium layer and process for its manufacture
DE102015204411B4 (en) Transistor and method of making a transistor
DE102017120535A1 (en) Semiconductor device and semiconductor substrate containing a porous layer, and manufacturing method
DE112006000558B4 (en) Semiconductor device, semiconductor manufacturing method, and method of forming a narrow trench
DE102007034701B4 (en) Semiconductor substrate and method of manufacturing a semiconductor device
DE60120897T2 (en) Production of a CMOS capacitor
DE102012108473B4 (en) Method for producing a semiconductor device
DE102016200494A1 (en) Method for producing a multilayer MEMS device and corresponding multilayer MEMS device

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20140403

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee