WO2009010265A2 - Semiconductor substrate and method for producing a semiconductor component - Google Patents

Semiconductor substrate and method for producing a semiconductor component Download PDF

Info

Publication number
WO2009010265A2
WO2009010265A2 PCT/EP2008/005752 EP2008005752W WO2009010265A2 WO 2009010265 A2 WO2009010265 A2 WO 2009010265A2 EP 2008005752 W EP2008005752 W EP 2008005752W WO 2009010265 A2 WO2009010265 A2 WO 2009010265A2
Authority
WO
WIPO (PCT)
Prior art keywords
membrane
layer
semiconductor material
semiconductor
base body
Prior art date
Application number
PCT/EP2008/005752
Other languages
German (de)
French (fr)
Other versions
WO2009010265A3 (en
Inventor
Joachim Burghartz
Original Assignee
Institut Für Mikroelektronik Stuttgart
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut Für Mikroelektronik Stuttgart filed Critical Institut Für Mikroelektronik Stuttgart
Publication of WO2009010265A2 publication Critical patent/WO2009010265A2/en
Publication of WO2009010265A3 publication Critical patent/WO2009010265A3/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Definitions

  • the present invention relates to a method for producing a semiconductor device, comprising the steps:
  • the semiconductor substrate has a base body and a diaphragm that is movably supported relative to the base body and forms the first surface.
  • the invention further relates to a semiconductor substrate for producing a semiconductor component, comprising a base body of a first semiconductor material having a first lattice characteristic, and having a membrane which is integrally connected to the base body and movably mounted relative to the base body, wherein the membrane is a first Surface forms, and with a layer of a second semiconductor material disposed on the first surface, wherein the second semiconductor material has a second lattice characteristic, which is different from the first lattice characteristic.
  • a semiconductor substrate is known from the publication "Dynamic model for pseudomorphic structures grown on compliant substrates: An approach to extend the metallic thickness" by D. Teng and YH Lo, Applied Physics Letters, Vol. 62, No. 1, 1993 ,
  • semiconductor materials For the manufacture of semiconductor devices, various semiconductor materials have been available for many years. Most widely used is silicon, which is a relatively inexpensive semiconductor material and is well suited for applications with high integration densities. In addition, however, there are many applications that can be better realized with other semiconductor materials, in particular with semiconductor materials of the so-called III-V group. These include, for example, gallium arsenide or indium phosphide.
  • III-V group semiconductor materials of the so-called III-V group.
  • III-V group include, for example, gallium arsenide or indium phosphide.
  • the different semiconductor materials differ i.a. in their crystal structure leading to different lattice characteristics.
  • An important lattice characteristic is the so-called lattice constant, which is representative of the spatial dimensions of a crystal lattice.
  • Different semiconductor materials usually also have different lattice characteristics, with the result that material tensions and / or defects in the crystal structure can occur in a body made of two different semiconductor materials. The latter occurs in particular in the region of the boundary layer of the various semiconductor materials. Such crystal defects are disadvantageous because they can affect the formation of circuit structures, which can ultimately lead to defective semiconductor devices and a corresponding scrap in the manufacture of semiconductor devices.
  • Teng and Lo proposes a so-called compliant substrate.
  • a substrate made of a first semiconductor material is designated, which is designed so that it can at least partially adapt to the lattice characteristic of a second semiconductor material, so that defects are avoided or at least in the compliant substrates be concentrated.
  • Teng and Lo propose a very thin membrane of the first semiconductor material that is "suspended in free-floating" at four corners above a solid support substrate so that the membrane can move relative to a solid support substrate.
  • the crystal lattice of the first semiconductor material can deform and adapt to the crystal lattice of an epitaxially grown second semiconductor material. Any material stresses are concentrated on the first semiconductor material.
  • the second, grown semiconductor material remains largely free of defects when the first substrate is significantly thinner than the second substrate, which in principle allows the production of semiconductor devices with a high yield.
  • the method should enable a low error rate and a high yield and be as cost-effective as possible.
  • these objects are achieved by a method and a semiconductor substrate of the type mentioned above, in which the membrane has a central membrane region which is supported from below by the main body.
  • the membrane is supported by the underlying body of the original, massive and therefore mechanically loadable substrate.
  • the support takes place in that the membrane at least partially rests loosely on the underlying body or on pillars. It is conceivable that special storage locations are provided at the top of the base body, on which the membrane is placed in order to support the membrane defined down.
  • the membrane may also be advantageous in embodiments of the invention allow a partial separation of the membrane, as long as the membrane is still fixed in at least one place.
  • the membrane receives a new, complementary and inherently stable support, which gives it a mechanical stability, as required for the subsequent production of the circuit structures.
  • the thin membrane is opposite still movable above the body, at least laterally. It can thus expand or contract parallel to the first surface on which the second semiconductor material is arranged. As a result, the lattice constant of the first semiconductor material in the membrane may approach the lattice constant of the second semiconductor material on the membrane.
  • the membrane has a much higher mechanical stability due to the stable support on a solid support body than in the proposal of Teng and Lo.
  • the use of intermediate layers to adapt the different grating characteristics can be dispensed with. If you still want to use intermediate layers, the number and mechanical requirements of such intermediate layers may be lower than in previous attempts. This allows an overall simpler and cheaper production.
  • Due to the lateral mobility of the membrane relative to the base body it is still possible to arrange a second semiconductor material on the membrane without accumulating defect sites in the second semiconductor material. In other words, a substantially defect-free second semiconductor material can be arranged on the thin membrane of the first semiconductor material.
  • the largely defect-free second semiconductor material enables the formation of circuit structures with a low error rate and a high yield.
  • the new method has the advantage that the generation of the at least one circuit structure is possible with the aid of proven process sequences, so that the new semiconductor substrate can be integrated in existing manufacturing processes in a cost-effective manner.
  • the new process has all the advantages that result from the integration of different semiconductor materials in a semiconductor substrate.
  • the new method opens up the possibility of realizing semiconductor components both in silicon and in semiconductor materials of the III-V group on a common substrate.
  • the central membrane area is lowered onto the base body until it rests on the base body.
  • the central membrane area is then predominantly and directly on the solid body.
  • This embodiment has the advantage that the thin membrane made of the first semiconductor material is supported permanently and preferably over a large area on the stable base body.
  • the thin membrane thus receives a very high mechanical stability.
  • the semiconductor substrate of this embodiment is very robust and can be particularly easily integrated into existing manufacturing processes.
  • the semiconductor substrate has an at least substantially closed cavity below the membrane and the membrane is lowered by means of a negative pressure in the cavity on the base body.
  • This embodiment allows a very simple and cost-effective production of the new semiconductor substrate, as described below with reference to a preferred embodiment.
  • the membrane can be lowered by means of this design in a slow and continuous process on the body, which reduces the risk of damage or destruction of the membrane during lowering.
  • the cavity is produced by first providing a solid substrate of the first semiconductor material, then producing a first coarsely porous and an overlying second fine-pored layer in the solid substrate, and then the coarse-pored layer by supplying heat to the largely closed Cavity is reformed, wherein the fine-pored second layer is at least partially closed by material from the coarsely porous first layer.
  • This embodiment uses for the production of the cavity and the membrane a method in which preferably porous silicon, but in principle also another porous semiconductor material is used.
  • the preparation and use of porous silicon is known, for example from a publication by T. Yonehara and K. Sakaguchi entitled "ELTRAN® Novel SOI wafer technology", JSAP International No. 4, July 2001.
  • porous silicon for producing cavities within a semiconductor material is also described in an older German patent application DE 10 2006 013 419.2 of the present applicant.
  • largely closed cavities within a semiconductor material can be produced relatively simply, inexpensively and with a high yield by means of differently coarse or fine-pored layers.
  • the hidden cavities are very well suited to allow a thin membrane to be lowered on the surface of a semiconductor substrate. Characteristic of the cavities thus formed is that they are "hidden" within the starting substrate without requiring special external access into the cavity during the manufacturing process, thus distinguishing this embodiment from alternative methods in which a cavity is e.g.
  • the preferred embodiment makes it possible to realize the geometrical dimensions of the cavity relatively precisely, which contributes to a high process reliability and yield.
  • a third layer of the first semiconductor material is applied to the fine-pored layer.
  • This embodiment is advantageous because an additional third layer of the first semiconductor material over the fine-pored layer facilitates the realization of a precisely defined crystal structure on the surface. This embodiment therefore simplifies a controlled process flow and contributes to a very high yield.
  • at least the production of the coarsely porous first layer takes place in a hydrogen atmosphere, so that first hydrogen is trapped in the cavity, and the negative pressure is achieved by the escape of hydrogen from the cavity.
  • This embodiment is advantageous because it can be integrated into the process flow in a very simple and cost-effective manner.
  • hydrogen can escape from the hidden cavity due to diffusion phenomena very evenly and steadily, which is advantageous for a non-destructive lowering of the membrane.
  • the cavity is created with a depth of less than 250 nm perpendicular to the first surface.
  • the membrane thickness is less than about 250 nm. It is even more preferable if the height of the cavity and / or the thickness of the membrane are smaller than about 150 nm.
  • a thinnest possible membrane is advantageous because it facilitates matching the different lattice characteristics of the different semiconductor materials.
  • a cavity with the specified depth is advantageous because the membrane then only has to lower relatively little in order to obtain a mechanical support through the body. Therefore, this embodiment leads to a membrane with a low internal tensile stress. The risk of damage to the membrane is limited.
  • this embodiment has the advantage that the surface of the substrate has only small "bumps", so that the new semiconductor substrate of this embodiment can be further processed without special precautions in conventional process steps.
  • the cavity has a lower and an upper inner wall and a peripheral edge, wherein the lower and the upper inner wall in the region of the edge have a greater roughness than in the central membrane region.
  • This embodiment is advantageous because the roughness in the edge region of the cavity contributes to preventing excessive elongation of the membrane in the edge region. In this way, the tensile stress that can occur when lowering the membrane, especially in the edge region, limit, to prevent damage or destruction of the membrane.
  • This embodiment is particularly advantageous if, in contrast to the preceding embodiment, a cavity with a depth of more than 150 nm perpendicular to the first surface is used to achieve, for example, within the membrane a defined bias by lowering.
  • the membrane has a transition region, which is connected to the base body, wherein the transition region has a thickness perpendicular to the first surface, which decreases towards the central membrane region.
  • the membrane in the central membrane region is thinner than in the transition region, which is connected to the main body.
  • This embodiment is also advantageous in order to achieve as uniform a tensile stress as possible within the membrane and in particular to prevent too high a tensile stress in the transition region of the membrane. Accordingly, this design also helps to prevent damage to the membrane when lowering.
  • a-preferably defined-lateral membrane voltage is generated in the membrane, the lateral membrane voltage approximating the lattice characteristic of the central membrane region to the lattice characteristic of the second semiconductor material.
  • This embodiment can be advantageously combined with one or more of the aforementioned embodiments, by using a deep cavity, so that the membrane is lowered relatively far down into the cavity. Due to the bias of the membrane due to the material expansion during lowering can the lattice characteristic of the first semiconductor material can already be changed independently of the second semiconductor material in order to obtain an even simpler and / or more efficient adaptation of the lattice characteristics.
  • this embodiment further reduces the number of intermediate layers between the membrane and the second semiconductor material.
  • a lateral membrane voltage can advantageously also be achieved by a suitable doping of the first semiconductor material in the region of the membrane.
  • the layer of the second semiconductor material is epitaxially grown on the membrane.
  • This refinement contributes to realizing the layer of the second semiconductor material with a high crystal quality and a low defect rate which is intended for the circuit structure.
  • the design therefore advantageously contributes to producing semiconductor devices with a high yield according to the new method.
  • At least one intermediate layer having a third lattice characteristic is arranged between the membrane and the layer of the second semiconductor material.
  • This embodiment uses a "matching layer" between the membrane and the second semiconductor material to obtain even better and / or more flexible matching of the different lattice characteristics.
  • the base body has a plurality of local membranes, on which layers of the second semiconductor material are arranged.
  • local layers of the second semiconductor material are disposed on the local membranes, ie the layer of the second semiconductor material does not cover the body completely, but only in the area of the local membranes.
  • the complex semiconductor device includes a plurality of simple semiconductor devices that together form a complex semiconductor circuit.
  • the present embodiment makes advantageous use of the new possibilities of realizing the individual semiconductor components in different semiconductor materials in order to obtain in this way a complex semiconductor component whose performance parameters and / or integration density are improved over conventional complex semiconductor components.
  • FIG. 2 shows two alternative embodiments of a base body with a lowered membrane of a first semiconductor material
  • FIG. 3 shows two alternative embodiments of the novel semiconductor substrate corresponding to the basic bodies of FIG. 2
  • FIG. 4 shows a schematic section of a complex semiconductor component which has been produced by the novel method
  • Fig. 5 is a partial side view of the new semiconductor substrate in a further embodiment.
  • FIG. 1 shows the process steps for producing a semiconductor component according to the new method in a simplified form.
  • a semiconductor substrate 10 made of a first semiconductor material is first provided.
  • the first semiconductor material is monocrystalline, weakly p-doped silicon.
  • the substrate 10 is fabricated in the form of a semiconductor wafer on which a plurality of semiconductor devices are fabricated simultaneously in the manner described below.
  • the substrate wafer is provided with a photomask 12 and exposed.
  • the photomask 12 only partially covers the surface of the substrate wafer 10 and the open areas are processed in a known manner.
  • the substrate 10 is heavily p-doped through the mask 12 to obtain a high-p-doped region 14.
  • the underlying substrate material still has only the original lower p-type doping.
  • porous layers 16, 18 are produced in the highly doped semiconductor material 14.
  • the substrate wafer 10 is given in a preferred embodiment as an anode in a solution of hydrofluoric acid and ethanol, so that a current can flow through the solution to the substrate wafer 10.
  • open pores form in the region of the highly doped semiconductor material 14, wherein the pore size can be varied by varying the current density.
  • a microporous layer 16 is formed on the surface of the substrate 10 and a coarse-pored layer 18 thereunder.
  • the photomask 12 is then removed and the wafer with the porous layers 16, 18 is subjected to a heat treatment.
  • the heat treatment is symbolically indicated at reference numeral 20.
  • the heat treatment 20 takes place in a reactor in which the substrate wafer is exposed to a hydrogen atmosphere 22.
  • the result of the heat treatment 20 is that the open pores in the upper fine-pored layer 16 at least partially close again and the upper layer 16 is again converted into a substantially uniform layer 24 of the first semiconductor material.
  • the material for the deformation of the fine-pored layer 16 into the largely uniform layer 24 is due to the heat treatment 20 from the underlying, coarse-pored layer 18.
  • another layer 28 of the first semiconductor material is epitaxially grown on the layer 24.
  • the layer 24 is covered with a single-crystal layer of high quality.
  • the layers 24, 28 connect largely stress-free, because both layers of the same (first) semiconductor material exist.
  • a high material quality is produced on the first surface 30 of the substrate 10.
  • the epitaxially grown layer 28 can be dispensed with if the quality of the originally fine-pored layer 24 which has been reformed by the sintering process in FIG. 1e is sufficiently good.
  • the substrate 10 thus treated is subsequently removed from the reactor with the hydrogen atmosphere 22. Due to diffusion phenomena, the hydrogen escapes from the hidden cavity 26. The result is a pressure difference between the external ambient pressure and the internal pressure in the cavity 26. Due to the pressure difference, the membrane layer 32 arranged above the cavity 26, which in the preferred variant is reduced to one another Connected layers 24, 28, on the base body 31 from.
  • the dimensions of the cavity 26 and the membrane layer 32 are selected so that the membrane 32 has a central membrane region 34 which is almost completely lowered on the base body 31 formed by the original substrate 10, so that only in the transition region 36 of Membrane 32 remaining cavities 26 'remain. In other embodiments, the dimensions of the cavity 26 and the membrane layer 32 are selected so that the membrane layer 32 over the entire surface of the base body of the first semiconductor material lowers (see Fig. 5).
  • a layer 38 of a second semiconductor material is disposed on the surface 30 of the depressed membrane 32.
  • the layer 38 is substantially thicker than the membrane 32.
  • the thickness t 3 of the layer 38 (see FIG. 3) is thicker than 500 nm.
  • the layer 38 of the second semiconductor material epitaxially strikes the surface 30 of the membrane 32 grew up.
  • the second semiconductor material is a semiconductor material of the III-V group, eg, gallium arsenide or indium phosphide.
  • such (second) semiconductor materials have a different lattice characteristic, in particular a different lattice constant than the first semiconductor material.
  • the membrane 32 since the membrane 32 is laterally, ie parallel to the upper surface 30, the membrane 32 acts as a compliant substrate.
  • the lattice characteristic of the membrane 32 can therefore adapt within certain limits to the lattice characteristic of the second semiconductor material 38, so that the second semiconductor material 38 can be grown on the membrane 32 largely without defects.
  • one (or more) intermediate layer 40 can be arranged between the membrane 32 and the semiconductor layer 38 for further adaptation of the lattice characteristics. Suitable intermediate layers are described in particular in the documents mentioned above relating to the prior art.
  • a circuit structure can subsequently be produced in the semiconductor layer 38 by conventional processes.
  • two doping regions 42, 44 are illustrated here, which form a circuit structure within the semiconductor layer 38.
  • a new substrate 10 ' is shown.
  • the substrate 10 ' has a main body 31 of the first semiconductor material, on which a membrane 32 is likewise arranged made of the first semiconductor material.
  • the illustration in Fig. 2a corresponds to the stage of Fig. Ig.
  • the thickness ti of the membrane 32 (viewed perpendicular to the surface 30) here is approximately equal to the depth tz of the cavity 26.
  • the thickness ti of the membrane 32 and the depth t 2 of Cavity 26 is less than about 100 nm.
  • the membrane 32 lowers approximately to the depth of the cavity 26, as shown in Fig. 2a.
  • the membrane layer 32 Due to the small geometric dimensions, the membrane layer 32 is only slightly deformed. Material stresses within the membrane 32 are relatively low.
  • Fig. 2b shows the other hand, an embodiment 10 ", in which the depth t 2 of the cavity 26 is greater than the thickness ti of the membrane 32.
  • the membrane layer 32 learns by lowering the base body 31, a greater material tension, here at It is readily apparent that the material stress 46 is a lateral tensile stress due to which the lattice constant of the first semiconductor material in the membrane layer 32 increases.
  • the material tension 46 in the membrane 32 can also be influenced by additional doping, either to reinforce the tensile stress or to counteract excessive tensile stress.
  • FIG. 3 shows preferred exemplary embodiments in which a layer 38 made of a second semiconductor material is arranged on the substrate from FIG. 2 a or FIG. 2 b.
  • the second semiconductor material 38 can be used to fill in the depression resulting from the lowering of the membrane 32 in order to obtain a semiconductor substrate with an at least substantially flat surface for the subsequent process steps.
  • FIG. 4 shows an exemplary embodiment of a complex semiconductor component 50 which has a plurality of local "islands" 38a, 38b of the second semiconductor material, which are arranged on a common main body 31 made of the first semiconductor material.
  • Each of the "islands" 38a, 38b includes circuit structures 44a, 44b and is disposed on a respective membrane 32a, 32b.
  • the semiconductor device 50 includes further circuit structures 52a, 52b formed within the first semiconductor material.
  • the circuit structures 52a, 52b are thus arranged here between the "islands" 38a, 38b and in the material of the main body 31.
  • the membrane 32 is formed with a transition region 36 which has a greater thickness at the connection 58 to the main body 31 than towards the central membrane region 34. Due to the decreasing material thickness from outside to inside, it is achieved that the material stresses 46 in the transition region do not become too large, so that damage or destruction of the membrane 32 can be avoided.
  • an increased roughness 60 on the underside of the membrane 32 and the top of the support body 31 may be provided in the transition region 36 of the membrane 32 to make it difficult to slide the membrane 32 and to limit a material tension 46 resulting therefrom in the transition region 36.
  • the roughness 60 can be adjusted in preferred embodiments of the new method by suitable selection of the current intensity and other process parameters when producing the porous layers.
  • the cavity 26 may be made in the body 10 in other ways, for example.
  • a selective etching and / or introducing an etchant in the interior of the semiconductor substrate 10 mitange e of suitable channels (not shown here).

Abstract

A semiconductor substrate for producing a semiconductor component comprises a base (31), produced of a first semiconductor material and having a first lattice characteristic, and a membrane (32) that is integral with the base and that is movably received relative to the base (31). The membrane (32) forms a surface on which a layer (38), produced of a second semiconductor material and having a second lattice characteristic, is arranged. The second lattice characteristic is different from the first lattice characteristic. In an embodiment of the invention, the membrane (32) has a central membrane zone (34) which is supported by the base (10) from below. The invention further relates to a method for producing a semiconductor component using a semiconductor of this type.

Description

Halbleitersubstrat und Verfahren zum Herstellen eines Halbleiterbauelements Semiconductor substrate and method of manufacturing a semiconductor device
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements, mit den Schritten:The present invention relates to a method for producing a semiconductor device, comprising the steps:
Bereitstellen eines Halbleitersubstrats aus einem ersten Halbleitermaterial, das eine erste Gittercharakteristik aufweist, wobei das Halbleitersubstrat eine erste Oberfläche aufweist,Providing a semiconductor substrate of a first semiconductor material having a first lattice characteristic, wherein the semiconductor substrate has a first surface,
Anordnen einer Schicht aus einem zweiten Halbleitermaterial auf der ersten Oberfläche, wobei das zweite Halbleitermaterial eine zweite Gittercharakteristik aufweist, die von der ersten Gittercharakteristik verschieden ist, undArranging a layer of a second semiconductor material on the first surface, the second semiconductor material having a second lattice characteristic that is different from the first lattice characteristic, and
Erzeugen von zumindest einer Schaltungsstruktur in der Schicht aus dem zweiten Halbleitermaterial, wobei die Schaltungsstruktur das Halbleiterbauelement definiert,Generating at least one circuit structure in the layer of the second semiconductor material, wherein the circuit structure defines the semiconductor device,
wobei das Halbleitersubstrat einen Grundkörper und eine Membran aufweist, die relativ zu dem Grundkörper beweglich gelagert ist und die erste Oberfläche bildet.wherein the semiconductor substrate has a base body and a diaphragm that is movably supported relative to the base body and forms the first surface.
Die Erfindung betrifft ferner ein Halbleitersubstrat zum Herstellen eines Halbleiterbauelements, mit einem Grundkörper aus einem ersten Halbleitermaterial, das eine erste Gittercharakteristik aufweist, und mit einer Membran, die einstückig mit dem Grundkörper verbunden und relativ zu dem Grundkörper beweglich gelagert ist, wobei die Membran eine erste Oberfläche bildet, und mit einer Schicht aus einem zweiten Halbleitermaterial, die auf der ersten Oberfläche angeordnet ist, wobei das zweite Halbleitermaterial eine zweite Gittercharakteristik aufweist, die von der ersten Gittercharakteristik verschieden ist. Ein solches Halbleitersubstrat ist aus der Publikation "Dynamic model for pseudomor- phic structures grown on compliant Substrates: An approach to extend the cήtical thickness" von D. Teng und Y. H. Lo, Applied Physics Letters, Band 62, Nr. 1, 1993, bekannt.The invention further relates to a semiconductor substrate for producing a semiconductor component, comprising a base body of a first semiconductor material having a first lattice characteristic, and having a membrane which is integrally connected to the base body and movably mounted relative to the base body, wherein the membrane is a first Surface forms, and with a layer of a second semiconductor material disposed on the first surface, wherein the second semiconductor material has a second lattice characteristic, which is different from the first lattice characteristic. Such a semiconductor substrate is known from the publication "Dynamic model for pseudomorphic structures grown on compliant substrates: An approach to extend the metallic thickness" by D. Teng and YH Lo, Applied Physics Letters, Vol. 62, No. 1, 1993 ,
Zur Herstellung von Halbleiterbauelementen stehen seit vielen Jahren verschiedene Halbleitermaterialien zur Verfügung. Am weitesten verbreitet ist Silizium, das ein relativ preisgünstiges Halbleitermaterial ist und sich gut für Anwendungen mit hohen Integrationsdichten eignet. Daneben gibt es jedoch viele Anwendungen, die sich mit anderen Halbleitermaterialien besser realisieren lassen, insbesondere mit Halbleitermaterialien der so genannten III-V-Gruppe. Hierzu gehören bspw. Gallium- arsenid oder Indiumphosphid. Die verschiedenen Halbleitermaterialien unterscheiden sich u.a. in ihrem Kristallaufbau, der zu unterschiedlichen Gittercharakteristika führt. Eine wichtige Gittercharakteristik ist die so genannte Gitterkonstante, die für die räumlichen Abmessungen eines Kristallgitters repräsentativ ist. Verschiedene Halbleitermaterialien besitzen in der Regel auch verschiedene Gittercharakteristika, was zur Folge hat, dass bei einem Körper aus zwei verschiedenen Halbleitermaterialien Materialspannungen und/oder Defekte im Kristallaufbau auftreten können. Letzteres tritt insbesondere im Bereich der Grenzschicht der verschiedenen Halbleitermaterialien auf. Solche Kristalldefekte sind von Nachteil, weil sie die Erzeugung von Schaltungsstrukturen beeinträchtigen können, was letztlich zu fehlerhaften Halbleiterbauelementen und einem entsprechenden Ausschuss bei der Herstellung von Halbleiterbauelementen führen kann.For the manufacture of semiconductor devices, various semiconductor materials have been available for many years. Most widely used is silicon, which is a relatively inexpensive semiconductor material and is well suited for applications with high integration densities. In addition, however, there are many applications that can be better realized with other semiconductor materials, in particular with semiconductor materials of the so-called III-V group. These include, for example, gallium arsenide or indium phosphide. The different semiconductor materials differ i.a. in their crystal structure leading to different lattice characteristics. An important lattice characteristic is the so-called lattice constant, which is representative of the spatial dimensions of a crystal lattice. Different semiconductor materials usually also have different lattice characteristics, with the result that material tensions and / or defects in the crystal structure can occur in a body made of two different semiconductor materials. The latter occurs in particular in the region of the boundary layer of the various semiconductor materials. Such crystal defects are disadvantageous because they can affect the formation of circuit structures, which can ultimately lead to defective semiconductor devices and a corresponding scrap in the manufacture of semiconductor devices.
Andererseits bieten die unterschiedlichen Eigenschaften verschiedener Halbleitermaterialien interessante Anwendungs- und Gestaltungsmöglichkeiten. Es gibt daher schon seit Längerem Bestrebungen, verschiedene Halbleitermaterialien miteinander zu kombinieren, ohne eine erhöhte Defektanfälligkeit bei den nachfolgend hergestellten Halbleiterbauelementen zu erhalten. Die oben erwähnte Publikation von Teng und Lo schlägt ein so genanntes compliant Substrate vor. Damit wird ein Substrat aus einem ersten Halbleitermaterial bezeichnet, das so gestaltet ist, dass es sich der Gittercharakteristik eines zweiten Halbleitermaterials zumindest teilweise anpassen kann, so dass Defektstellen vermieden oder zumindest in dem compliant Substrate konzentriert werden. Zur Realisierungen schlagen Teng und Lo eine sehr dünne Membran aus dem ersten Halbleitermaterial vor, die oberhalb von einem massiven Trägersubstrat an vier Ecken "freischwebend aufgehängt" ist, so dass sich die Membran relativ zu einem massiven Trägersubstrat bewegen kann. Durch die Beweglichkeit und die geringe Dicke der Membran kann sich das Kristallgitter des ersten Halbleitermaterials verformen und an das Kristallgitter eines epitaktisch aufgewachsenen zweiten Halbleitermaterials anpassen. Etwaige Materialspannungen werden auf das erste Halbleitermaterial konzentriert. Das zweite, aufgewachsene Halbleitermaterial bleibt weitgehend frei von Defektstellen, wenn das erste Substrat deutlich dünner ist als das zweite Substrat, was prinzipiell die Herstellung von Halbleiterbauelementen mit einer hohen Ausbeute ermöglicht.On the other hand, the different properties of different semiconductor materials offer interesting application and design options. Therefore, there have long been attempts to combine different semiconductor materials without obtaining an increased susceptibility to defects in the subsequently produced semiconductor components. The above-mentioned publication by Teng and Lo proposes a so-called compliant substrate. Thus, a substrate made of a first semiconductor material is designated, which is designed so that it can at least partially adapt to the lattice characteristic of a second semiconductor material, so that defects are avoided or at least in the compliant substrates be concentrated. For realizations, Teng and Lo propose a very thin membrane of the first semiconductor material that is "suspended in free-floating" at four corners above a solid support substrate so that the membrane can move relative to a solid support substrate. Due to the mobility and the small thickness of the membrane, the crystal lattice of the first semiconductor material can deform and adapt to the crystal lattice of an epitaxially grown second semiconductor material. Any material stresses are concentrated on the first semiconductor material. The second, grown semiconductor material remains largely free of defects when the first substrate is significantly thinner than the second substrate, which in principle allows the production of semiconductor devices with a high yield.
Der Vorschlag von Teng und Lo hat sich in der Praxis allerdings bis heute nicht durchsetzen können, weil die dünne Membran aus dem ersten Halbleitermaterial sehr zerbrechlich ist und sich außerdem während der thermischen Behandlung, die für das Aufwachsen des zweiten Halbleitermaterials und das Herstellen der Schaltungsstrukturen erforderlich ist, verwindet und verbiegt. Hinzu kommen die Schwierigkeiten, die von Teng und Lo vorgeschlagene Membran überhaupt prozesstechnisch herzustellen.However, Teng and Lo's suggestion has not been successful in practice until today, because the thin membrane of the first semiconductor material is very fragile and also required during the thermal treatment necessary for growing the second semiconductor material and fabricating the circuit structures is, twists and bends. Added to this are the difficulties of producing the membrane proposed by Teng and Lo in terms of process technology.
Die Publikation "Compliant Substrate technology: Status and prospects" von A. S. Brown, J. Vac. Sei. Technol. B, Band 16, Nr. 4, Juli/August 1998, gibt einen Überblick über verschiedene Ansätze zur Realisierung eines compliant Substrates. Die Vorschläge beinhalten ein dünnes Substrat aus dem ersten Halbleitermaterial, das über Zwischenschichten mit einem mechanisch stabilen Trägerkörper verbunden ist. Einige Vorschläge beinhalten Versuche, die Zwischenschicht zwischen dem massiven Trägerkörper und dem dünnen compliant Substrate viskos zu machen oder die Viskosität der Zwischenschicht(en) zu beeinflussen. Ein Beispiel für einen solchen Vorschlag findet sich auch in US 5,759,898. Weitere Vorschläge mit Zwischenschichten zwischen einer dünnen Schicht aus einem ersten Halbleitermaterial und einem stabilen Trägerkörper sind in US 5,141,894, US 2003/0122130 Al oder WO 99/39377 offenbart. US 6,498,086 Bl schlägt ein dünnes Substrat aus einem ersten Halbleitermaterial vor, das auf einem Trägerkörper (Trägerwafer) mithilfe von so genannten Bumps oder mithilfe der so genannten Flip-Chip-Technik angeordnet ist. Diese Druckschrift offenbart auch die Idee, ein dickes Trägersubstrat stellenweise wegzuätzen, um das dünne Trägersubstrat nur dort zu erzeugen, wo es für nachfolgende Prozessschritte benötigt wird.The publication "Compliant Substrate Technology: Status and Prospects" by AS Brown, J. Vac. Be. Technol. B, Vol. 16, No. 4, July / August 1998, gives an overview of various approaches to the realization of a compliant substrate. The proposals include a thin substrate of the first semiconductor material, which is connected via intermediate layers with a mechanically stable carrier body. Some proposals include attempts to make the intermediate layer between the solid support body and the thin compliant substrate viscous or to influence the viscosity of the intermediate layer (s). An example of such a proposal can also be found in US 5,759,898. Further proposals with intermediate layers between a thin layer of a first semiconductor material and a stable carrier body are disclosed in US 5,141,894, US 2003/0122130 A1 or WO 99/39377. US Pat. No. 6,498,086 B1 proposes a thin substrate made of a first semiconductor material, which is arranged on a carrier body (carrier wafer) by means of so-called bumps or by means of the so-called flip-chip technique. This document also discloses the idea of etching away a thick carrier substrate in places in order to produce the thin carrier substrate only where it is needed for subsequent process steps.
Wenngleich somit bereits eine Vielzahl von Versuchen unternommen wurden, um die Integration von Halbleitermaterialien mit verschiedenen Gittercharakteristika zu einem Halbleitersubstrat zu ermöglichen, hat sich bisher noch keine Vorgehensweise wirklich bewährt. Es besteht immer noch der Wunsch, ein so genanntes compliant Substrate so mit einem mechanisch stabilen Trägerkörper zu verbinden, dass sich ein mechanisch stabiles Halbleitersubstrat aus verschiedenen Halbleitermaterialien zum Herstellen von Halbleiterbauelementen ergibt.Thus, although many attempts have been made to enable the integration of semiconductor materials having different lattice characteristics into a semiconductor substrate, no approach has yet proven effective. There is still the desire to connect a so-called compliant substrates with a mechanically stable support body, that results in a mechanically stable semiconductor substrate made of different semiconductor materials for the manufacture of semiconductor devices.
Die Publikation "Control of strain Status in SiGe thin film bγ epitaxial growth on Si with buried porous laγer" von N. Usami et al., Applied Physics Letters, Band 90, 2007, schlägt vor, an der Oberseite eines Siliziumsubstrats eine poröse Siliziumschicht mit einer Dicke von 3 μm herzustellen, die gewissermaßen wie ein Schwamm wirkt. An der Oberseite des „Schwamms" wird durch eine Wärmebehandlung eine etwa 20 nm dicke monokristalline Siliziumschicht gebildet. Auf dieser wird eine etwa 100 nm dicke SiGe-Schicht epitaktisch aufgewachsen. Aufgrund der „Schwammschicht" aus dem porösen Silizium soll sich das Substrat an die Gitterkonstante des SiGe-Material anpassen können.The publication "Control of Strain Status in SiGe thin film bγ epitaxial growth on Si with buried porous laγer" by N. Usami et al., Applied Physics Letters, Vol. 90, 2007 proposes having a porous silicon layer on top of a silicon substrate a thickness of 3 microns, which acts somewhat like a sponge. A 20 nm thick monocrystalline silicon layer is formed on the upper side of the "sponge" by heat treatment, where an approximately 100 nm thick SiGe layer is grown epitaxially of the SiGe material.
Vor diesem Hintergrund ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren anzugeben, mit dessen Hilfe Halbleiterbauelemente auf einem Halbleiterkörper mit unterschiedlichen Halbleitermaterialien hergestellt werden können. Das Verfahren soll eine geringe Fehlerrate und eine hohe Ausbeute ermöglichen und möglichst kostengünstig realisierbar sein. Es ist ferner eine Aufgabe der Erfindung, ein Halbleitersubstrat zum Herstellen eines Halbleiterbauelements anzugeben, bei dem verschie- dene Halbleitermaterialien mit unterschiedlichen Gittercharakteristika so miteinander verbunden sind, dass sich Halbleiterbauelemente mit einer geringen Fehlerrate und einer großen Ausbeute herstellen lassen.Against this background, it is an object of the present invention to provide a method by means of which semiconductor components can be produced on a semiconductor body with different semiconductor materials. The method should enable a low error rate and a high yield and be as cost-effective as possible. It is a further object of the invention to specify a semiconductor substrate for producing a semiconductor component, in which different Dene semiconductor materials with different lattice characteristics are interconnected so that can be produced semiconductor devices with a low error rate and a high yield.
Gemäß einem Aspekt der vorliegenden Erfindung werden diese Aufgaben durch ein Verfahren und ein Halbleitersubstrat der eingangs genannten Art gelöst, bei denen die Membran einen zentralen Membranbereich aufweist, der von unten durch den Grundkörper abgestützt wird.According to one aspect of the present invention, these objects are achieved by a method and a semiconductor substrate of the type mentioned above, in which the membrane has a central membrane region which is supported from below by the main body.
Es wird also ein Verfahren und ein Halbleitersubstrat vorgeschlagen, die von der ursprünglichen Idee eines compliant Substrates ausgehen, wie sie von Teng und Lo vorgeschlagen wurde. Im Unterschied zu dem Vorschlag von Teng und Lo wird die Membran jedoch durch den darunter liegenden Grundkörper aus dem ursprünglichen, massiven und daher mechanisch belastbaren Substrat abgestützt. In bevorzugten Fällen erfolgt die Abstützung dadurch, dass die Membran zumindest teilweise auf dem darunter liegenden Grundkörper oder auf Stützpfeiler lose aufliegt. Es ist denkbar, dass an der Oberseite des Grundkörpers spezielle Ablagestellen vorgesehen werden, auf die die Membran aufgelegt wird, um die Membran definiert nach unten abzustützen. Des weiteren ist es möglich, dass die Membran im Ruhezustand dicht über dem Grundkörper „schwebt" und im Ruhezustand (noch) nicht aufliegt. Erst bei einer mechanischen Belastung der Membran von oben wird die Membran dann auf den Grundkörper oder auf Stützstellen gedrückt. Vorzugsweise besitzt der Hohlraum unterhalb der Membran eine Tiefe, die relativ zu der Membran so dimensioniert ist, dass die Materialspannungen in der Membran beim Absenken auf den Grund des Hohlraums unterhalb der Bruch- oder Belastungsgrenzen des Membranmaterials bleiben. Allerdings kann es in Ausgestaltungen der Erfindung auch vorteilhaft sein, einen Teilabriss der Membran zuzulassen, solange die Membran immer noch an zumindest einer Stelle fixiert ist.Thus, there is proposed a method and a semiconductor substrate starting from the original idea of a compliant substrate as proposed by Teng and Lo. In contrast to the proposal by Teng and Lo, however, the membrane is supported by the underlying body of the original, massive and therefore mechanically loadable substrate. In preferred cases, the support takes place in that the membrane at least partially rests loosely on the underlying body or on pillars. It is conceivable that special storage locations are provided at the top of the base body, on which the membrane is placed in order to support the membrane defined down. Furthermore, it is possible for the membrane to "float" close to the base body in the resting state and not (yet) rest in the state of rest Only when the membrane is subjected to mechanical stress from above is the membrane then pressed onto the base body or support points the cavity below the membrane has a depth dimensioned relative to the membrane such that the material stresses in the membrane remain below the fracture or stress limits of the membrane material as it descends to the bottom of the cavity, however, it may also be advantageous in embodiments of the invention allow a partial separation of the membrane, as long as the membrane is still fixed in at least one place.
Insgesamt erhält die Membran eine neue, ergänzende und in sich stabile Abstützung, die ihr eine mechanische Stabilität verleiht, wie sie zur nachfolgenden Herstellung der Schaltungsstrukturen benötigt wird. Andererseits ist die dünne Membran gegen- über dem Grundkörper weiterhin beweglich, zumindest lateral. Sie kann sich also parallel zu der ersten Oberfläche, auf der das zweite Halbleitermaterial angeordnet ist, ausdehnen oder zusammenziehen. Infolgedessen kann sich die Gitterkonstante des ersten Halbleitermaterials in der Membran an die Gitterkonstante des zweiten Halbleitermaterials auf der Membran annähern.Overall, the membrane receives a new, complementary and inherently stable support, which gives it a mechanical stability, as required for the subsequent production of the circuit structures. On the other hand, the thin membrane is opposite still movable above the body, at least laterally. It can thus expand or contract parallel to the first surface on which the second semiconductor material is arranged. As a result, the lattice constant of the first semiconductor material in the membrane may approach the lattice constant of the second semiconductor material on the membrane.
Die Membran besitzt aufgrund der stabilen Abstützung auf einem massiven Trägerkörper eine weit höhere mechanische Stabilität als bei dem Vorschlag von Teng und Lo. Andererseits kann auf die Verwendung von Zwischenschichten zur Anpassung der unterschiedlichen Gittercharakteristika verzichtet werden. Wenn man dennoch Zwischenschichten einsetzen möchte, können die Anzahl und die mechanischen Anforderungen an solche Zwischenschichten geringer sein als bei den bisherigen Versuchen. Dies ermöglicht eine insgesamt einfachere und kostengünstige Herstellung. Durch die laterale Beweglichkeit der Membran relativ zu dem Grundkörper ist es aber weiterhin möglich, ein zweites Halbleitermaterial auf der Membran anzuordnen, ohne dass sich Defektstellen in dem zweiten Halbleitermaterial anhäufen. Mit anderen Worten kann ein weitgehend defektfreies zweites Halbleitermaterial auf der dünnen Membran aus dem ersten Halbleitermaterial angeordnet werden. Das weitgehend defektfreie zweite Halbleitermaterial ermöglicht die Erzeugung von Schaltungsstrukturen mit einer geringen Fehlerrate und einer hohen Ausbeute. Zudem besitzt das neue Verfahren den Vorteil, dass die Erzeugung der zumindest einen Schaltungsstruktur mithilfe von bewährten Prozessabläufen möglich ist, so dass das neuen Halbleitersubstrat auf kostengünstige Weise in bestehende Fertigungsprozesse integriert werden kann. Darüber hinaus besitzt das neue Verfahren sämtliche Vorteile, die sich aus der Integration verschiedener Halbleitermaterialien in einem Halbleitersubstrat ergeben. Insbesondere eröffnet das neue Verfahren die Möglichkeit, Halbleiterbauelemente sowohl in Silizium als auch in Halbleitermaterialien der III-V- Gruppe auf einem gemeinsamen Substrat zu realisieren.The membrane has a much higher mechanical stability due to the stable support on a solid support body than in the proposal of Teng and Lo. On the other hand, the use of intermediate layers to adapt the different grating characteristics can be dispensed with. If you still want to use intermediate layers, the number and mechanical requirements of such intermediate layers may be lower than in previous attempts. This allows an overall simpler and cheaper production. Due to the lateral mobility of the membrane relative to the base body, it is still possible to arrange a second semiconductor material on the membrane without accumulating defect sites in the second semiconductor material. In other words, a substantially defect-free second semiconductor material can be arranged on the thin membrane of the first semiconductor material. The largely defect-free second semiconductor material enables the formation of circuit structures with a low error rate and a high yield. In addition, the new method has the advantage that the generation of the at least one circuit structure is possible with the aid of proven process sequences, so that the new semiconductor substrate can be integrated in existing manufacturing processes in a cost-effective manner. In addition, the new process has all the advantages that result from the integration of different semiconductor materials in a semiconductor substrate. In particular, the new method opens up the possibility of realizing semiconductor components both in silicon and in semiconductor materials of the III-V group on a common substrate.
Die oben genannte Aufgabe ist daher vollständig gelöst. In einer bevorzugten Ausgestaltung der Erfindung wird der zentrale Membranbereich auf den Grundkörper abgesenkt, bis er auf dem Grundkörper aufliegt. Vorzugsweise liegt der zentrale Membranbereich dann überwiegend und direkt auf dem massiven Grundkörper auf.The above object is therefore completely solved. In a preferred embodiment of the invention, the central membrane area is lowered onto the base body until it rests on the base body. Preferably, the central membrane area is then predominantly and directly on the solid body.
Diese Ausgestaltung besitzt den Vorteil, dass die dünne Membran aus dem ersten Halbleitermaterial dauerhaft und vorzugsweise großflächig auf dem stabilen Grundkörper abgestützt ist. Die dünne Membran erhält dadurch eine sehr hohe mechanische Stabilität. Das Halbleitersubstrat dieser Ausgestaltung ist sehr robust und kann besonders einfach in bestehende Fertigungsprozesse integriert werden.This embodiment has the advantage that the thin membrane made of the first semiconductor material is supported permanently and preferably over a large area on the stable base body. The thin membrane thus receives a very high mechanical stability. The semiconductor substrate of this embodiment is very robust and can be particularly easily integrated into existing manufacturing processes.
In einer weiteren Ausgestaltung besitzt das Halbleitersubstrat einen zumindest weitgehend geschlossenen Hohlraum unterhalb der Membran und die Membran wird mithilfe eines Unterdrucks in dem Hohlraum auf den Grundkörper abgesenkt.In a further embodiment, the semiconductor substrate has an at least substantially closed cavity below the membrane and the membrane is lowered by means of a negative pressure in the cavity on the base body.
Diese Ausgestaltung ermöglicht eine sehr einfache und kostengünstige Herstellung des neuen Halbleitersubstrats, wie nachfolgend anhand eines bevorzugten Ausführungsbeispiels beschrieben ist. Darüber hinaus kann die Membran mithilfe dieser Ausgestaltung in einem langsamen und kontinuierlichen Prozess auf den Grundkörper abgesenkt werden, was das Risiko einer Schädigung oder Zerstörung der Membran beim Absenken reduziert.This embodiment allows a very simple and cost-effective production of the new semiconductor substrate, as described below with reference to a preferred embodiment. In addition, the membrane can be lowered by means of this design in a slow and continuous process on the body, which reduces the risk of damage or destruction of the membrane during lowering.
In einer weiteren Ausgestaltung wird der Hohlraum erzeugt, indem zunächst ein massives Substrat aus dem ersten Halbleitermaterial bereitgestellt wird, anschließend eine erste grobporige und eine darüber liegende zweite feinporige Schicht in dem massiven Substrat erzeugt werden, und dann die grobporige Schicht durch Wärmezufuhr zu dem weitgehend abgeschlossenen Hohlraum umgebildet wird, wobei die feinporige zweite Schicht zumindest teilweise durch Material aus der grobporigen ersten Schicht verschlossen wird. Diese Ausgestaltung verwendet zum Herstellen des Hohlraums und der Membran ein Verfahren, bei dem vorzugsweise poröses Silizium, prinzipiell aber auch ein anderes poröses Halbleitermaterial, zum Einsatz kommt. Die Herstellung und Verwendung von porösem Silizium ist bekannt, bspw. aus einer Veröffentlichung von T. Yonehara und K. Sakaguchi unter dem Titel "ELTRAN®; Novel SOI wafer technologγ", JSAP International Nr. 4, Juli 2001. Die Verwendung von porösem Silizium zum Herstellen von Hohlräumen innerhalb eines Halbleitermaterials ist ferner in einer älteren deutschen Patentanmeldung DE 10 2006 013 419.2 der vorliegenden Anmelderin beschrieben. Wie sich gezeigt hat, lassen sich weitgehend abgeschlossene Hohlräume innerhalb eines Halbleitermaterials mithilfe von unterschiedlich grob- bzw. feinporigen Schichten relativ einfach, kostengünstig und mit einer hohen Ausbeute erzeugen. Die verborgenen Hohlräume eignen sich sehr gut, um ein Absenken einer dünnen Membran an der Oberfläche eines Halbleitersubstrats zu ermöglichen. Charakteristisch für die so gebildeten Hohlräume ist, dass sie innerhalb des Ausgangssubstrats „verborgen" sind, ohne dass im Verlauf des Herstellungsprozesses ein spezieller Zugang von außen in den Hohlraum benötigt wird. Damit unterscheidet sich diese Ausgestaltung von alternativen Verfahren, bei denen ein Hohlraum bspw. durch Einleiten eines Ätzmittels in das Halbleitermaterial durch einen entsprechenden Zugangskanal erfolgt. Die bevorzugte Ausgestaltung ermöglicht es, die geometrischen Abmessungen des Hohlraums relativ exakt zu realisieren, was zu einer hohen Prozesssicherheit und Ausbeute beiträgt.In a further embodiment, the cavity is produced by first providing a solid substrate of the first semiconductor material, then producing a first coarsely porous and an overlying second fine-pored layer in the solid substrate, and then the coarse-pored layer by supplying heat to the largely closed Cavity is reformed, wherein the fine-pored second layer is at least partially closed by material from the coarsely porous first layer. This embodiment uses for the production of the cavity and the membrane a method in which preferably porous silicon, but in principle also another porous semiconductor material is used. The preparation and use of porous silicon is known, for example from a publication by T. Yonehara and K. Sakaguchi entitled "ELTRAN® Novel SOI wafer technology", JSAP International No. 4, July 2001. The use of porous silicon for producing cavities within a semiconductor material is also described in an older German patent application DE 10 2006 013 419.2 of the present applicant. As has been shown, largely closed cavities within a semiconductor material can be produced relatively simply, inexpensively and with a high yield by means of differently coarse or fine-pored layers. The hidden cavities are very well suited to allow a thin membrane to be lowered on the surface of a semiconductor substrate. Characteristic of the cavities thus formed is that they are "hidden" within the starting substrate without requiring special external access into the cavity during the manufacturing process, thus distinguishing this embodiment from alternative methods in which a cavity is e.g. The preferred embodiment makes it possible to realize the geometrical dimensions of the cavity relatively precisely, which contributes to a high process reliability and yield.
In einer weiteren Ausgestaltung wird eine dritte Schicht aus dem ersten Halbleitermaterial auf die feinporige Schicht aufgebracht.In a further embodiment, a third layer of the first semiconductor material is applied to the fine-pored layer.
Diese Ausgestaltung ist von Vorteil, weil eine zusätzliche dritte Schicht aus dem ersten Halbleitermaterial über der feinporigen Schicht die Realisierung einer exakt definierten Kristallstruktur an der Oberfläche erleichtert. Diese Ausgestaltung vereinfacht daher einen kontrollierten Prozessablauf und sie trägt zu einer sehr hohen Ausbeute bei. In einer weiteren Ausgestaltung erfolgt zumindest die Erzeugung der grobporigen ersten Schicht in einer Wasserstoffatmosphäre, so dass zunächst Wasserstoff in dem Hohlraum eingeschlossen wird, und der Unterdruck wird durch Entweichen des Wasserstoffs aus dem Hohlraum erreicht.This embodiment is advantageous because an additional third layer of the first semiconductor material over the fine-pored layer facilitates the realization of a precisely defined crystal structure on the surface. This embodiment therefore simplifies a controlled process flow and contributes to a very high yield. In a further embodiment, at least the production of the coarsely porous first layer takes place in a hydrogen atmosphere, so that first hydrogen is trapped in the cavity, and the negative pressure is achieved by the escape of hydrogen from the cavity.
Diese Ausgestaltung ist von Vorteil, weil sie sich auf sehr einfache und kostengünstige Weise in den Prozessablauf integrieren lässt. Darüber hinaus kann Wasserstoff aus dem verborgenen Hohlraum aufgrund von Diffusionserscheinungen sehr gleichmäßig und stetig entweichen, was für ein zerstörungsfreies Absenken der Membran von Vorteil ist.This embodiment is advantageous because it can be integrated into the process flow in a very simple and cost-effective manner. In addition, hydrogen can escape from the hidden cavity due to diffusion phenomena very evenly and steadily, which is advantageous for a non-destructive lowering of the membrane.
In einer weiteren Ausgestaltung wird der Hohlraum mit einer Tiefe von weniger als 250 nm senkrecht zu der ersten Oberfläche erzeugt. Vorzugsweise ist auch die Membrandicke kleiner als etwa 250 nm. Noch weiter bevorzugt ist es, wenn die Höhe des Hohlraums und/oder die Dicke der Membran kleiner als etwa 150 nm sind.In a further embodiment, the cavity is created with a depth of less than 250 nm perpendicular to the first surface. Preferably, the membrane thickness is less than about 250 nm. It is even more preferable if the height of the cavity and / or the thickness of the membrane are smaller than about 150 nm.
Eine möglichst dünne Membran ist von Vorteil, weil sie das Anpassen der unterschiedlichen Gittercharakteristika der verschiedenen Halbleitermaterialien erleichtert. Ein Hohlraum mit der angegebenen Tiefe ist von Vorteil, weil sich die Membran dann nur relativ wenig absenken muss, um eine mechanische Stützung durch den Grundkörper zu erhalten. Daher führt diese Ausgestaltung zu einer Membran mit einer geringen inneren Zugspannung. Das Risiko von Schäden an der Membran ist begrenzt. Darüber hinaus besitzt diese Ausgestaltung den Vorteil, dass die Oberfläche des Substrats nur geringe "Beulen" aufweist, so dass das neue Halbleitersubstrat dieser Ausgestaltung ohne besondere Vorkehrungen in herkömmlichen Prozessschritten weiterverarbeitet werden kann.A thinnest possible membrane is advantageous because it facilitates matching the different lattice characteristics of the different semiconductor materials. A cavity with the specified depth is advantageous because the membrane then only has to lower relatively little in order to obtain a mechanical support through the body. Therefore, this embodiment leads to a membrane with a low internal tensile stress. The risk of damage to the membrane is limited. In addition, this embodiment has the advantage that the surface of the substrate has only small "bumps", so that the new semiconductor substrate of this embodiment can be further processed without special precautions in conventional process steps.
In einer weiteren Ausgestaltung weist der Hohlraum eine untere und eine obere Innenwand sowie einen umlaufenden Rand auf, wobei die untere und die obere Innenwand im Bereich des Randes eine größere Rauhigkeit aufweisen als im zentralen Membranbereich. Diese Ausgestaltung ist von Vorteil, weil die Rauhigkeit im Randbereich des Hohlraums dazu beiträgt, eine übermäßige Dehnung der Membran im Randbereich zu verhindern. Auf diese Weise lässt sich die Zugspannung, die beim Absenken der Membran vor allem im Randbereich auftreten kann, begrenzen, um eine Schädigung oder Zerstörung der Membran zu verhindern. Diese Ausgestaltung ist besonders vorteilhaft, wenn im Gegensatz zur vorhergehenden Ausgestaltung ein Hohlraum mit einer Tiefe von mehr als 150 nm senkrecht zu der ersten Oberfläche verwendet wird, um beispielsweise innerhalb der Membran eine definierte Vorspannung durch das Absenken zu erreichen.In a further embodiment, the cavity has a lower and an upper inner wall and a peripheral edge, wherein the lower and the upper inner wall in the region of the edge have a greater roughness than in the central membrane region. This embodiment is advantageous because the roughness in the edge region of the cavity contributes to preventing excessive elongation of the membrane in the edge region. In this way, the tensile stress that can occur when lowering the membrane, especially in the edge region, limit, to prevent damage or destruction of the membrane. This embodiment is particularly advantageous if, in contrast to the preceding embodiment, a cavity with a depth of more than 150 nm perpendicular to the first surface is used to achieve, for example, within the membrane a defined bias by lowering.
In einer weiteren Ausgestaltung weist die Membran einen Übergangsbereich auf, der mit dem Grundkörper verbunden ist, wobei der Übergangsbereich eine Dicke senkrecht zu der ersten Oberfläche besitzt, die zum zentralen Membranbereich hin abnimmt.In a further embodiment, the membrane has a transition region, which is connected to the base body, wherein the transition region has a thickness perpendicular to the first surface, which decreases towards the central membrane region.
In dieser Ausgestaltung ist die Membran im zentralen Membranbereich dünner als in dem Übergangsbereich, der mit dem Grundkörper verbunden ist. Auch diese Ausgestaltung ist vorteilhaft, um eine möglichst gleichmäßige Zugspannung innerhalb der Membran zu erreichen und insbesondere um eine zu hohe Zugspannung im Übergangsbereich der Membran zu verhindern. Dementsprechend trägt diese Ausgestaltung ebenfalls dazu bei, Schäden an der Membran beim Absenken zu vermeiden.In this embodiment, the membrane in the central membrane region is thinner than in the transition region, which is connected to the main body. This embodiment is also advantageous in order to achieve as uniform a tensile stress as possible within the membrane and in particular to prevent too high a tensile stress in the transition region of the membrane. Accordingly, this design also helps to prevent damage to the membrane when lowering.
In einer weiteren Ausgestaltung wird eine - vorzugsweise definierte - laterale Membranspannung in der Membran erzeugt, wobei die laterale Membranspannung die Gittercharakteristik des zentralen Membranbereichs an die Gittercharakteristik des zweiten Halbleitermaterials annähert.In a further embodiment, a-preferably defined-lateral membrane voltage is generated in the membrane, the lateral membrane voltage approximating the lattice characteristic of the central membrane region to the lattice characteristic of the second semiconductor material.
Diese Ausgestaltung lässt sich vorteilhaft mit einer oder mehreren der zuvor genannten Ausgestaltungen kombinieren, indem ein tiefer Hohlraum verwendet wird, so dass die Membran relativ weit nach unten in den Hohlraum abgesenkt wird. Durch die Vorspannung der Membran aufgrund der Materialdehnung beim Absenken kann die Gittercharakteristik des ersten Halbleitermaterials bereits unabhängig von dem zweiten Halbleitermaterial verändert werden, um eine noch einfachere und/oder noch wirkungsvollere Anpassung der Gittercharakteristiken zu erhalten. Vorteilhafterweise lässt sich mit dieser Ausgestaltung die Anzahl von Zwischenschichten zwischen der Membran und dem zweiten Halbleitermaterial (noch) weiter reduzieren. Alternativ und/oder ergänzend zu der Verwendung eines tiefen Hohlraums kann eine laterale Membranspannung vorteilhaft auch durch eine geeignete Dotierung des ersten Halbleitermaterials im Bereich der Membran erreicht werden.This embodiment can be advantageously combined with one or more of the aforementioned embodiments, by using a deep cavity, so that the membrane is lowered relatively far down into the cavity. Due to the bias of the membrane due to the material expansion during lowering can the lattice characteristic of the first semiconductor material can already be changed independently of the second semiconductor material in order to obtain an even simpler and / or more efficient adaptation of the lattice characteristics. Advantageously, this embodiment further reduces the number of intermediate layers between the membrane and the second semiconductor material. Alternatively and / or in addition to the use of a deep cavity, a lateral membrane voltage can advantageously also be achieved by a suitable doping of the first semiconductor material in the region of the membrane.
In einer weiteren Ausgestaltung wird die Schicht aus dem zweiten Halbleitermaterial epitaktisch auf die Membran aufgewachsen.In a further embodiment, the layer of the second semiconductor material is epitaxially grown on the membrane.
Diese Ausgestaltung trägt dazu bei, die für die Schaltungsstruktur vorgesehene Schicht aus dem zweiten Halbleitermaterial mit einer hohen Kristallgüte und einer geringen Defektrate zu realisieren. Die Ausgestaltung trägt daher vorteilhaft dazu bei, Halbleiterbauelemente mit einer hohen Ausbeute nach dem neuen Verfahren herzustellen.This refinement contributes to realizing the layer of the second semiconductor material with a high crystal quality and a low defect rate which is intended for the circuit structure. The design therefore advantageously contributes to producing semiconductor devices with a high yield according to the new method.
In einer weiteren Ausgestaltung wird zumindest eine Zwischenschicht mit einer dritten Gittercharakteristik zwischen der Membran und der Schicht aus dem zweiten Halbleitermaterial angeordnet.In a further embodiment, at least one intermediate layer having a third lattice characteristic is arranged between the membrane and the layer of the second semiconductor material.
Diese Ausgestaltung verwendet eine "Anpassungsschicht" zwischen der Membran und dem zweiten Halbleitermaterial, um eine noch bessere und/oder eine noch flexiblere Anpassung der verschiedenen Gittercharakteristiken zu erhalten.This embodiment uses a "matching layer" between the membrane and the second semiconductor material to obtain even better and / or more flexible matching of the different lattice characteristics.
In einer weiteren Ausgestaltung weist der Grundkörper eine Vielzahl von lokalen Membranen auf, auf denen Schichten aus dem zweiten Halbleitermaterial angeordnet sind. Vorzugsweise sind lokale Schichten aus dem zweiten Halbleitermaterial auf den lokalen Membranen angeordnet, d.h. die Schicht aus dem zweiten Halbleitermaterial überdeckt den Grundkörper nicht vollflächig, sondern nur im Bereich der lokalen Membranen.In a further embodiment, the base body has a plurality of local membranes, on which layers of the second semiconductor material are arranged. Preferably, local layers of the second semiconductor material are disposed on the local membranes, ie the layer of the second semiconductor material does not cover the body completely, but only in the area of the local membranes.
Diese Ausgestaltung ist besonders vorteilhaft, um ein komplexes Halbleiterbauelement, insbesondere in Form eines integrierten Schaltkreises zu realisieren. Das komplexe Halbleiterbauelement beinhaltet eine Vielzahl von einfachen Halbleiterbauelementen, die zusammen eine komplexe Halbleiterschaltung bilden. Die vorliegende Ausgestaltung macht vorteilhaften Gebrauch von den neuen Möglichkeiten, die einzelnen Halbleiterbauelemente in unterschiedlichen Halbleitermaterialien zu realisieren, um auf diese Weise ein komplexes Halbleiterbauelement zu erhalten, dessen Leistungsparameter und/oder Integrationsdichte gegenüber herkömmlichen komplexen Halbleiterbauelementen verbessert sind.This refinement is particularly advantageous in order to realize a complex semiconductor component, in particular in the form of an integrated circuit. The complex semiconductor device includes a plurality of simple semiconductor devices that together form a complex semiconductor circuit. The present embodiment makes advantageous use of the new possibilities of realizing the individual semiconductor components in different semiconductor materials in order to obtain in this way a complex semiconductor component whose performance parameters and / or integration density are improved over conventional complex semiconductor components.
Es versteht sich, dass die vorstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.It is understood that the features mentioned above and those yet to be explained below can be used not only in the particular combination given, but also in other combinations or in isolation, without departing from the scope of the present invention.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigen:Embodiments of the invention are illustrated in the drawings and are explained in more detail in the following description. Show it:
Fig. 1 eine schematische Darstellung der Prozessschritte beim Herstellen eines1 is a schematic representation of the process steps in producing a
Halbleiterbauelements nach dem neuen Verfahren,Semiconductor device according to the new method,
Fig. 2 zwei alternative Ausführungsbeispiele für einen Grundkörper mit einer abgesenkten Membran aus einem ersten Halbleitermaterial,2 shows two alternative embodiments of a base body with a lowered membrane of a first semiconductor material,
Fig. 3 zwei alternative Ausführungsbeispiele für das neue Halbleitersubstrat entsprechend den Grundkörpern aus Fig. 2, Fig. 4 einen schematischen Ausschnitt aus einem komplexen Halbleiterbauelement, das nach dem neuen Verfahren hergestellt wurde, und3 shows two alternative embodiments of the novel semiconductor substrate corresponding to the basic bodies of FIG. 2, FIG. 4 shows a schematic section of a complex semiconductor component which has been produced by the novel method, and
Fig. 5 eine seitliche Teilansicht des neuen Halbleitersubstrats in einem weiteren Ausführungsbeispiel.Fig. 5 is a partial side view of the new semiconductor substrate in a further embodiment.
In Fig. 1 sind die Prozessschritte zum Herstellen eines Halbleiterbauelements nach dem neuen Verfahren in einer vereinfachten Form dargestellt. Gemäß Fig. Ia wird zunächst ein Halbleitersubstrat 10 aus einem ersten Halbleitermaterial bereitgestellt. In einem bevorzugten Ausführungsbeispiel ist das erste Halbleitermaterial einkristallines, schwach p-dotiertes Silizium. Vorzugsweise wird das Substrat 10 in Form eines Halbleiterwafers hergestellt, auf dem eine Vielzahl von Halbleiterbauelementen in der nachfolgend beschriebenen Weise zeitgleich hergestellt werden.FIG. 1 shows the process steps for producing a semiconductor component according to the new method in a simplified form. According to FIG. 1 a, a semiconductor substrate 10 made of a first semiconductor material is first provided. In a preferred embodiment, the first semiconductor material is monocrystalline, weakly p-doped silicon. Preferably, the substrate 10 is fabricated in the form of a semiconductor wafer on which a plurality of semiconductor devices are fabricated simultaneously in the manner described below.
Gemäß Ib wird der Substratwafer mit einer Fotomaske 12 versehen und belichtet. Die Fotomaske 12 bedeckt die Oberfläche des Substratwafers 10 nur teilweise und die offenen Stellen werden in bekannter Weise bearbeitet. In diesem Fall wird das Substrat 10 durch die Maske 12 hindurch stark p-dotiert, um einen hoch-p-dotierten Bereich 14 zu erhalten. Das darunter liegende Substratmaterial weist weiterhin nur die ursprüngliche geringere p-Dotierung auf.According to Ib, the substrate wafer is provided with a photomask 12 and exposed. The photomask 12 only partially covers the surface of the substrate wafer 10 and the open areas are processed in a known manner. In this case, the substrate 10 is heavily p-doped through the mask 12 to obtain a high-p-doped region 14. The underlying substrate material still has only the original lower p-type doping.
Anschließend werden gemäß Fig. Ic poröse Schichten 16, 18 in dem hochdotierten Halbleitermaterial 14 erzeugt. Dazu wird der Substratwafer 10 in einem bevorzugten Ausführungsbeispiel als Anode in eine Lösung aus Flusssäure und Ethanol gegeben, so dass ein Strom durch die Lösung zu dem Substratwafer 10 fließen kann. Hierdurch bilden sich offene Poren im Bereich des hochdotierten Halbleitermaterials 14, wobei die Porengröße durch Variation der Stromdichte verändert werden kann. In dem bevorzugten Ausführungsbeispiel wird eine feinporige Schicht 16 an der Oberfläche des Substrats 10 und eine grobporige Schicht 18 darunter erzeugt. Eine genauere Beschreibung der Herstellung dieser Schichten ist in der bereits erwähnten Veröffent- lichung von Yonehara/Sakaguchi enthalten, auf die hier ausdrücklich Bezug genommen ist.Subsequently, according to FIG. 1 c, porous layers 16, 18 are produced in the highly doped semiconductor material 14. For this purpose, the substrate wafer 10 is given in a preferred embodiment as an anode in a solution of hydrofluoric acid and ethanol, so that a current can flow through the solution to the substrate wafer 10. As a result, open pores form in the region of the highly doped semiconductor material 14, wherein the pore size can be varied by varying the current density. In the preferred embodiment, a microporous layer 16 is formed on the surface of the substrate 10 and a coarse-pored layer 18 thereunder. A more detailed description of the preparation of these layers can be found in the already mentioned publication. Yonehara / Sakaguchi, to which reference is expressly made.
Gemäß Fig. Id wird die Fotomaske 12 anschließend entfernt und der Wafer mit den porösen Schichten 16, 18 wird einer Wärmebehandlung ausgesetzt. Die Wärmebehandlung ist bei der Bezugsziffer 20 symbolisch angedeutet. In einem bevorzugten Ausführungsbeispiel findet die Wärmebehandlung 20 in einem Reaktor statt, in dem der Substratwafer einer Wasserstoffatmosphäre 22 ausgesetzt ist. Die Wärmebehandlung 20 hat zur Folge, dass sich die offenen Poren in der oberen feinporigen Schicht 16 zumindest teilweise wieder schließen und die obere Schicht 16 wieder in eine weitgehend gleichmäßige Schicht 24 aus dem ersten Halbleitermaterial umgeformt wird. Das Material für die Umformung der feinporigen Schicht 16 in die weitgehend gleichmäßige Schicht 24 kommt aufgrund der Wärmebehandlung 20 aus der darunter liegenden, grobporigen Schicht 18. Es findet hier gewissermaßen ein Sinterprozess statt, durch den ein zumindest weitgehend geschlossener Hohlraum 26 innerhalb des Substrates 10 und unterhalb der zumindest weitgehend geschlossenen Schicht 24 entsteht. Aufgrund der Wasserstoffatmosphäre während des Sinterprozesses ist der Hohlraum 26 zunächst mit Wasserstoffatomen gefüllt, was in Fig. Ie durch die entsprechende Schraffur symbolisch dargestellt ist.According to Fig. Id, the photomask 12 is then removed and the wafer with the porous layers 16, 18 is subjected to a heat treatment. The heat treatment is symbolically indicated at reference numeral 20. In a preferred embodiment, the heat treatment 20 takes place in a reactor in which the substrate wafer is exposed to a hydrogen atmosphere 22. The result of the heat treatment 20 is that the open pores in the upper fine-pored layer 16 at least partially close again and the upper layer 16 is again converted into a substantially uniform layer 24 of the first semiconductor material. The material for the deformation of the fine-pored layer 16 into the largely uniform layer 24 is due to the heat treatment 20 from the underlying, coarse-pored layer 18. It takes place to some extent a sintering process, through which an at least largely closed cavity 26 within the substrate 10 and arises below the at least substantially closed layer 24. Due to the hydrogen atmosphere during the sintering process, the cavity 26 is initially filled with hydrogen atoms, which is shown symbolically in Fig. Ie by the corresponding hatching.
Innerhalb des Hohlraums 26 können noch vereinzelte Stege (hier nicht dargestellt) verblieben sein, die die obere Schicht 24 mit dem unten liegenden Substratmaterial verbinden. Derartige Stege sind häufig die Folge von Prozessschwankungen. Prinzipiell ist es jedoch denkbar, derartige Stege gezielt zu erzeugen und zu nutzen, um die Schicht 24 auf dem Grundkörper abzustützen. Wenn dies gewünscht ist, können definierte Stützstellen durch eine gezielte n-Dotierung an lokal begrenzten Stellen innerhalb des hoch-p-dotierten Bereichs 14 erzeugt werden.Within the cavity 26 still isolated webs (not shown here) may remain, which connect the upper layer 24 with the underlying substrate material. Such webs are often the result of process fluctuations. In principle, however, it is conceivable to selectively generate and use such webs in order to support the layer 24 on the base body. If desired, defined support points can be generated by a targeted n-doping at locally limited locations within the high-p-doped region 14.
Gemäß Fig. If wird eine weitere Schicht 28 aus dem ersten Halbleitermaterial epitaktisch auf die Schicht 24 aufgewachsen. Auf diese Weise wird die Schicht 24 mit einer einkristallinen Schicht hoher Güte bedeckt. Die Schichten 24, 28 verbinden sich weitgehend spannungsfrei, weil beide Schichten aus demselben (ersten) Halbleiter- material bestehen. Durch den Prozessschritt in Fig. If wird eine hohe Materialqualität an der ersten Oberfläche 30 des Substrats 10 erzeugt. Grundsätzlich ist es denkbar, dass die epitaktisch aufgewachsene Schicht 28 entfallen kann, wenn die Qualität der ursprünglich feinporigen und durch den Sinterprozess in Fig. Ie umgebildeten Schicht 24 hinreichend gut ist.According to FIG. If, another layer 28 of the first semiconductor material is epitaxially grown on the layer 24. In this way, the layer 24 is covered with a single-crystal layer of high quality. The layers 24, 28 connect largely stress-free, because both layers of the same (first) semiconductor material exist. By the process step in FIG. If, a high material quality is produced on the first surface 30 of the substrate 10. In principle, it is conceivable that the epitaxially grown layer 28 can be dispensed with if the quality of the originally fine-pored layer 24 which has been reformed by the sintering process in FIG. 1e is sufficiently good.
Gemäß Fig. Ig wird das so behandelte Substrat 10 anschließend aus dem Reaktor mit der Wasserstoffatmosphäre 22 entnommen. Aufgrund von Diffusionserscheinungen entweicht der Wasserstoff aus dem verborgenen Hohlraum 26. Es entsteht eine Druckdifferenz zwischen dem äußeren Umgebungsdruck und dem Innendruck in dem Hohlraum 26. Aufgrund der Druckdifferenz senkt sich die über dem Hohlraum 26 angeordnete Membranschicht 32, die in der bevorzugten Variante aus den miteinander verbundenen Schichten 24, 28 besteht, auf den Grundkörper 31 ab. In dem dargestellten Ausführungsbeispiel sind die Abmessungen des Hohlraums 26 und der Membranschicht 32 so gewählt, dass die Membran 32 einen zentralen Membranbereich 34 besitzt, der nahezu vollflächig auf dem durch das ursprüngliche Substrat 10 gebildeten Grundkörper 31 abgesenkt ist, so dass lediglich im Übergangsbereich 36 der Membran 32 noch Resthohlräume 26' verbleiben. In anderen Ausführungsbeispielen sind die Abmessungen des Hohlraums 26 und der Membranschicht 32 so gewählt, dass sich die Membranschicht 32 vollflächig auf den Grundkörper aus dem ersten Halbleitermaterial absenkt (siehe Fig. 5).According to FIG. 1 g, the substrate 10 thus treated is subsequently removed from the reactor with the hydrogen atmosphere 22. Due to diffusion phenomena, the hydrogen escapes from the hidden cavity 26. The result is a pressure difference between the external ambient pressure and the internal pressure in the cavity 26. Due to the pressure difference, the membrane layer 32 arranged above the cavity 26, which in the preferred variant is reduced to one another Connected layers 24, 28, on the base body 31 from. In the illustrated embodiment, the dimensions of the cavity 26 and the membrane layer 32 are selected so that the membrane 32 has a central membrane region 34 which is almost completely lowered on the base body 31 formed by the original substrate 10, so that only in the transition region 36 of Membrane 32 remaining cavities 26 'remain. In other embodiments, the dimensions of the cavity 26 and the membrane layer 32 are selected so that the membrane layer 32 over the entire surface of the base body of the first semiconductor material lowers (see Fig. 5).
Gemäß Fig. Ih wird als nächstes eine Schicht 38 aus einem zweiten Halbleitermaterial auf der Oberfläche 30 der abgesenkten Membran 32 angeordnet. Die Schicht 38 ist wesentlich dicker als die Membran 32. In bevorzugten Ausführungsbeispielen ist die Dicke t3 der Schicht 38 (siehe Fig. 3) dicker als 500 nm. Vorteilhaft wird die Schicht 38 aus dem zweiten Halbleitermaterial epitaktisch auf die Oberfläche 30 der Membran 32 aufgewachsen. In manchen Ausführungsbeispielen ist das zweite Halbleitermaterial ein Halbleitermaterial aus der III-V-Gruppe, bspw. also Galliumarsenid oder Indiumphosphid. Bekanntlich besitzen derartige (zweite) Halbleitermaterialien eine andere Gittercharakteristik, insbesondere eine andere Gitterkonstante als das erste Halbleitermaterial. Da sich die Membran 32 jedoch lateral, d.h. parallel zu der Ober- fläche 30, bewegen kann, wirkt die Membran 32 als compliant Substrate. Die Gittercharakteristik der Membran 32 kann sich also in gewissen Grenzen an die Gittercharakteristik des zweiten Halbleitermaterials 38 anpassen, so dass das zweite Halbleitermaterial 38 weitgehend ohne Defektstellen auf die Membran 32 aufgewachsen werden kann.Next, as shown in FIG. 1h, a layer 38 of a second semiconductor material is disposed on the surface 30 of the depressed membrane 32. The layer 38 is substantially thicker than the membrane 32. In preferred embodiments, the thickness t 3 of the layer 38 (see FIG. 3) is thicker than 500 nm. Advantageously, the layer 38 of the second semiconductor material epitaxially strikes the surface 30 of the membrane 32 grew up. In some embodiments, the second semiconductor material is a semiconductor material of the III-V group, eg, gallium arsenide or indium phosphide. As is known, such (second) semiconductor materials have a different lattice characteristic, in particular a different lattice constant than the first semiconductor material. However, since the membrane 32 is laterally, ie parallel to the upper surface 30, the membrane 32 acts as a compliant substrate. The lattice characteristic of the membrane 32 can therefore adapt within certain limits to the lattice characteristic of the second semiconductor material 38, so that the second semiconductor material 38 can be grown on the membrane 32 largely without defects.
Gemäß Fig. Ih' kann alternativ noch eine (oder mehrere) Zwischenschicht 40 zur weiteren Anpassung der Gittercharakteristika zwischen der Membran 32 und der Halbleiterschicht 38 angeordnet werden. Geeignete Zwischenschichten sind insbesondere in den eingangs genannten Dokumenten zum Stand der Technik beschrieben.According to FIG. 1h, alternatively, one (or more) intermediate layer 40 can be arranged between the membrane 32 and the semiconductor layer 38 for further adaptation of the lattice characteristics. Suitable intermediate layers are described in particular in the documents mentioned above relating to the prior art.
Gemäß Fig. Ii kann anschließend eine Schaltungsstruktur in der Halbleiterschicht 38 durch übliche Prozesse erzeugt werden. Beispielhaft sind hier zwei Dotierbereiche 42, 44 dargestellt, die innerhalb der Halbleiterschicht 38 eine Schaltungsstruktur bilden.According to FIG. 1i, a circuit structure can subsequently be produced in the semiconductor layer 38 by conventional processes. By way of example, two doping regions 42, 44 are illustrated here, which form a circuit structure within the semiconductor layer 38.
Bei der nachfolgenden Beschreibung der weiteren Figuren bezeichnen gleiche Bezugszeichen jeweils dieselben Elemente wie zuvor.In the following description of the other figures, like reference numerals designate the same elements as before.
In Fig. 2a ist ein Ausführungsbeispiel eines neuen Substrates 10' gezeigt. Das Substrat 10' besitzt einen Grundkörper 31 aus dem ersten Halbleitermaterial, an dem eine Membran 32 ebenfalls aus dem ersten Halbleitermaterial angeordnet ist. Die Darstellung in Fig. 2a entspricht dem Stadium aus Fig. Ig. Wie in Fig. 2a dargestellt ist, ist die Dicke ti der Membran 32 (senkrecht zu der Oberfläche 30 betrachtet) hier in etwa gleich der Tiefe tz des Hohlraums 26. In bevorzugten Ausführungsbeispielen sind die Dicke ti der Membran 32 und die Tiefe t2 des Hohlraums 26 kleiner als etwa 100 nm. In diesen Ausführungsbeispielen senkt sich die Membran 32 etwa um die Tiefe des Hohlraums 26 ab, wie dies in Fig. 2a dargestellt ist. Aufgrund der geringen geometrischen Abmessungen wird die Membranschicht 32 nur geringfügig verformt. Materialspannungen innerhalb der Membran 32 sind relativ gering. Fig. 2b zeigt demgegenüber ein Ausführungsbeispiel 10", bei dem die Tiefe t2 des Hohlraums 26 größer ist als die Dicke ti der Membran 32. In diesem Ausfuhrungsbeispiel erfährt die Membranschicht 32 durch das Absenken auf den Grundkörper 31 eine größere Materialspannung, die hier bei der Bezugsziffer 46 dargestellt ist. Es ist leicht einsehbar, dass die Materialspannung 46 hier eine laterale Zugspannung ist, aufgrund der sich die Gitterkonstante des ersten Halbleitermaterials in der Membranschicht 32 vergrößert.In Fig. 2a, an embodiment of a new substrate 10 'is shown. The substrate 10 'has a main body 31 of the first semiconductor material, on which a membrane 32 is likewise arranged made of the first semiconductor material. The illustration in Fig. 2a corresponds to the stage of Fig. Ig. As shown in Fig. 2a, the thickness ti of the membrane 32 (viewed perpendicular to the surface 30) here is approximately equal to the depth tz of the cavity 26. In preferred embodiments, the thickness ti of the membrane 32 and the depth t 2 of Cavity 26 is less than about 100 nm. In these embodiments, the membrane 32 lowers approximately to the depth of the cavity 26, as shown in Fig. 2a. Due to the small geometric dimensions, the membrane layer 32 is only slightly deformed. Material stresses within the membrane 32 are relatively low. Fig. 2b shows the other hand, an embodiment 10 ", in which the depth t 2 of the cavity 26 is greater than the thickness ti of the membrane 32. In this embodiment, the membrane layer 32 learns by lowering the base body 31, a greater material tension, here at It is readily apparent that the material stress 46 is a lateral tensile stress due to which the lattice constant of the first semiconductor material in the membrane layer 32 increases.
Alternativ oder ergänzend kann die Materialspannung 46 in der Membran 32 auch durch zusätzliche Dotierungen beeinflusst werden, sei es um die Zugspannung zu verstärken oder einer zu starken Zugspannung entgegenzuwirken.Alternatively or additionally, the material tension 46 in the membrane 32 can also be influenced by additional doping, either to reinforce the tensile stress or to counteract excessive tensile stress.
Fig. 3 zeigt bevorzugte Ausführungsbeispiele, in denen eine Schicht 38 aus einem zweiten Halbleitermaterial auf dem Substrat aus Fig. 2a bzw. Fig. 2b angeordnet ist. Wie in Fig. 3b zu erkennen ist, kann das zweite Halbleitermaterial 38 dazu genutzt werden, die durch das Absenken der Membran 32 entstehende Vertiefung aufzufüllen, um für die nachfolgenden Prozessschritte ein Halbleitersubstrat mit einer zumindest weitgehend ebenen Oberfläche zu erhalten.FIG. 3 shows preferred exemplary embodiments in which a layer 38 made of a second semiconductor material is arranged on the substrate from FIG. 2 a or FIG. 2 b. As can be seen in FIG. 3 b, the second semiconductor material 38 can be used to fill in the depression resulting from the lowering of the membrane 32 in order to obtain a semiconductor substrate with an at least substantially flat surface for the subsequent process steps.
Fig. 4 zeigt ein Ausführungsbeispiel eines komplexen Halbleiterbauelements 50, das mehrere lokale "Inseln" 38a, 38b aus dem zweiten Halbleitermaterial besitzt, die auf einem gemeinsamen Grundkörper 31 aus dem ersten Halbleitermaterial angeordnet sind. Jede der "Inseln" 38a, 38b enthält Schaltungsstrukturen 44a, 44b und ist auf einer entsprechenden Membran 32a, 32b angeordnet. Zusätzlich beinhaltet das Halbleiterbauelement 50 hier weitere Schaltungsstrukturen 52a, 52b, die innerhalb des ersten Halbleitermaterials ausgebildet sind. Die Schaltungsstrukturen 52a, 52b sind hier also zwischen den "Inseln" 38a, 38b und in dem Material des Grundkörper 31 angeordnet. Die Fachleute werden erkennen, dass die Darstellung in Fig. 4 vereinfacht ist, weil insbesondere Verbindungsschichten, Metallisierungen, isolierende Oxidschichten etc. nicht dargestellt sind und auch die Größenverhältnisse der einzelnen Halbleiterbereiche und Schaltungsstrukturen nicht repräsentativ ist. Fig. 5 zeigt eine vergrößerte Detailansicht des neuen Halbleitersubstrats im Übergangsbereich 36 der Membran 32. Gleiche Bezugszeichen bezeichnen dieselben Elemente wie zuvor. In diesem Ausführungsbeispiel ist die Membran 32 mit einem Übergangsbereich 36 ausgebildet, der an der Verbindung 58 zu dem Grundkörper 31 eine größere Dicke aufweist als zum zentralen Membranbereich 34 hin. Durch die abnehmende Materialdicke von außen nach innen wird erreicht, dass die Materialspannungen 46 im Übergangsbereich nicht zu groß werden, so dass sich eine Beschädigung oder Zerstörung der Membran 32 vermeiden lässt. Alternativ oder ergänzend hierzu kann im Übergangsbereich 36 der Membran 32 eine erhöhte Rauhigkeit 60 an der Unterseite der Membran 32 und der Oberseite des Trägerkörpers 31 vorgesehen sein, um ein Gleiten der Membran 32 zu erschweren und eine daraus folgende Materialspannung 46 im Übergangsbereich 36 zu begrenzen. Die Rauhigkeit 60 lässt sich in bevorzugten Ausführungsbeispielen des neuen Verfahrens durch geeignete Wahl der Stromstärke und anderer Prozessparameter beim Erzeugen der porösen Schichten einstellen.4 shows an exemplary embodiment of a complex semiconductor component 50 which has a plurality of local "islands" 38a, 38b of the second semiconductor material, which are arranged on a common main body 31 made of the first semiconductor material. Each of the "islands" 38a, 38b includes circuit structures 44a, 44b and is disposed on a respective membrane 32a, 32b. In addition, the semiconductor device 50 includes further circuit structures 52a, 52b formed within the first semiconductor material. The circuit structures 52a, 52b are thus arranged here between the "islands" 38a, 38b and in the material of the main body 31. Those skilled in the art will recognize that the illustration in Fig. 4 is simplified because, in particular, interconnect layers, metallizations, insulating oxide layers, etc. are not shown and also the size ratios of the individual semiconductor regions and circuit structures are not representative. 5 shows an enlarged detail view of the new semiconductor substrate in the transition region 36 of the membrane 32. Like reference numerals designate the same elements as before. In this embodiment, the membrane 32 is formed with a transition region 36 which has a greater thickness at the connection 58 to the main body 31 than towards the central membrane region 34. Due to the decreasing material thickness from outside to inside, it is achieved that the material stresses 46 in the transition region do not become too large, so that damage or destruction of the membrane 32 can be avoided. Alternatively or additionally, an increased roughness 60 on the underside of the membrane 32 and the top of the support body 31 may be provided in the transition region 36 of the membrane 32 to make it difficult to slide the membrane 32 and to limit a material tension 46 resulting therefrom in the transition region 36. The roughness 60 can be adjusted in preferred embodiments of the new method by suitable selection of the current intensity and other process parameters when producing the porous layers.
In weiteren Ausführungsbeispielen kann der Hohlraum 26 in dem Grundkörper 10 auf andere Weise hergestellt sein, bspw. durch ein selektives Ätzverfahren und/oder Einbringen eines Ätzmittels in das Innere des Halbleitersubstrats 10 mithilf e von geeigneten Kanälen (hier nicht dargestellt). Des Weiteren ist es denkbar, die Membran 32 herabzusenken, indem ein Hohlraum unterhalb der Membran auf andere Weise als durch Diffusionsprozesse evakuiert wird, beispielsweise durch eine gezielte Evakuierung oder durch einen Überdruck von außen . In further embodiments, the cavity 26 may be made in the body 10 in other ways, for example. By a selective etching and / or introducing an etchant in the interior of the semiconductor substrate 10 mithilf e of suitable channels (not shown here). Furthermore, it is conceivable to lower the membrane 32 by evacuating a cavity below the membrane in a manner other than by diffusion processes, for example by targeted evacuation or by external overpressure.

Claims

Patentansprüche claims
1. Verfahren zum Herstellen eines Halbleiterbauelements, mit den Schritten:A method of manufacturing a semiconductor device, comprising the steps of:
Bereitstellen eines Halbleitersubstrats (10') aus einem ersten Halbleitermaterial, das eine erste Gittercharakteristik aufweist, wobei das Halbleitersubstrat (10') eine erste Oberfläche (30) aufweist,Providing a semiconductor substrate (10 ') of a first semiconductor material having a first lattice characteristic, the semiconductor substrate (10') having a first surface (30),
Anordnen einer Schicht (38) aus einem zweiten Halbleitermaterial auf der ersten Oberfläche (30), wobei das zweite Halbleitermaterial eine zweite Gittercharakteristik aufweist, die von der ersten Gittercharakteristik verschieden ist, undArranging a layer (38) of a second semiconductor material on the first surface (30), the second semiconductor material having a second lattice characteristic different from the first lattice characteristic, and
Erzeugen von zumindest einer Schaltungsstruktur (42, 44) in der Schicht (38) aus dem zweiten Halbleitermaterial, wobei die Schaltungsstruktur (42, 44) das Halbleiterbauelement definiert,Generating at least one circuit structure (42, 44) in the layer (38) of the second semiconductor material, wherein the circuit structure (42, 44) defines the semiconductor device,
wobei das Halbleitersubstrat (10') einen Grundkörper (31) und eine Membran (32) aufweist, die relativ zu dem Grundkörper (31) beweglich gelagert ist und die erste Oberfläche (30) bildet, dadurch gekennzeichnet, dass die Membran (32) einen zentralen Membranbereich (34) aufweist, der von unten durch den Grundkörper (10) abgestützt wird.wherein the semiconductor substrate (10 ') comprises a base body (31) and a diaphragm (32) which is movably mounted relative to the base body (31) and forms the first surface (30), characterized in that the membrane (32) has a central membrane region (34) which is supported from below by the base body (10).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der zentrale Membranbereich (34) auf den Grundkörper (10) abgesenkt wird, bis er auf dem Grundkörper (31) aufliegt.2. The method according to claim 1, characterized in that the central membrane region (34) is lowered onto the base body (10) until it rests on the base body (31).
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass ein Halbleitersubstrat (10') mit einem zumindest weitgehend geschlossenen Hohlraum (26) unterhalb der Membran (32) bereitgestellt wird und dass die Membran (32) mit Hilfe eines Unterdrucks in dem Hohlraum (26) auf den Grundkörper (31) abgesenkt wird.3. The method according to claim 2, characterized in that a semiconductor substrate (10 ') is provided with an at least substantially closed cavity (26) below the membrane (32) and that the membrane (32) with Help a negative pressure in the cavity (26) is lowered onto the base body (31).
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Hohlraum (26) erzeugt wird, indem zunächst ein massives Substrat (10) aus dem ersten Halbleitermaterial bereitgestellt wird, anschließend eine erste grobporige (18) und eine darüber liegende zweite feinporige (16) Schicht in dem massiven Substrat erzeugt wird, und dann die grobporige (18) Schicht durch Wärmezufuhr (20) zu dem weitgehend abgeschlossenen Hohlraum (26) umgebildet wird, wobei die feinporige zweite Schicht (16) zumindest teilweise durch Material aus der grobporigen ersten Schicht (18) verschlossen wird.4. The method according to claim 3, characterized in that the cavity (26) is produced by first providing a solid substrate (10) of the first semiconductor material, then a first coarsely porous (18) and an overlying second fine-pored (16) Layer is formed in the solid substrate, and then the coarse-pored (18) layer is transformed by heat supply (20) to the largely closed cavity (26), wherein the fine-pored second layer (16) at least partially by material from the coarsely porous first layer (16) 18) is closed.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass eine dritte Schicht (28) aus dem ersten Halbleitermaterial auf die feinporige Schicht (16) aufgebracht wird.5. The method according to claim 4, characterized in that a third layer (28) of the first semiconductor material is applied to the fine-pored layer (16).
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass zumindest die Erzeugung der grobporigen ersten Schicht (18) in einer Wasserstoff atmo- sphäre (22) erfolgt, so dass zunächst Wasserstoff in dem Hohlraum (26) eingeschlossen wird, und dass der Unterdruck durch Entweichen des Wasserstoffs aus dem Hohlraum (26) erreicht wird.6. The method according to claim 4 or 5, characterized in that at least the generation of the coarse-pored first layer (18) takes place in a hydrogen atmosphere (22), so that first hydrogen is trapped in the cavity (26), and that the Vacuum is achieved by the escape of hydrogen from the cavity (26).
7. Verfahren nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass der Hohlraum (26) mit einer Tiefe itz) von weniger als 250 nm senkrecht zu der ersten Oberfläche (30) erzeugt wird.7. The method according to any one of claims 3 to 6, characterized in that the cavity (26) having a depth of itz) of less than 250 nm is generated perpendicular to the first surface (30).
8. Verfahren nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass der Hohlraum (26) eine untere und eine obere Innenwand sowie einen umlaufenden Rand aufweist, wobei die untere und die obere Innenwand im Bereich des Randes eine größere Rauhigkeit (60) aufweisen als im zentralen Membranbereich (34). 8. The method according to any one of claims 3 to 7, characterized in that the cavity (26) has a lower and an upper inner wall and a peripheral edge, wherein the lower and the upper inner wall in the region of the edge have a greater roughness (60) as in the central membrane area (34).
9. Verfahren nach Anspruch 1 bis 8, dadurch gekennzeichnet, dass die Membran (32) einen Übergangsbereich (36) aufweist, der mit dem Grundkörper (31) verbunden ist, wobei der Übergangsbereich (36) eine Dicke (ti) senkrecht zu der ersten Oberfläche (30) besitzt, die zum zentralen Membranbereich (34) hin abnimmt.9. The method according to claim 1 to 8, characterized in that the membrane (32) has a transition region (36) which is connected to the base body (31), wherein the transition region (36) has a thickness (ti) perpendicular to the first Surface (30) which decreases towards the central membrane area (34).
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass eine laterale Membranspannung (46) in der Membran (32) erzeugt wird, welche die Gittercharakteristik des zentralen Membranbereichs (34) an die Gittercharakteristik des zweiten Halbleitermaterials annähert.10. The method according to any one of claims 1 to 9, characterized in that a lateral membrane voltage (46) in the membrane (32) is generated, which approximates the lattice characteristic of the central membrane region (34) to the lattice characteristic of the second semiconductor material.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Schicht (38) aus dem zweiten Halbleitermaterial epitaktisch auf die Membran (32) aufgewachsen wird.11. The method according to any one of claims 1 to 10, characterized in that the layer (38) of the second semiconductor material is epitaxially grown on the membrane (32).
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Schicht (38) aus dem zweiten Halbleitermaterial direkt auf der Membran (32) angeordnet wird.12. The method according to any one of claims 1 to 11, characterized in that the layer (38) of the second semiconductor material directly on the membrane (32) is arranged.
13. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass zumindest eine Zwischenschicht (40) mit einer dritten Gittercharakteristik zwischen der Membran (32) und der Schicht (38) aus dem zweiten Halbleitermaterial angeordnet wird.13. The method according to any one of claims 1 to 11, characterized in that at least one intermediate layer (40) having a third lattice characteristic between the membrane (32) and the layer (38) is arranged from the second semiconductor material.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass der Grundkörper (31) eine Vielzahl von lokalen Membranen (32a, 32b) aufweist, auf denen Schichten aus dem zweiten Halbleitermaterial (38a, 38b) angeordnet werden.14. The method according to any one of claims 1 to 13, characterized in that the base body (31) has a plurality of local membranes (32a, 32b), on which layers of the second semiconductor material (38a, 38b) are arranged.
15. Halbleitersubstrat zum Herstellen eines Halbleiterbauelements, mit einem Grundkörper (31) aus einem ersten Halbleitermaterial, das eine erste Gitter- Charakteristik aufweist, und mit einer Membran (32), die einstückig mit dem Grundkörper (31) verbunden und relativ zu dem Grundkörper (31) beweglich gelagert ist, wobei die Membran (32) eine erste Oberfläche (30) bildet, und mit einer Schicht (38) aus einem zweiten Halbleitermaterial, die auf der ersten Oberfläche (30) angeordnet ist, wobei das zweite Halbleitermaterial eine zweite Gittercharakteristik aufweist, die von der ersten Gittercharakteristik verschieden ist, dadurch gekennzeichnet, dass die Membran (32) einen zentralen Membranbereich (34) aufweist, der von unten durch den Grundkörper (10) abgestützt ist. 15. Semiconductor substrate for producing a semiconductor component, comprising a main body (31) of a first semiconductor material, which has a first grid Characteristics, and with a membrane (32), which is integrally connected to the base body (31) and movably mounted relative to the base body (31), wherein the membrane (32) forms a first surface (30), and with a layer (38) of a second semiconductor material disposed on the first surface (30), the second semiconductor material having a second lattice characteristic different from the first lattice characteristic, characterized in that the membrane (32) has a central membrane region (34 ), which is supported from below by the base body (10).
PCT/EP2008/005752 2007-07-16 2008-07-15 Semiconductor substrate and method for producing a semiconductor component WO2009010265A2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007034701.6 2007-07-16
DE102007034701.6A DE102007034701B4 (en) 2007-07-16 2007-07-16 Semiconductor substrate and method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
WO2009010265A2 true WO2009010265A2 (en) 2009-01-22
WO2009010265A3 WO2009010265A3 (en) 2009-04-09

Family

ID=39967203

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/005752 WO2009010265A2 (en) 2007-07-16 2008-07-15 Semiconductor substrate and method for producing a semiconductor component

Country Status (2)

Country Link
DE (1) DE102007034701B4 (en)
WO (1) WO2009010265A2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2650704B1 (en) 1989-08-01 1994-05-06 Thomson Csf PROCESS FOR THE MANUFACTURE BY EPITAXY OF MONOCRYSTALLINE LAYERS OF MATERIALS WITH DIFFERENT MESH PARAMETERS
US5294808A (en) * 1992-10-23 1994-03-15 Cornell Research Foundation, Inc. Pseudomorphic and dislocation free heteroepitaxial structures
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
FR2774511B1 (en) 1998-01-30 2002-10-11 Commissariat Energie Atomique SUBSTRATE COMPLIANT IN PARTICULAR FOR A DEPOSIT BY HETERO-EPITAXY
US6498086B1 (en) * 2001-07-26 2002-12-24 Intel Corporation Use of membrane properties to reduce residual stress in an interlayer region
US20030122130A1 (en) 2001-12-27 2003-07-03 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate having a mechanical decoupling layer
DE102006013419B4 (en) 2006-03-14 2008-05-29 Institut Für Mikroelektronik Stuttgart Method for producing an integrated circuit

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JONES A M ET AL: "Long-wavelength InGaAs quantum wells grown without strain-induced warping on InGaAs compliant membranes above a GaAs substrate" APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, Bd. 74, Nr. 7, 15. Februar 1999 (1999-02-15), Seiten 1000-1002, XP012023230 ISSN: 0003-6951 *
ROMANOV S I ET AL: "GeSi films with reduced dislocation density grown by molecular-beam epitaxy on compliant substrates based on porous silicon" APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, Bd. 75, Nr. 26, 27. Dezember 1999 (1999-12-27), Seiten 4118-4120, XP012024346 ISSN: 0003-6951 *
SATO T ET AL: "FABRICATION OF SILICON-ON-NOTHING STRUCTURE BY SUBSTRATE ENGINEERING USING THE EMPTY-SPACE-IN-SILICON FORMATION TECHNIQUE" JAPANESE JOURNAL OF APPLIED PHYSICS, JAPAN SOCIETY OF APPLIED PHYSICS, TOKYO,JP, Bd. 43, Nr. 1, 1. Januar 2004 (2004-01-01), Seiten 12-18, XP001191452 ISSN: 0021-4922 *
TOMMI SUNI ET AL: "Bonded thick film SOI with pre-etched cavities" MICROSYSTEM TECHNOLOGIES ; MICRO AND NANOSYSTEMS INFORMATION STORAGE AND PROCESSING SYSTEMS, SPRINGER, BERLIN, DE, Bd. 12, Nr. 5, 1. April 2006 (2006-04-01), Seiten 406-412, XP019349563 ISSN: 1432-1858 *

Also Published As

Publication number Publication date
DE102007034701B4 (en) 2017-09-14
WO2009010265A3 (en) 2009-04-09
DE102007034701A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
DE10137369B4 (en) A semiconductor substrate, a field effect transistor, a method of forming a SiGe layer, and a method of forming a strained Si layer using the same, and methods of fabricating a field effect transistor
EP1604390B1 (en) Method for the production of stress-relaxed layer structure on a non-lattice adapted substrate and utilization of said layer system in electronic and/or optoelectronic components
DE69333619T2 (en) Production process for semiconductor substrates
DE102006007293B4 (en) Method for producing a quasi-substrate wafer and a semiconductor body produced using such a quasi-substrate wafer
DE102017218635B4 (en) Method for closing an access opening to a cavity and a MEMS component with a closing element
EP1810947B1 (en) Semiconductor device and its process of fabrication
DE602006000423T2 (en) Method for producing a composite material and method for selecting a wafer
DE102004024556A1 (en) Film bulk acoustic wave resonator apparatus and related manufacturing method
DE4118593C2 (en) Process for the production of integrated devices in silicon and silicon free substrates by means of wafer bonding
DE69826053T2 (en) Semiconductor substrate and method for its production
DE69727303T2 (en) METHOD FOR PRODUCING SEMICONDUCTOR PADS OF LARGE DIMENSIONS
DE102004036035A1 (en) Method for producing a semiconductor component and a semiconductor component, in particular a membrane sensor
WO2011051499A1 (en) Method for producing silicon semiconductor wafers comprising a layer for integrating iii-v semiconductor components
EP2002475B1 (en) Method for producing an integrated circuit
DE102009036412A1 (en) Relaxation of a layer of tensioned material using a stiffening agent
DE102008022502A1 (en) Method for producing a semiconductor element in a substrate
WO2017121535A1 (en) Method for producing a multilayer mems component, and corresponding multilayer mems component
DE102007034701B4 (en) Semiconductor substrate and method of manufacturing a semiconductor device
DE10162983B4 (en) Contact spring arrangement for the electrical contacting of a semiconductor wafer for test purposes and method for its production
DE102012108473B4 (en) Method for producing a semiconductor device
EP1396469A2 (en) Semiconductor device with regions having different pore structure and method of fabrication
DE102014205364A1 (en) Production of semiconductor-on-insulator layer structures
DE102006059394B4 (en) Integrated circuit and method for its manufacture
DE102004022161A1 (en) Element and method of making an element
EP4100992A1 (en) Semiconductor structure for a semiconductor component and method for producing such a semiconductor structure

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08784762

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08784762

Country of ref document: EP

Kind code of ref document: A2