DE102007032227B4 - Electronic circuit for measuring a time interval - Google Patents
Electronic circuit for measuring a time interval Download PDFInfo
- Publication number
- DE102007032227B4 DE102007032227B4 DE200710032227 DE102007032227A DE102007032227B4 DE 102007032227 B4 DE102007032227 B4 DE 102007032227B4 DE 200710032227 DE200710032227 DE 200710032227 DE 102007032227 A DE102007032227 A DE 102007032227A DE 102007032227 B4 DE102007032227 B4 DE 102007032227B4
- Authority
- DE
- Germany
- Prior art keywords
- latch
- chain
- electronic circuit
- clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F1/00—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers
- G04F1/005—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers using electronic timing, e.g. counting means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Elektronische Schaltung (1) zur Messung eines durch die Dauer eines Messimpulses bestimmten Zeitintervalls, mit zwei Latchketten (11a, b) und einem Zähler (10), welche von einer Steuereinheit (7) angesteuert sind, mit einer Berechnungseinheit (13) und mit einem Taktgenerator zur Generierung eines Systemtakts in Form einer Folge von Taktperioden, wobei zur Bestimmung des Zeitintervalls mittels des Zählers (10) die in das Zeitintervall fallenden Taktperioden gezählt werden, mit der ersten Latchkette (11a) die Phasenlage eines den Anfang des Messimpulses bildenden Startsignals zum Systemtakt bestimmt wird und mit der zweiten Latchkette (11b) die Phasenlage eines das Ende des Messimpulses bildenden Stoppsignals zum Systemtakt bestimmt wird, indem ein dem Start- oder Stoppsignal entsprechender binärer Signalwert mit konstanten Durchlaufzeiten von einem Latch (15) zum jeweils nächsten Latch (15) der jeweiligen Latchkette (11a, b) weitergegeben wird bis diese mit Beginn einer nächsten Taktperiode in einen Haltemodus versetzt wird und die dabei erhaltene Lage des binären Signalwerts ein...Electronic circuit (1) for measuring a time interval determined by the duration of a measuring pulse, comprising two latch chains (11a, b) and a counter (10), which are controlled by a control unit (7), with a calculation unit (13) and with a Clock generator for generating a system clock in the form of a sequence of clock periods, wherein for determining the time interval by means of the counter (10) the falling in the time interval clock periods are counted, with the first latch chain (11a) the phase position of the start of the measuring pulse forming the system clock start signal and the second latch chain (11b) is used to determine the phase position of a system clock stop signal forming the end of the measuring pulse by passing a binary signal value corresponding to the start or stop signal with constant cycle times from one latch (15) to the next latch (15). the respective latch chain (11a, b) is passed on until this at the beginning of a next T is put into a hold mode and the resulting position of the binary signal value is a ...
Description
Die
Erfindung betrifft eine elektronische Schaltung zur Messung eines
Zeitintervalls gemäß Hauptpatent
Das zu messende Zeitintervall liegt dabei in Form eines Messimpulses vor. Bei bekannten elektronischen Schaltungen wird ein derartiges Zeitintervall mit einem Zähler gemessen, der mit einer bestimmten Taktfrequenz getaktet wird. Mit dem Zähler werden dann die Taktperioden des Taktes gezählt. Um eine Messgenauigkeit im Picosekundenbereich erzielen zu können, ist es erforderlich, die entsprechenden Zähler mit Taktfrequenzen in der Größenordnung von 10 Gigahertz zu takten. Die Ausbildung derartiger Zähler ist jedoch sehr aufwändig und entsprechend teuer. Zudem ist nachteilig, dass elektronische Schaltungen mit derartigen schnellen Zählern eine unerwünscht hohe Verlustleistung aufweisen.The The time interval to be measured is in the form of a measuring pulse in front. In known electronic circuits such a Time interval with a counter measured, which is clocked at a certain clock frequency. With be the counter then the clock periods of the clock are counted. To a measurement accuracy in the picosecond range, it is necessary to the corresponding counters with clock frequencies of the order of magnitude to clock from 10 gigahertz. The formation of such counters is but very expensive and accordingly expensive. In addition, it is disadvantageous that electronic Circuits with such fast counters an undesirably high Have power loss.
Derartige, mit einem Zähler arbeitende elektronische Schaltungen zur Messung eines Zeitintervalls sind systembedingt mit einer Ungenauigkeit behaftet, da der Beginn und das Ende des das Zeitintervall bestimmenden Messimpulses nie genau mit dem Beginn und dem Ende einer Taktperiode des Zählers zusammenfällt. Um diesen systematischen Fehler möglichst gering zu halten, muss mit Zählern gearbeitet werden, die eine sehr große Taktfrequenz aufweisen.such, with a counter working electronic circuits for measuring a time interval are inherently subject to an inaccuracy because of the beginning and the end of the measuring interval determining the time interval never coincides exactly with the beginning and the end of a clock period of the counter. Around if possible, this systematic error keep low, must with counters be worked, which have a very high clock frequency.
Aus
der
Bei dieser elektronischen Schaltung können niederfrequentere Zähler zur Messung des Zeitintervalls verwendet werden, da mittels des Ringoszillators die Phase des Messimpulses relativ zu den Taktfrequenzen der Zähler bestimmbar ist.at This electronic circuit can lower frequency counter for Measurement of the time interval can be used, since by means of the ring oscillator the phase of the measuring pulse relative to the clock frequencies of the counter determinable is.
Jedoch ergibt sich bei dieser elektronischen Schaltung eine systematische Ungenauigkeit der Zeitmessung dadurch, dass mittels eines Verzögerungsglieds die Laufzeit des Messimpulses zu den Taktgeneratoren der Zähler kompensiert werden muss. Zudem ist nachteilig, dass die Zähler mit der fallenden Flanke des Messimpulses nicht immer definiert abgeschaltet werden. Um diesen Nachteil zu kompensieren, werden zwei Zähler eingesetzt, wobei in der arithmetisch-logischen Einheit nur der Zähler ausgewählt wird, welcher unter definierten Bedingungen abgeschaltet wurde.however results in this electronic circuit a systematic Inaccuracy of the time measurement in that by means of a delay element the duration of the measuring pulse to the clock generators of the counter compensated must become. In addition, it is disadvantageous that the counters with the falling edge the measuring pulse is not always turned off in a defined manner. To this Disadvantage to compensate, two counters are used, with in the arithmetic logic unit only the counter is selected, which under defined Conditions was turned off.
Die
Die
elektronische Schaltung gemäß Hauptpatent
Mittels der beiden Latchketten die Lagen des Startsignals als Anfang des Messimpulses und des Stoppsignals als Ende des Messimpulses relativ zu dem Systemtakt hochgenau und reproduzierbar bestimmt werden können. In der Berechnungseinheit kann somit das Zeitintervall durch Zählen der innerhalb des Messimpulses registrierten Taktperioden des Systemtakts und den sich aus den mittels der bestimmten Phasenlagen der Latchkette ergebenden Zeiten zwischen dem Startsignal und dem Beginn der ersten Taktperiode innerhalb des Messimpulses einerseits und dem Ende der letzten Taktperiode innerhalb des Messimpulses und des Stoppsignals andererseits bestimmt werden. Damit kann das Zeitintervall unabhängig von den Phasenlagen des Systemtakts zum Startsignal und Stoppsignal exakt bestimmt werden.By means of the two latch chains, the positions of the start signal as the beginning of the measuring pulse and the stop signal as the end of the measuring pulse relative to the system clock can be determined with high precision and reproducible. In the calculation unit, the time interval can thus be calculated by counting the clock cycles of the system clock registered within the measurement pulse and the times resulting from the determined phase positions of the latch chain between the start signal and the beginning of the first clock period within the measurement pulse on the one hand and the end of the last clock period half of the measuring pulse and the stop signal on the other hand be determined. Thus, the time interval can be determined exactly regardless of the phase angles of the system clock to the start signal and stop signal.
Da die Phasenlagen des Start- und Stoppsignals separat mit den Latchketten bestimmt werden können und mit dem Zähler nur die in das Zeitintervall fallenden ganzen Taktperioden bestimmt werden müssen, kann zur Bestimmung des Zeitintervalls ein Zähler mit einer relativ kleinen Taktrate eingesetzt werden. Dies führt zu einer besonders kostengünstigen und robusten Ausführung der erfindungsgemäßen elektronischen Schaltung, wobei mit dieser Zeitintervalle mit einer Genauigkeit von typischerweise 100 ps bestimmt werden können.There the phase of the start and stop signal separately with the Latchketten can be determined and with the counter only determines the entire clock periods falling in the time interval Need to become, For determining the time interval, a counter with a relatively small Clock rate can be used. This leads to a particularly cost-effective and robust design the inventive electronic Circuit, taking with these time intervals with accuracy typically 100 ps.
Die Latchketten bestehen jeweils aus einer Linearanordnung einzelner über Leitungen verbundener Latches. Über ein in der Steuereinheit generiertes Gate-Ansteuersignal können diese zwischen einem Transparentmodus und einem Haltemodus geschaltet werden. Im Transparentmodus werden in den einzelnen Latches enthaltene binäre Signalwerte mit jeweils einer definierten Durchlauf zeit an das jeweils nächste Latch weitergegeben. Im Haltemodus werden die aktuellen binären Signalwerte der Latches einer Latchkette gespeichert.The Latch chains each consist of a linear arrangement of individual lines linked latches. about a gate drive signal generated in the control unit can switch these between a transparent mode and a hold mode. In transparent mode in each latches contained binary signal values with each a defined cycle time passed to the next latch. In hold mode, the current binary signal values of the latches become stored in a latch chain.
Zur Bestimmung des Messimpulses werden das Stopp- und Startsignal jeweils einer Latchkette zugeführt, so dass ein dem Start- oder Stoppsignal entsprechender binärer Signalwert mit den jeweiligen Durchlaufzeiten von einem Latch zum jeweils nächsten weitergegeben wird. Die jeweilige Latchkette wird dann vorzugsweise mit Beginn der nächsten Taktperiode oder generell durch einen durch den Systemtakt vorgegebenen Zeitpunkt in den Haltemodus versetzt. Die dabei erhaltene Lage des binären Signalwerts auf der jeweiligen Latchkette liefert dann ein exaktes Maß für die Phase des Start- oder Stoppsignals relativ zum Systemtakt.to Determination of the measuring pulse will be the stop and start signal respectively supplied to a latch chain, such that a binary signal value corresponding to the start or stop signal with the respective throughput times passed from one latch to the next becomes. The respective latch chain is then preferably at the beginning the next Clock period or generally by a predetermined by the system clock Time put in the hold mode. The resulting situation of the binary Signal value on the respective latch chain then provides an exact Measure for the phase the start or stop signal relative to the system clock.
Die so durchgeführte Phasenbestimmung des Start- und Stoppsignals relativ zum Systemtakt ist hochgenau und reproduzierbar durchführbar.The so performed Phase determination of the start and stop signal is relative to the system clock highly accurate and reproducible feasible.
Ein wesentlicher Vorteil besteht dabei darin, dass die elektronische Schaltung und insbesondere die Latchkette in einem langlebigen CMOS-Schaltkreis, beispielsweise in einem Gate-Array, aufgebaut werden kann. Die so ausgebildete elektronische Schaltung arbeitet besonders verlustleistungsarm. Weiterhin können die Leitungen zwischen den einzelnen Latches kurz gehalten werden und somit mit einer hohen Präzision identisch hinsichtlich der Leitungslängen und ihrer Kapazitäten ausgebildet sein. Dadurch wird erreicht, dass die Durchlaufzeiten von einem Latch zum nächsten innerhalb einer Latchkette konstant sind. Die konstanten Durchlaufzeiten durch die Latches einer Latchkette sind wiederum eine wesentliche Voraussetzung dafür, dass mit der Erfassung der Start- und Stoppsignale auf den Latchketten deren Phasenlagen zum Systemtakt genau bestimmt werden können.One The main advantage is that the electronic Circuit and in particular the latch chain in a long-lived CMOS circuit, in a gate array, for example. The way trained electronic circuit works particularly loss of power. Farther can the lines between the individual latches are kept short and thus with a high degree of precision formed identically with respect to the line lengths and their capacities be. This ensures that the throughput times of one Latch to the next within a latch chain are constant. The constant throughput times through the latches of a latch chain are in turn an essential prerequisite for this, that with the capture of startup and Stop signals on the latch strings whose phase angles to the system clock can be determined exactly.
Eine weitere Voraussetzung für eine genaue Bestimmung der Phasenlage des Start- und Stoppsignals mittels der Latchkette ist die zeitlich synchrone Ansteuerung der einzelnen Latches einer Latchkette mit dem Gate-Ansteuersignal.A further requirement for an accurate determination of the phase position of the start and stop signal By means of the Latchkette is the temporally synchronous control of individual latches of a latch chain with the gate drive signal.
Um dies zu erreichen, ist jeder Latchkette ein Clock-Tree zugeordnet, mittels dessen das Gate-Ansteuersignal mit jeweils gleicher Laufzeit auf die Latches der Latchkette ausgegeben wird.Around to achieve this, each latch chain is assigned a clock tree, by means of which the gate drive signal, each with the same duration is output to the latches of the latch chain.
Besonders zweckmäßig weist die elektronische Schaltung einen Kalibriermultiplexer und eine Kalibrierschaltung auf, wodurch die elektronische Schaltung jederzeit kalibriert werden kann. Durch diese Kalibrierung können Störeinflüsse durch Schwankungen der Temperatur und der Versorgungsspannung, welche sich insbesondere auf die Durchlaufzeiten der Latches in den Latchketten auswirken, kompensiert werden. Zur Kalibrierung wird mittels des Kalibriermultiplexers anstelle des Messimpulses der Systemtakt auf die Latchkette ausgegeben. Dabei sind die Längen der Latchketten so gewählt, dass in jedem Fall eine ganze Taktperiode des Systemtakts auf einer Latchkette abgebildet werden kann. Aus der bekannten Länge der Taktperiode des Systemtakts können so die einzelnen Durchlaufzeiten der Latches in absolute Zeitwerte zur Durchführung der Kalibrierung der Latchketten umgerechnet werden.Especially has appropriate the electronic circuit includes a calibration multiplexer and a calibration circuit on, whereby the electronic circuit can be calibrated at any time can. Through this calibration can Interference due to fluctuations the temperature and the supply voltage, which in particular affect the cycle times of the latches in the latch chains, be compensated. For calibration, the calibration multiplexer is used instead of the measuring pulse, the system clock is output to the latch chain. Here are the lengths the latch chains chosen so that in any case a whole clock period of the system clock on one Latchkette can be mapped. From the known length of Clock period of the system clock can so the individual processing times of the latches in absolute time values to carry out the calibration of the latch strings are converted.
Insbesondere werden die Start- und Stoppsignale des Messimpulses in einem Pulskonfigurator normiert, so dass der Messimpuls auf eine fest vorgegebene binäre Signalfolge normiert wird.Especially the start and stop signals of the measuring pulse are normalized in a pulse configurator, so that the measuring pulse to a fixed binary signal sequence normalized.
Insbesondere werden dabei das Start- und Stoppsignal des Messimpulses jeweils über einen differentiellen Empfänger dem Pulskonfigurator zugeführt. Damit werden den Messimpuls verfälschende Jitter-Einflüsse unterdrückt.Especially In this case, the start and stop signal of the measuring pulse in each case via a differential receiver supplied to the pulse configurator. This will distort the measuring pulse Jitter effects suppressed.
Der
Erfindung liegt die Aufgabe zugrunde, die elektronische Schaltung
der der Hauptpatent
Zur Lösung dieser Aufgabe sind die Merkmale der Ansprüche 1 und 19 vorgesehen. Vorteilhafte Ausführungsformen und zweckmäßige Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.to solution This object is the features of claims 1 and 19 are provided. Advantageous embodiments and appropriate training The invention are described in the subclaims.
Die erfindungsgemäße elektronische Schaltung dient zur Messung eines durch die Dauer eines Messimpulses bestimmten Zeitintervalls. Diese besteht aus zwei Latchketten und einem Zähler, welche von einer Steuereinheit angesteuert sind, einer Berechnungseinheit und einem Taktgenerator zur Generierung eines Systemtakts in Form einer Folge von Taktperioden. Zur Bestimmung des Zeitintervalls werden mittels des Zählers die in das Zeitintervall fallenden Taktperioden gezählt. Mit der ersten Latchkette wird die Phasenlage eines den Anfang des Messimpulses bildenden Startsignals zum Systemtakt bestimmt, mit der zweiten Latchkette wird die Phasenlage eines das Ende des Messimpulses bildenden Stoppsignals zum Systemtakt bestimmt. Hierzu wird ein dem Start- oder Stoppsignal entsprechender binärer Signalwert mit konstanten Durchlaufzeiten von einem Latch zum jeweils nächsten Latch der jeweiligen Latchkette weitergegeben bis diese mit Beginn einer nächsten Taktperiode in einem Haltemodus versetzt wird. Die dabei erhaltene Lage des binären Signalwerts liefert ein Maß für die Phase des Start- oder Stoppsignals. In der Berechnungseinheit wird aus der Anzahl der ermittelten Taktperioden und den Phasenlagen des Startsignals und des Stoppsignals die Größe des Zeitintervalls berechnet. Jedes Latch einer Latchkette ein Speicherglied sowie ein separates Laufzeitglied auf.The electronic according to the invention Circuit is used to measure one by the duration of a measuring pulse certain time interval. This consists of two latch chains and a counter, which are controlled by a control unit, a calculation unit and a clock generator for generating a system clock in the form a sequence of clock periods. To determine the time interval by means of the counter the clock periods falling in the time interval are counted. With In the first latch chain, the phase position of one of the beginning of the measuring pulse forming the start signal to the system clock, with the second Latchkette becomes the phase of a the end of the measuring pulse forming Stop signal to the system clock determined. This is the start or stop signal corresponding binary Signal value with constant cycle times from one latch to the other next Latch the respective latch chain forwarded to this with start one next Clock period is put in a hold mode. The obtained Location of the binary Signal value provides a measure of the phase the start or stop signal. In the calculation unit is off the number of determined clock periods and the phase positions of the Start signal and the stop signal, the size of the time interval calculated. Each latch of a latch chain is a memory element as well as a separate one Runtime element on.
Bei dieser Variante wird durch das Vorsehen separater Laufzeitglieder zusätzlich zu den Speichergliedern in einem Latch durch die Verkürzung der Signallaufzeiten durch die Latchketten die Zeitauflösung der Zeitmessung erhöht.at This variant is achieved by the provision of separate delay elements additionally to the memory elements in a latch by shortening the Signal transit times through the latch chains the time resolution of the Timekeeping increased.
Zur Bestimmung der Phasenlage des den Anfang des Messimpuls bildenden Startsignals beziehungsweise des das Ende des Messimpuls bildenden Stoppsignals werden das Start- und Stoppsignal jeweils einer Latchkette zugeführt. Die in den Transparentmodus geschalteten Latchketten geben das Start und Stoppsignal in Form wenigstens eines binären Signalwerts von einem Latch zum nächsten innerhalb der jeweiligen Latchkette weiter bis die jeweilige Latchkette zu einem durch den Systemtakt bestimmten Zeitpunkt, insbesondere mit Beginn der nächsten Taktperiode in den Haltemodus geschaltet wird. Die dabei erhaltene Lage des binären Signalwerts auf der jeweiligen Latchkette bestimmt dann die Phasenlage des Start- beziehungsweise Stoppsignals zum Systemtakt. Je kürzer die Durchlaufzeiten der Signalwerte durch die Latches sind, desto größer ist die Zeitauflösung, mit welcher die Phasenlage des Start- oder Stoppsignals bestimmt werden kann.to Determining the phase position of the beginning of the measuring pulse forming Start signal or the end of the measuring pulse forming Stop signal will be the start and stop signal of each one Latchkette fed. The latch chains switched to transparent mode give the start and stop signal in the form of at least one binary signal value from a latch to the next within the respective latch chain further to the respective latch chain a time determined by the system clock, in particular with Beginning of the next Clock period is switched to the hold mode. The obtained Location of the binary Signal value on the respective latch chain then determines the phase position the start or stop signal to the system clock. The shorter the Cycle times of the signal values through the latches are the greater the time resolution, with which the phase position of the start or stop signal can be determined.
Durch die erfindungsgemäße Ausbildung der Latches der Latchketten mit separaten Laufzeitgliedern und Speichergliedern können die binären Signalwerte über die Laufzeitglieder direkt von einem Latch zum nächsten weitergegeben werden, das heißt sie müssen zur Weitergabe nicht aus den Speichergliedern ausgelesen werden. Das Laufzeitglied, das in Form eines einzelnen Inverters ausgebildet sein kann, hat eine erheblich kürzere Durchlaufzeit als das Speicherglied. Somit wird durch die direkte Weitergabe der Signalwerte über die Laufzeitglieder, das heißt ohne Umweg über die Speicherglieder die Zeitauflösung der Latchkette erheblich erhöht.By the training of the invention the latches of the latch chains with separate delay elements and storage elements can the binary ones Signal values over the runtime elements are passed on directly from one latch to the next, this means You need to not be read out from the storage elements for transfer. The delay element, which may be in the form of a single inverter can, has a considerably shorter one Cycle time as the memory member. Thus, through the direct passing the signal values over the delay elements, that is without going through the memory elements the time resolution the latch chain significantly increased.
Gemäß einer zweiten Variante der Erfindung sind zur Bestimmung der Phasenlage des Start- und Stoppsignals anstelle einzelner Latchketten Latchkettenanordnungen mit mehreren Latchketten vorgesehen.According to one second variant of the invention are for determining the phase position the start and stop signals instead of individual latch strings Latchkettenanordnungen provided with several latch chains.
Bei dieser Variante wird die Zeit-Auflösung bei der Bestimmung der Phasenlage des Start- und Stoppsignals dadurch erhöht, dass für jede Messung jeweils eine Latchkettenanordnung mit mehreren Latchketten eingesetzt wird, wobei durch eine kombinierte Auswertung der mit den einzelnen Latchketten einer Latchkettenanordnung durchgeführten Messungen, insbesondere eine Bildung arithmetischer Mittelwerte, eine Subpixelauflösung erzielt wird, die zu einer Erhöhung der Zeitauflösung führt.at This variant is the time resolution in determining the Phase angle of the start and stop signal increased by that for every Each measure a Latchkettenanordnung with multiple Latchketten is used, whereby by a combined evaluation of with the measurements performed on the individual latch chains of a latch chain arrangement, in particular a formation of arithmetic mean values, a subpixel resolution achieved that will cause an increase the time resolution leads.
Wesentlich hierbei ist, dass das Start- oder Stoppsignal den Latchketten der jeweiligen Latchkettenanordnung mit unterschiedlichen Verzögerungszeiten zugeführt wird, die allgemeinen Bruchteile der Durchlaufzeit eines Signalwerts durch das Latch einer Latchkette sind. Vorteilhaft sind bei einer Latchkettenanordnung mit N Latchketten die einzelnen Verzögerungszeiten um Zeitintervalle ΔT/N zueinander versetzt, wobei ΔT die Durchlaufzeit eines Signalwerts durch ein Latch einer Latchkette ist.Essential Here is that the start or stop signal to the latch chains of respective Latchkettenanordnung with different delay times supplied is the general fraction of the sweep time of a signal value through the latch of a latch string. Are advantageous in one Latchkettenanordnung with N Latchketten the individual delay times by time intervals ΔT / N offset from one another, where ΔT the passage time of a signal value through a latch of a latch string is.
Zur Bestimmung der Phasenlage eines Start- oder Stoppsignals wird nun nicht nur die Lage des dem Start- oder Stoppsignals entsprechenden binären Signalwerts auf einer Latchkette sondern auf allen Latchketten der Latchkettenanordnung ausgewertet. Durch eine kombinierte Auswertung der Lagen der binären Signalwerte auf den Latchketten der Latchkettenanordnung, insbesondere durch die Bildung des arithmetischen Mittelwerts, wird eine erhöhte Auflösung bei der Ermittlung der Lage des binären Signalwerts erhalten. Während bei Einsatz einer einzelnen Latchkette die Ortsauflösung durch die Anzahl der Latches der Latchkette vorgegeben ist, kann durch die kombinierte Auswertung der Lagen der Signalwerten auf den Latchketten der Latchkettenanordnung eine Subpixelauflösung derart erhalten werden, dass die Lage des binären Signalwerts mit einer höheren Ortsauflösung als die durch die diskrete Anordnung der Latches vorgegebene Rasterung ermöglicht wird. Diese höhere Ortsauflösung bei der Ermittlung der Lage des binären Signalwerts auf den Latchketten führt zu einer entsprechend erhöhten Zeitauflösung bei der Bestimmung des Aufbaus und Endes des Messimpulses.In order to determine the phase position of a start or stop signal, not only the position of the binary signal value corresponding to the start or stop signal is evaluated on a latch chain, but instead on all latch chains of the latch chain arrangement. By a combined evaluation of the positions of the binary signal values on the latch chains of the latch chain arrangement, in particular by the formation of the arithmetic mean, an increased resolution is obtained in the determination of the position of the binary signal value. Whereas the spatial resolution is predetermined by the number of latches of the latch chain when a single latch chain is used, a subpixel resolution can be obtained by the combined evaluation of the positions of the signal values on the latch chains of the latch chain arrangement such that the position of the binary signal value has a higher spatial resolution than the one by the discrete arrangement of the latches predefined screening is made possible. This higher spatial resolution in determining the position of the binary signal value on the latch chains leads to a correspondingly increased time resolution in the determination of the structure and end of the measuring pulse.
In einer besonders vorteilhaften Ausführungsform der Erfindung können beide Varianten der Erfindung kombiniert werden, wodurch die Zeitauflösung der Zeitmessung weiter erhöht wird.In A particularly advantageous embodiment of the invention can both Variants of the invention are combined, whereby the time resolution of Timing further increased becomes.
Die Erfindung wird im Nachstehenden anhand der Zeichnungen erläutert. Es zeigen:The The invention will be explained below with reference to the drawings. It demonstrate:
Die
Als
weiterer Eingangswert wird über
eine Leitung
Schließlich wird über eine
weitere Leitung
Das
Steuersignal wird in eine Steuereinheit
Durch
Ansteuerung des Kalibriermultiplexers
Die
Steuereinheit
Der
digitale Zähler
Das
Latch
Damit
zwischen allen Latches
Zur
Auswahl der Betriebsart einer Latchkette
Die
Messung des Zeitintervalls mittels der elektronischen Schaltung
Das vierte Zeitdiagramm zeigt das als Stopppuls ausgebildete Stoppsignal. Der Stopppuls ist von einem Übergang des Signalwerts 1 auf den Signalwert 0 gebildet, welcher zu einer Zeit t3 (t3 > t0) auftritt. Das Stoppsignal wird der zweiten Latchkette zugeführt, deren Betriebsmodus im fünften Zeitdiagramm dargestellt ist.The fourth timing diagram shows the stop signal formed as a stop pulse. The stop pulse is formed by a transition of the signal value 1 to the signal value 0, which occurs at a time t 3 (t 3 > t 0 ). The stop signal is fed to the second latch chain, whose operating mode is shown in the fifth timing diagram.
Wie
aus der
Zur
Messung des Zeitintervalls, das heißt der Dauer des Messimpulses Δt = t3 – t0, wird der Startpuls der ersten Latchkette
Die
steigende Flanke des Startpulses wird phasenstarr zum Systemtakt
abgebildet, in dem diese Flanke entlang der Latchkette
In
dem vorliegenden Ausführungsbeispiel sind
die Längen
der Latchkette
In
analoger Weise wird die Phasenlage des Stopppulses zum Systemtakt
bestimmt. Hier wird der Stopppuls zum Zeitpunkt t3 der
zweiten Latchkette
Schließlich werden
mit dem Zähler
Die
vom Zähler
Zur
Kalibrierung der elektronischen Schaltung
Vorzugsweise
entspricht die Gesamtdurchlaufzeit der Latchketten
Durch
die jederzeit durchführbare
Kalibrierung können
Schwankungen der Durchlaufzeiten der Latchketten
Analog
zur Ausführungsform
gemäß
Die
so ausgebildete Latchkettenanordnung
Im
Unterschied zu einer elektronischen Schaltung
Dabei
wird dieses Signal der ersten Latchkette
Dabei
wird mit dem ersten Verzögerungsglied
Generell
sind die mit den Verzögerungsgliedern
Bevorzugt
werden bei einer Latchkettenanordnung
Dies
bedeutet, dass der ersten Latchkette
Durch
eine kombinierte Auswertung der Durchläufe eines einem Start- oder
Stoppsignal entsprechenden binären
Signalwerts auf den Latchketten
Dies
wird anhand des in
Die
Lagen des Signalwerts 1 auf allen Latchketten
Da
die Zuführung
des Signalwerts auf die erste Latchkette
In
der Berechnungseinheit wird der Mittelwert der Lagen des Signalwerts
1 auf den Latchketten
Im
vorliegenden Fall ergibt sich für
die gemittelte Lage des Signalwerts der Wert 4,666. Durch die kombinierte
Auswertung aller Latchketten
Die
Verzögerungsglieder
- 11
- elektronische Schaltungelectronic circuit
- 22
- differentieller Empfängerdifferential receiver
- 33
- differentieller Empfängerdifferential receiver
- 44
- Pulskonfiguratorpulse configurator
- 55
- Leitungmanagement
- 66
- Leitungmanagement
- 77
- Steuereinheitcontrol unit
- 88th
- KalibriermultiplexerKalibriermultiplexer
- 99
- Kalibrierschaltungcalibration
- 1010
- Zählercounter
- 1111
- LatchkettenanordnungLatchkettenanordnung
- 11a11a
- LatchketteLatchkette
- 11b11b
- LatchketteLatchkette
- 110110
- LatchketteLatchkette
- 111111
- LatchketteLatchkette
- 112112
- LatchketteLatchkette
- 12a12a
- Clock-TreeClock tree
- 12b12b
- Clock-TreeClock tree
- 1313
- Berechnungseinheitcalculation unit
- 1414
- Ausgangoutput
- 1515
- Latchlatch
- 15a15a
- LaufzeitgliedDelay element
- 15b15b
- Speichergliedmemory element
- 1616
- Gateleitunggate line
- 1717
- ClearleitungClear line
- 1818
- Verzögerungsglieddelay
- 18'18 '
- Verzögerungsglieddelay
- 1919
- Treiberdriver
- 2020
- Kondensatorcapacitor
- 2121
- Transistortransistor
Claims (22)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200710032227 DE102007032227B4 (en) | 2006-02-14 | 2007-07-11 | Electronic circuit for measuring a time interval |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200610006624 DE102006006624B4 (en) | 2006-02-14 | 2006-02-14 | Electronic circuit for measuring a time interval |
DE200710032227 DE102007032227B4 (en) | 2006-02-14 | 2007-07-11 | Electronic circuit for measuring a time interval |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007032227A1 DE102007032227A1 (en) | 2009-01-22 |
DE102007032227B4 true DE102007032227B4 (en) | 2009-10-29 |
Family
ID=38266020
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200610006624 Expired - Fee Related DE102006006624B4 (en) | 2006-02-14 | 2006-02-14 | Electronic circuit for measuring a time interval |
DE200710032227 Expired - Fee Related DE102007032227B4 (en) | 2006-02-14 | 2007-07-11 | Electronic circuit for measuring a time interval |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200610006624 Expired - Fee Related DE102006006624B4 (en) | 2006-02-14 | 2006-02-14 | Electronic circuit for measuring a time interval |
Country Status (1)
Country | Link |
---|---|
DE (2) | DE102006006624B4 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006006624B4 (en) | 2006-02-14 | 2008-10-16 | Smartlogic Gmbh | Electronic circuit for measuring a time interval |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0508232B1 (en) * | 1991-04-09 | 1996-03-06 | MSC MICROCOMPUTERS SYSTEMS COMPONENTS VERTRIEBS GmbH | Electronic circuit for measuring short time-intervals |
US5903522A (en) * | 1996-04-19 | 1999-05-11 | Oak Technology, Inc. | Free loop interval timer and modulator |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006006624B4 (en) | 2006-02-14 | 2008-10-16 | Smartlogic Gmbh | Electronic circuit for measuring a time interval |
-
2006
- 2006-02-14 DE DE200610006624 patent/DE102006006624B4/en not_active Expired - Fee Related
-
2007
- 2007-07-11 DE DE200710032227 patent/DE102007032227B4/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0508232B1 (en) * | 1991-04-09 | 1996-03-06 | MSC MICROCOMPUTERS SYSTEMS COMPONENTS VERTRIEBS GmbH | Electronic circuit for measuring short time-intervals |
US5903522A (en) * | 1996-04-19 | 1999-05-11 | Oak Technology, Inc. | Free loop interval timer and modulator |
Also Published As
Publication number | Publication date |
---|---|
DE102006006624B4 (en) | 2008-10-16 |
DE102006006624A1 (en) | 2007-08-16 |
DE102007032227A1 (en) | 2009-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60204597T2 (en) | COMPACT AUTOMATIC TESTER (ATE) WITH TIMING STAMP SYSTEM | |
DE102008046831B4 (en) | Event-controlled time interval measurement | |
DE69815686T2 (en) | TIMER WITH A SHORT RECOVERY TIME BETWEEN THE PULSE | |
DE69830521T2 (en) | Automatic circuit tester for semiconductor devices | |
DE69014701T2 (en) | Method of operating a programmable delay circuit and programmable delay circuit. | |
DE102008006301B4 (en) | Circuit for detecting voltage changes and method for detecting a voltage change | |
DE69833595T2 (en) | Synchronous delay circuit system | |
DE102007023889B4 (en) | Timing circuit with pulse delay circuit | |
EP1251357B1 (en) | Resistance measurement | |
DE3224838A1 (en) | ELECTRONIC WATCH WITH A QUARTZ CRYSTAL OSCILLATOR CIRCUIT | |
DE102005024648A1 (en) | Electrical circuit for measuring times and method for measuring times | |
EP0594670B1 (en) | Device for generating oscillations and use thereof | |
DE102006028344A1 (en) | A / D converter implemented using only digital circuit components and digital signal processing | |
DE10139061C2 (en) | Gate transition counter | |
DE10010888B4 (en) | Circuit arrangement and method for evaluating capacities in matrices | |
DE102004009505A1 (en) | Integrated semiconductor circuit with a simple temperature detection circuit | |
DE102007032227B4 (en) | Electronic circuit for measuring a time interval | |
EP1494038B1 (en) | Method and device for the determination of the ratio of a RC time constant in an integrated circuit to a set value | |
DE2845154C2 (en) | Electronic clock | |
EP1264401B9 (en) | Arrangement and method for adjusting the slope times of one or more drivers and a driver circuit | |
DE10126298A1 (en) | Method and device for measuring the phase shift between a periodic signal and an output signal at an output of an electronic component | |
DE10313578B4 (en) | Magnetic field sensor apparatus for directly generating digital sensor data from a magnetic field sensor element | |
DE2936492C2 (en) | ||
DE2543342A1 (en) | CIRCUIT ARRANGEMENT AND METHOD OF MEASURING THE ACCURACY OF A TIMEPIECE | |
DE19620736C1 (en) | Electronic circuit for high resolution measuring of times using oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref document number: 102006006624 Country of ref document: DE Kind code of ref document: P |
|
OP8 | Request for examination as to paragraph 44 patent law | ||
AF | Is addition to no. |
Ref document number: 102006006624 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |