DE102007013803A1 - MOS Transistor mit verbessertem Driftgebiet - Google Patents

MOS Transistor mit verbessertem Driftgebiet Download PDF

Info

Publication number
DE102007013803A1
DE102007013803A1 DE102007013803A DE102007013803A DE102007013803A1 DE 102007013803 A1 DE102007013803 A1 DE 102007013803A1 DE 102007013803 A DE102007013803 A DE 102007013803A DE 102007013803 A DE102007013803 A DE 102007013803A DE 102007013803 A1 DE102007013803 A1 DE 102007013803A1
Authority
DE
Germany
Prior art keywords
trenches
drain
conductivity type
mos transistor
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007013803A
Other languages
English (en)
Inventor
Rainer Dr. Minixhofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102007013803A priority Critical patent/DE102007013803A1/de
Publication of DE102007013803A1 publication Critical patent/DE102007013803A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein Hochvolt-CMOS-Transistor vorgeschlagen, bei dem im Bereich des Driftgebiets eine Mehrzahl paralleler voneinander beabstandeter Gräben parallel zur Stromflussrichtung vorgesehen werden, die als vertikale Feldplatten dienen. Die Gräben sind elektrisch gegen den Halbleiterkörper durch eine die Grabenwände auskleidende Isolationsschicht isoliert und mit einem elektrisch leitfähigen Material befüllt.

Description

  • Die Erfindung betrifft einen Hochvolt-CMOS-Transistor mit hoher Breakdown-Spannung.
  • Bei bekannten HV-CMOS-Transistoren wird eine hohe Breakdown-Spannung dadurch erreicht, indem die Gate-Elektrode zur Zurückdrängung des hohen elektrischen Feldes weg vom empfindlichen Gateoxid genutzt wird. Eine weitere Verbesserung der Breakdown-Spannung gelingt mit dem RESURF-Effekt (Reduced Surface Field). Diese Technik ist eine der am meisten gebrauchten Methoden beim Design von Hochvoltbauelementen mit niedrigem Widerstand. Der RESURF-Effekt verteilt die Potentiallinien über einen größeren Teil des Bauelements und im Wesentlichen unter einem Feldoxid in lateraler Richtung hin zum Drain. Im Ergebnis wird ein optimaler Abstand der Potentiallinien beim Breakdown erhalten. Durch das Nutzen von Feldplatten, die den RESURF-Effekt erzeugen, kann die Breakdown-Spannung signifikant erhöht werden. Alternativ kann unter Beibehaltung derselben Breakdown-Spannung die Dotierstoffkonzentration entsprechend erhöht werden. Verglichen mit Bauelementen ohne Feldplatte ergibt dies einen verbesserten Einschaltwiderstand. (On-Resistance).
  • Leider ist das elektrische Feld der Feldplatte nur in dem oberflächennahen Siliziumsubstratbereich nahe der Grenze zwischen dem Driftgebiet und dem Isolationsgebiet unter der Feldplatte des Hochvoltbauelements wirksam. Dies liegt daran, dass das Feld nicht tief genug in das Driftgebiet eindringt. Daher kann die Potentialverteilung am Übergang zwischen dem Driftgebiet und der Bodydotierung durch diesen Ansatz nicht verbessert werden. Dementsprechend ist die Breakdown-Spannung und in der Folge auch der Einschaltwiderstand durch die Feldverteilung am Übergang zwischen Drain und Bodydotierung unterhalb des Driftgebiets begrenzt.
  • Um die Potenzialverteilung des elektrischen Felds unterhalb des Driftgebiets von Hochvolt-CMOS-Bauelementen zu verbessern, wurden bereits verschiedene Ansätze vorgeschlagen. Gemeinsames Merkmal aller dieser Ansätze ist die Verwendung eines modifizierten Driftgebiets und/oder einer Bodydotierung unterhalb des Driftgebiets des HV-CMOS-Transistors, um die Potentialverteilung am Übergang zwischen Drain und Bodydotierung zu verbessern. Aus der US 2004/0084744 A1 ist ein solcher Hochvolt-Transistor bekannt, der eine vergrabene Schicht nutzt, um eine BIAS-Spannung unterhalb des Driftgebiets anzulegen. Eine vergrabene Schicht erfordert aber einen komplexen Prozessablauf bei der Herstellung, der normalerweise aber zu vermeiden ist.
  • Aufgabe der vorliegenden Erfindung ist es, einen Hochvolttransistor anzugeben, der ein Driftgebiet mit verbesserter Potentialverteilung mit prozesstechnisch einfachen Mitteln erreicht.
  • Diese Aufgabe wird durch einen MOS-Transistor mit dem Merkmal von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen des Transistors sind weiteren Ansprüchen zu entnehmen.
  • Es wird ein MOS-Transistor vom Hochvolttyp vorgeschlagen, bei dem die Potentialverteilung im Driftgebiet durch zusätzlich eingeführte vertikale Feldplatten verbessert wird. Die Feldplatten sind in Form von parallel zueinander angeordneter Gräben realisiert, die sich im Driftgebiet insbesondere pa rallel zur kürzesten Verbindung zwischen Source und Drain erstrecken, die mit einem elektrisch leitfähigen Material gefüllt sind und gegen das Halbleitersubstrat mit einer die Grabenwände auskleidenden Isolationsschicht isoliert sind. Mit Hilfe dieser als vertikale Feldplatten dienenden Gräben kann der RESURF-Effekt auch auf das tiefer liegende Bulk-Material des Driftgebiets ausgedehnt werden. Auf diese Weise kann die Dotierstoffkonzentration im Driftgebiet erhöht werden und ein geringerer Einschaltwiderstand des Hochvolttransistors erreicht werden.
  • Die Wirkung der mit elektrisch leitfähigem Material gefüllten Gräben als Feldplatte wird durch Beaufschlagung mit einem entsprechenden Potential erreicht, beispielsweise durch Verbinden mit Gate-Potential. In einer vorteilhaften Ausgestaltung ist daher das elektrisch leitfähige Material elektrisch leitend mit der Gate-Elektrode verbunden.
  • Der übrige Aufbau des Hochvolttransistors ist von der Erfindung nicht betroffen und kann in an sich bekannter Weise ausgeführt sein. Der Transistor umfasst ein Halbleitersubstrat, in dem eine Source und eine Drain vom ersten Leitfähigkeitstyp ausgebildet sind. Ein Kanalgebiet ist zwischen Source und Drain unter einem Gate angeordnet, welches ein Gateoxid und eine Gate-Elektrode umfasst. Das Kanalgebiet weist eine Dotierung vom zweiten Leitfähigkeitstyp auf.
  • Im Driftgebiet, welches sich zwischen Kanalgebiet und Drain erstreckt, ist vorzugsweise eine Dotierung vom ersten Leitfähigkeitstyp vorgesehen, wobei die Dotierungsstärke zur Drain hin ansteigt. Das Driftgebiet kann zumindest zwei ineinander verschachtelte Wannen vom ersten Leitfähigkeitstyp umfassen, deren genaue Lage und Dotierungsstärke den Dotierstoffgradient im Driftgebiet bestimmt.
  • Der Transistor kann in einer Epitaxie-Schicht vom ersten Leitfähigkeitstyp angeordnet sein, die über einem Halbleitermaterial vom zweiten Leitfähigkeitstyp aufgebracht ist. Möglich ist es auch, den Transistor in einer dotierten Wanne vom ersten Leitfähigkeitstyp anzuordnen, die in einem Halbleitersubstrat vom zweiten Leitfähigkeitstyp erzeugt ist. In allen Fällen ist die Epitaxie-Schicht beziehungsweise die Wanne, in der der Transistor angeordnet ist, gegen das übrige Halbleitersubstrat durch einen Halbleiterübergang isoliert.
  • Vorteilhaft ist es, wenn sich die Gräben von der Oberfläche des Halbleitersubstrats zumindest bis zum Halbleiterübergang erstrecken, der zwischen Driftgebiet und Halbleitersubstrat oder zwischen Driftgebiet und einer den Transistor umschließenden isolierenden Wanne ausgebildet ist. Auf diese Weise kann die Potentialverteilung von den als vertikale Feldplatten fungierenden Gräben über das gesamte Driftgebiet bis zum isolierenden Halbleiterübergang beeinflusst und in gewünschter Weise gestaltet werden, so dass mit solch tief reichenden vertikalen Feldplatten der größtmögliche Effekt bezüglich verbesserter Breakdown-Spannung erzielt wird.
  • Über dem Driftgebiet kann nahe der Oberfläche des Halbleitersubstrats ein isolierendes Gebiet vorgesehen sein, beispielsweise ein Feldoxidbereich oder ein STI-Gebiet (Shallow Trench Isolation).
  • Die Länge der elektrisch leitend gefüllten Gräben bestimmt den Bereich, dessen Potentialverteilung verbessert wird. Eine maximale Länge der Gräben ist daher üblicherweise durch die Länge des Driftgebiets bestimmt.
  • Vorteilhaft ist es, die Länge der Gräben durch die entsprechende Ausdehnung des zu beschränken. Maximal kann sich ein als vertikale Feldplatte dienender Graben dann von der sourceseitigen Kante des Isolationsgebiets unter dem gesamten isolierenden Gebiet erstrecken. Innerhalb dieser maximalen Ausdehnung kann die Länge der Gräben auf einen gewünschten Wert eingestellt werden. Vorteilhaft ist es jedoch, wenn sich die Gräben bis zur Grenze zwischen isolierendem Gebiet und Drain erstrecken und wenn für das sourceseitige Ende der Gräben ein Punkt gewählt ist, der unterhalb des Isolationsgebiets liegt. Eine weitere Ausdehnung in Richtung Source würde die Kanalweite verkürzen und damit die Stromtragfähigkeit und weitere Eigenschaften des Transistors verschlechtern.
  • Die Gräben können mit dotiertem Polysilizium oder einem Silizid als elektrisch leitfähigem Material befüllt sein. Als Isolationsschicht zwischen der elektrisch leitfähigen Grabenfüllung und dem Halbleitersubstrat kann eine dünne Oxidschicht oder eine beliebige andere isolierende Schicht dienen. Die Isolationsschicht kann abgeschieden, aufgewachsen oder durch Oxidation erzeugt werden. Sie kann auch durch eine Kombination dieser Verfahren erzeugt werden.
  • In einer Ausgestaltung des Transistors ist die Source in einer als Bodydotierung fungierenden Wanne vom zweiten Leitfähigkeitstyp angeordnet, die das Kanalgebiet mit umfasst. Die Drain ist in einer Epitaxie-Schicht oder in einer Wanne vom ersten Leitfähigkeitstyp angeordnet, innerhalb der sich auch das Driftgebiet erstreckt.
  • Möglich ist es auch, das Kanalgebiet als separates Dotierungsgebiet vom zweiten Leitfähigkeitstyp zwischen Source und Drain auszubilden.
  • In einer Ausgestaltung ist der Hochvolttransistor vom NMOS-Typ, bei dem der erste Leitfähigkeitstyp einer n-Dotierung und die Dotierung vom zweiten Leitfähigkeitstyp einer p-Dotierung entsprechen.
  • Das Gate kann eine Gate-Elektrode aus Polysilizium oder einem anderen leitfähigen Material umfassen. Das Gateoxid, welches die Gate-Elektrode elektrisch gegen das Halbleitersubstrat isoliert, ist vorzugsweise eine dünne Siliziumoxidschicht. Die Dicke der Gateoxid-Schicht ist dabei abhängig von der vorgesehenen anzulegenden Gatespannung und steigt mit dieser an.
  • Mit leitfähigem Material gefüllte und gegen das Substrat isolierte Gräben haben neben der Funktion als vertikale Feldplatte auch noch eine isolierende Wirkung. Diese kann vorteilhaft dazu ausgenutzt werden, das aktive Transistorgebiet am Transistorkopf gegen das übrige Halbleitersubstrat zu isolieren. Dazu ist es vorteilhaft, im Transistor eine Mehrzahl von parallelen Gräben vorzusehen und die äußeren Gräben so zu verlängern, dass sie zumindest Drift- und Kanalgebiet gegen das übrige Halbleitersubstrat isolieren. Dabei ist es möglich, das elektrisch leitfähige Material in den äußeren Gräben auf ein gewünschtes Potential zu legen, welches z. B. dem der übrigen Gräben entspricht. Möglich ist es jedoch auch, diese äußeren Gräben allein zur Isolation zu verwenden und deren elektrisch leitfähiges Material nicht mit einem äußeren Potential zu beaufschlagen.
  • In einer besonderen Ausführung weist der MOS-Transistor eine symmetrische Anordnung auf, bei der zwei Transistoren vom gleichen Typ spiegelbildlich beiderseits der von beiden Transistoren gemeinsam genutzten Drain angeordnet sind.
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Diese dienen allein der Veranschaulichung der Erfindung sind daher nur schematisch und nicht maßstabsgetreu ausgeführt.
  • 1 zeigt einen bekannten Hochvolttransistor im schematischen Querschnitt,
  • 2 zeigt einen Hochvolttransistor mit als vertikale Feldplatten dienenden Gräben in der Draufsicht,
  • 3 zeigt einen schematischen Querschnitt durch zwei solcher Gräben,
  • 4 und 5 zeigen weitere Ausführungsformen von Hochvolttransistoren, und
  • 6 zeigt ein Verfahren zur Herstellung der Gräben für den Hochvolttransistor anhand schematischer Querschnitt während verschiedener Verfahrensstufen.
  • 1 zeigt einen typischen Hochvolt-CMOS-Transistor, der als NMOS-Transistor ausgebildet ist. Das Bauelement umfasst Source S, einen Gate-Stapel mit der Gate-Elektrode GE, eine Drain D sowie im Anschluss an die Drain ein isolierendes Gebiet IG. Der Gate-Stapel verläuft von der Source S über das Kanalgebiet KG und überlappt teilweise das isolierende Gebiet IG, wo er als herkömmliche (horizontale Feldplatte dient.
  • In dieser Ausführungsform ist die Bodydotierung in Form einer p-Wanne ausgebildet, die in einem n-dotierten Gebiet angeordnet ist. Das n-dotierte Gebiet kann eine n-dotierte epitaktische Schicht sein oder eine tiefe n-Wanne, in der alle anderen dotierten Gebiete eingebracht sind.
  • Das Driftgebiet DG erstreckt sich unterhalb des isolierenden Gebiets IG und weist in Stromflussrichtung gesehen eine Länge Ld auf. Ein Halbleiterübergang HU zwischen der n-dotierten epitaktischen Schicht (oder der tiefen n-Wanne) und dem p-dotierten Substrat SU isoliert den Transistor gegen das übrige Substrat.
  • 2 zeigt den in 1 im Querschnitt dargestellten Transistor in der Draufsicht in einer möglichen Konfiguration. In der Draufsicht ist gut zu erkennen, dass Source S, Drain D und Kanalgebiet KG in einem aktiven, nicht vom isolierenden Gebiet IG bedeckten Bereich angeordnet sind. Zusätzlich zu dieser insoweit bekannten Struktur eines Hochvolttransistors weist der vorgeschlagene Transistor nun eine Anzahl paralleler Gräben GR auf, die sich in Stromflussrichtung zwischen Source S und Drain D erstrecken.
  • Es werden nun zunächst die innen liegenden Gräben GRI betrachtet, die als vertikale Feldplatten für den Hochvolttransistor dienen. Sie erstrecken sich maximal über die Länge Ld des Driftgebiets, sind also vollständig unterhalb des isolierenden Gebiets IG angeordnet. Vorzugsweise schließt das drainseitige in der Figur rechte Ende der Gräben mit der Kante des isolierenden Gebiets IG ab. Das linke, sourceseitige Ende der inneren Gräben GRI kann maximal ebenfalls bis zur sourceseitigen Kante des isolierenden Gebiets reichen. Mög lich ist es jedoch auch, die Gräben an der Source-Seite nicht bis an die Grenze des isolierenden Gebiets IG zu führen, so dass ihre Länge kürzer ist als die Länge Ld des Driftgebiets.
  • Im Gegensatz dazu sind die äußeren Gräben GRA an den beiden Transistorköpfen angeordnet und grenzen den Transistor vom übrigen Halbleitergebiet ab. Sie erstrecken sich sourceseitig zumindest bis zum Ende der Gate-Elektrode GE, können jedoch auch bis über die Source hinaus geführt werden. Gleiches gilt für das drainseitige Ende der äußeren, wo sich die Gräben GRA zumindest bis zur dortigen Kante des isolierenden Gebiets IG und vorteilhaft auch noch bis über das Drain-Gebiet D hinaus erstrecken.
  • Es kann vorgesehen sein, die inneren Gräben GRI mit einem äußeren Potential, beispielsweise mit dem Gate-Potential zu belegen, die äußeren Gräben dagegen ohne äußere Kontaktierung zu belassen. Möglich ist es jedoch, auch die äußeren Gräben GRA auf das Potential der inneren Gräben GRI beziehungsweise der Gate-Elektrode GE zu legen.
  • Im dargestellten Transistor ist die Bodydotierung BD ausschließlich im aktiven Gebiet eingebracht. Die Überlappung der Gate-Elektrode mit der Bodydotierung definiert die Länge des Kanalgebiets KG. Benachbart zur Source ist ein Bodykontakt BK in Form einer hohen Dotierung vom zweiten Leitfähigkeitstyp eingebracht. Source S und Drain D weisen eine hohe Dotierung vom ersten Leitfähigkeitstyp auf. Das Driftgebiet weist ebenfalls eine Dotierung vom ersten Leitfähigkeitstyp auf.
  • In der 2 ist weiterhin die Schnittkante AA dargestellt, entlang der ein der 1 entsprechender Querschnitt durch den Transistor erhalten werden kann. Die mit einer gepunkteten Linie dargestellte Rechteck entspricht einem Gebiet, das anhand der 3 mittels eines dort dargestellten Querschnitts durch zwei innere Gräben GR quer zur Stromflussrichtung und damit quer zu den Gräben näher erläutert ist.
  • 3 zeigt anhand dieses Querschnitts den Aufbau der Gräben GR. Diese sind mit einer gegebenen Technik und insbesondere mittels einer Ätztechnik in dem Halbleitersubstrat erzeugt, wobei die eingesetzte Technik die Querschnittsform der Gräben bestimmt. Ein angestrebter idealisierter Graben weist eine rechteckige Querschnittsfläche mit zur Substartoberfläche vertikalen Seitenwänden auf. Möglich sind jedoch auch andere Grabenformen mit insbesondere sich nach unten hin verjüngendem Grabenquerschnitt sowie mit oben abgerundeten Kanten.
  • Die Tiefe der Gräben GR ist vorteilhaft so bemessen, dass sie zumindest bis zum Halbleiterübergang HU reicht, der das Driftgebiet vom ersten Leitfähigkeitstyp und das darunter liegende Substrat SU vom zweiten Leitfähigkeitstyp trennt. Zumindest die Innenwand und die Böden der Gräben GR sind mit einer Grabenisolation GI ausgekleidet. Diese umfasst ein dielektrisches isolierendes Material, welches in einer Schichtdicke aufgebracht ist, die die gewünschte elektrische Isolation gewährleisten kann. Vorzugsweise ist die Grabenisolation GI eine abgeschiedene dielektrische Schicht. Möglich ist es jedoch auch, die Grabenisolation teilweise oder vollständig als thermisches Oxid durch thermische Oxidation des Substratmaterials zu erzeugen.
  • Die Gräben GR sind vollständig mit einer Grabenfüllung GF gefüllt, welche eine hohe elektrische Leitfähigkeit aufweist.
  • Als Grabenfüllung kann Metall und insbesondere Silizid dienen, jedoch sind auch Grabenfüllungen GF aus hochdotiertem Polysilizium möglich.
  • Um die Strukturierung des Transistors und insbesondere der darüber angeordneten Gate-Elektrode nicht zu behindern, ist die Grabenfüllung vorzugsweise planarisiert und schließt bündig mit den Grabenkanten bzw. mit der Substartoberfläche ab. Über der Grabenfüllung GF ist die Gate-Elektrode GE aufgebracht, insbesondere eine Polysiliziumschicht. Das in 3 dargestellte Gateoxid GO deckt die Gräben nur im Falle einer Polysilizium umfassenden Grabenfüllung GF ab, da sich nur dann durch thermische Oxidation dort eine Gateoxid bilden kann. In allen anderen Ausführungen steht die elektrisch leitende Grabenfüllung GF direkt mit der Gateelektrode GE in Kontakt.
  • In der Figur nicht dargestellt sind Öffnungen im Gateoxid GO im Bereich der Gräben GR,, die im Falle einer Polysilizium umfassenden Grabenfüllung GF erforderlich sind, um eine elektrische Verbindung zwischen Grabenfüllung GF und Gate-Elektrode GE ermöglichen und die elektrisch leitende Grabenfüllung GF elektrisch auf das Potential der Gate-Elektrode GE anzuheben.
  • 4 zeigt eine weitere mögliche Ausführung eines Hochvolttransistors, die mit den vorgeschlagenen Gräben GR kombiniert werden kann. Im Unterschied zum Transistor nach 1 ist hier das Driftgebiet DG in Form einer Wanne vom ersten Leitfähigkeitstyp realisiert, die in eine epitaktische Schicht vom zweiten Leitfähigkeitstyp oder eine entsprechend große tiefe Wanne vom zweiten Leitfähigkeitstyp eingebracht ist. Auch hier erstreckt sich das Driftgebiet über eine Länge Ld, deren source- und drainseitige Begrenzung den Kanten des isolierenden Gebiets IG entspricht. Auch hier können sich über die Länge des Driftgebiets erstreckende Gräben parallel zur Stromflussrichtung eingebracht werden. Die Grabentiefe TGR wird zumindest so groß gewählt, dass die Gräben bis zur Grenze zwischen der p-dotierten Schicht und dem darunter liegenden n-dotierten Halbleitersubstrat reichen. Die Source kann wie in 4 dargestellt außerdem in einer weiteren p-dotierten Wanne (zweiter Leitfähigkeitstyp) angeordnet sein.
  • 5 zeigt eine weitere mögliche Ausführungsform eines Hochvolttransistors, bei dem der Transistor in einer Schicht oder Wanne vom ersten Leitfähigkeitstyp angeordnet ist. In diese Schicht sind Source und Drain S, D in Form hochdotierter Gebiete vom ersten Leitfähigkeitstyp eingebracht. Als wesentlicher Unterschied ist die Bodydotierung BD in Form eines dotierten Gebiets vom zweiten Leitfähigkeitstyp zwischen Source und isolierendem Gebiet IG eingebracht. Auf diese Weise ist es möglich die Kanallänge, die durch die Überlappung von Gate-Elektrode GE und Bodydotierung BD im aktiven Gebiet definiert ist, in der Größe ausschließlich durch die Abmessungen der Bodydotierung BD und damit mit Hilfe einer einzigen Maske bei der Herstellung zu bestimmen und zu definieren. Das Driftgebiet DG der Länge Ld unterhalb des isolierenden Gebiets IG bestimmt die Maximalabmessungen der als vertikale Feldplatten dienenden Gräben GRI.
  • 6 zeigt ein mögliches Verfahren zur Herstellung der Gräben GR. Dazu wird im Halbleitersubstrat SU mit dem Halbleiterübergang HU zunächst eine Reihe zueinander paralleler Gräben geätzt. Die Grabentiefe ist zumindest so bemessen, dass die Gräben bis zum Halbleiterübergang HU reichen. Die Querschnittsform der Gräben ist durch die verwendete Ätztech nik vorgegeben. Die Breite der Gräben ist zumindest so gewählt, dass der Grabenquerschnitt ausreichend ist zum Einbringen einer Grabenisolierung und einer elektrisch leitenden Grabenfüllung. Die Gräben können jedoch auch eine größere Breite aufweisen, ohne dass ihre Funktion als vertikale Feldplatte dadurch gestört ist.
  • Der Abstand der Gräben voneinander kann maximal so bemessen werden, dass sich der Feldeffekt durch das an die vertikalen Feldplatten angelegte Potential auf den gesamten Raum zwischen zwei benachbarten Gräben erstrecken kann. Doch auch bei größer gewähltem Abstand wird noch ein vorteilhafter Effekt erzielt, indem der RESURF-Effekt zumindest in der Nachbarschaft der Gräben GR bis in die Tiefe hinein verlängert wird. 6A zeigt die Anordnung nach dem Herstellen der Gräben.
  • 6B zeigt die Anordnung nach dem Aufbringen der Grabenisolation GI, die vorzugsweise ganzflächig und kantenbedeckend dielektrische Schicht abgeschieden wird. Vorzugsweise ist die Grabenisolation GI eine ausreichend dicke Oxidschicht, Nitridschicht oder eine Kombination unterschiedlicher dielektrischer Schichten.
  • Nach dem Erzeugen der Grabenisolation GI weisen die Gräben GR noch einen ausreichend frei bleibenden Querschnitt auf, der das vollständige und insbesondere hohlraumfreie Befüllen der Gräben mit einer elektrisch leitenden Grabenfüllung GF ermöglicht. Dazu wird ein elektrisch leitendes Material ganzflächig und vorzugsweise kantenbedeckend solange abgeschieden, bis die Gräben vollständig mit dem elektrisch leitfähigem Material aufgefüllt sind. 6C zeigt die Anordnung auf dieser Verfahrensstufe.
  • Im nächsten Schritt wird das elektrisch leitende Material bis zur Oberfläche des Substrats zurückgeätzt, so dass das elektrisch leitfähige Material ausschließlich als Grabenfüllung GF innerhalb der Gräben GR verbleibt und die Oberfläche annähernd planarisiert ist.
  • 6D zeigt die Anordnung nach dem Herstellen eines Gateoxids GO, welches ganzflächig über der Anordnung erzeugt wird und nur im Fall einer Grabenfüllung GF aus Polysilizium zu einer Abdeckung/Isolation der Grabenfüllung führt, die anschließend stellenweise oder vollständig über dem Bereich der Grabenfüllung wieder entfernt wird. 6F zeigt die Anordnung nach der Erzeugung der Gate-Elektrode GE, die ebenfalls als ganzflächige Schicht, beispielsweise als dotierte Polysiliziumschicht abgeschieden wird.
  • Abschließend wird der Gate-Stapel, umfassend die Gate-Elektrode GE und das darunter liegende Gateoxid GO auf die gewünschte Abmessungen für das Gate strukturiert. Dazu wird der Gate-Bereich mit einer Maske abgedeckt und der im Übrigen freiliegende Bereich der Gate-Stapel bis auf die Oberfläche der Grabenisolierung GE oder gar des Substrats SU entfernt. 6G zeigt die Anordnung auf dieser Verfahrensstufe.
  • Die Anzahl der Gräben, die für einen vorgeschlagenen Hochvolttransistor zwischen Source und Drain im Driftgebiet eingebracht werden, ist abhängig von der Kanalbreite, der Breite der Gräben und der Entfernung der Gräben voneinander. Eine optimale Entfernung der Gräben ist wie gesagt ausreichend gering, dass der RESURF-Effekt sich auf das gesamte Volumen zwischen zwei benachbarten Gräben erstrecken kann. Daher ist der optimale Abstand, der gerade eben eine vollständige Erstreckung des RESURF-Effekts auf den Zwischenraum ermög licht, zusätzlich noch von dem an der Grabenfüllung GF angelegten Potenzial insbesondere dem Potenzial der Gate-Elektrode abhängig. Eine größere Gate-Spannung ermöglicht einen größeren Grabenabstand, während eine höhere Dotierung im Driftgebiet einen kleineren Grabenabstand erfordert, um den gleichen Effekt zu erzielen. In einem Ausführungsbeispiel wird für einen Transistor mit einer Gate-Spannung von 20 Volt und einer Dotierungsstärke von 1017 cm–3 im Driftgebiet ein optimaler Abstand der Gräben im Bereich von vier bis fünf Mikrometer erhalten. Bei höherer Gate-Spannung oder niedrigerer Dotierung im Driftgebiet kann der Abstand entsprechend vergrößert beziehungsweise bei Veränderung der Parameter in umgekehrter Richtung auch verkleinert werden.
  • Eine optimale Breite der Gräben ist abhängig von der verwendeten Technologie. Bei mit einer gewählten Technologie erzeugbaren Strukturbreite von beispielsweise 0,35 μm, liegt eine ausreichende Grabenbreite im Bereich von circa 1 μm. Die Tiefe der Gräben wird beispielsweise auf 12 bis 18 μm eingestellt, ist aber wie bereits erwähnt abhängig von der Lage beziehungsweise Tiefe des Halbleiterübergangs, der das Driftgebiet vom übrigen Halbleitersubstrat trennt. Höhere Grabentiefen als die Tiefe des Halbleiterübergangs sind zwar möglich, erfordern aber höheren Aufwand und damit höhere Kosten, ohne gleichzeitig den gewünschten Effekt zu verbessert.
  • Gegenüber einem bekannten Transistor ohne die vertikalen Feldplatten erfordert die vorgeschlagene Transistorstruktur mit den Gräben nur einen zusätzlichen Maskenprozess, während die Anzahl der erforderlichen zusätzlichen Schritte durch vorteilhafte gemeinsame Verwendung von Prozessschritten bei der Herstellung des Transistors und der Gräben minimiert werden kann.
  • Der vorgeschlagene Hochvolttransistor ist nicht auf die in den Figuren dargestellten Ausführungen beschränkt und kann insbesondere bezüglich des genauen Aufbaus des Hochvolttransistors, seiner Dotierungsgebiete und Wannen, der Anzahl der Gräben und bezüglich sonstiger Geometrieangaben von den Figuren abweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 2004/0084744 A1 [0004]

Claims (14)

  1. MOS Transistor – mit einem Halbleiterkörper, in dem eine Source (S) und eine Drain (D) vom ersten Leitfähigkeitstyp ausgebildet sind, – mit einem Kanalgebiet (KG) vom zweiten Leitfähigkeitstyp, das zwischen Source und Drain unter einem Gate angeordnet ist, – mit einem Driftgebiet (DG) vom ersten Leitfähigkeitstyp, das sich zwischen Kanalgebiet und Drain erstreckt, – mit einer Mehrzahl paralleler voneinander beabstandeter Gräben (GR), die als vertikale Feldplatten dienen, sich im Driftgebiet parallel zur kürzesten Verbindung zwischen Source und Drain erstrecken, mit einem elektrisch leitfähigen Material gefüllt sind und gegen den Halbleiterkörper mit einer die Grabenwände auskleidenden Isolationsschicht (GI) isoliert ist.
  2. MOS Transistor nach Anspruch 1, bei dem der Transistor in einer Epitaxieschicht oder einer Wanne vom ersten Leitfähigkeitstyp angeordnet ist, die über oder in einem Halbleitersubstrat (SU) vom zweiten Leitfähigkeitstyp angeordnet und gegen dieses durch einen Halbleiterübergang (HU) isoliert ist.
  3. MOS Transistor nach Anspruch 2, bei der sich die Gräben (GR) von der Oberfläche des Halbleiterkörpers zumindest bis zum Halbleiterübergang (HU) erstrecken, der zwischen Driftgebiet (DG) und Halbleitersubstrat (SU) oder einer darin angeordneten, den Transistor umschließenden, isolierenden Wanne ausgebildet ist.
  4. MOS Transistor nach einem der Ansprüche 1–3, mit einem Isolationsgebiet (IG), das nahe der Oberfläche des Halbleiterkörpers zwischen Kanalgebiet (KG) und Drain (D) über dem Driftgebiet (DG) angeordnet ist.
  5. MOS Transistor nach einem der Ansprüche 1–4, bei dem sich die Gräben (GR) von der Grenze zwischen Isolationsgebiet (IG) und Drain (D) bis maximal zum Source-seitigen Ende des Isolationsgebiets erstrecken.
  6. MOS Transistor nach einem der Ansprüche 1–4, bei dem die Gräben (GR) mit dotiertem Polysilizium oder einem Silizid gefüllt sind.
  7. MOS Transistor nach einem der Ansprüche 1–6, bei dem die Source (S) in einer Body-Wanne vom zweiten Leitfähigkeitstyp angeordnet ist, die das Kanalgebiet (KG) umfasst, bei der die Drain (D) in einer Epitaxieschicht oder einer Wanne vom ersten Leitfähigkeitstyp angeordnet ist, in der sich das Driftgebiet erstreckt.
  8. MOS Transistor nach einem der Ansprüche 1–6, bei dem das Kanalgebiet als separates Dotierungsgebiet vom zweiten Leitfähigkeitstyp ausgebildet ist.
  9. MOS Transistor nach einem der Ansprüche 1–8, bei der die elektrisch leitfähige Füllung der Gräben elektrisch leitend mit der Gateelektrode (GE) verbunden ist.
  10. MOS Transistor nach einem der Ansprüche 1–9, ausgebildet als Hochvolttransistor vom NMOS Typ, bei dem die Gebiete vom ersten Leitfähigkeitstyp n-dotiert und die Gebiete vom zweiten Leitfähigkeitstyp p-dotiert sind.
  11. MOS Transistor nach einem der Ansprüche 1–10, bei dem die Gateelektrode (GE) aus Polysilizium ausgebildet ist, bei dem das Gate über dem Kanalgebiet (GK) vom zweiten Leitfähigkeitstyp angeordnet ist und sich über einen Teil des Isolationsgebiets (IG) erstreckt.
  12. MOS Transistor nach einem der Ansprüche 1–11, bei dem zwei zusätzliche äußere Isolationsgräben (GRA) vorgesehen sind, die wie die genannten Gräben (GRI) ausgebildet sind, parallel zu diesen verlaufen, das Kanalgebiet (KG) gegen das übrige Halbleitersubstrat (SU) isolieren und dazu eine größere Länge als die genannten Gräben aufweisen.
  13. MOS Transistor nach einem der Ansprüche 1–12, bei dem im Driftgebiet (DG) unter dem Isolationsgebiet (IG) ein weiteres Dotierungsgebiet vom ersten Leitfähigkeitstyp derart angeordnet ist, so dass die Dotierung im Driftgebiet zur Drain hin ansteigt.
  14. MOS Transistor nach einem der Ansprüche 1–13, bei dem die Drain (D) mittig zwischen zwei spiegelbildlich ausgebildeten Transistoren vom gleichen Typ angeordnet ist und von beiden Transistoren gemeinsam als Drain genutzt werden kann.
DE102007013803A 2007-03-22 2007-03-22 MOS Transistor mit verbessertem Driftgebiet Ceased DE102007013803A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007013803A DE102007013803A1 (de) 2007-03-22 2007-03-22 MOS Transistor mit verbessertem Driftgebiet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007013803A DE102007013803A1 (de) 2007-03-22 2007-03-22 MOS Transistor mit verbessertem Driftgebiet

Publications (1)

Publication Number Publication Date
DE102007013803A1 true DE102007013803A1 (de) 2008-10-09

Family

ID=39736015

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007013803A Ceased DE102007013803A1 (de) 2007-03-22 2007-03-22 MOS Transistor mit verbessertem Driftgebiet

Country Status (1)

Country Link
DE (1) DE102007013803A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084744A1 (en) 2002-10-31 2004-05-06 Motorola, Inc. Semiconductor component and method of manufacturing same
EP1487023A2 (de) * 2003-06-13 2004-12-15 Denso Corporation Halbleiteranordnung mit einem MIS-Transistor und Verfahren zu deren Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084744A1 (en) 2002-10-31 2004-05-06 Motorola, Inc. Semiconductor component and method of manufacturing same
EP1487023A2 (de) * 2003-06-13 2004-12-15 Denso Corporation Halbleiteranordnung mit einem MIS-Transistor und Verfahren zu deren Herstellung

Similar Documents

Publication Publication Date Title
DE102019209316B4 (de) Herstellungsverfahren für eine vertikal gestapelte komplementär-FET-Vorrichtung mit unabhängiger Gatesteuerung
DE112004000872B4 (de) Anordnung eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102009030510B4 (de) Aufbau und Verfahren zum Ausbilden eines Trench-FET mit abgeschirmtem Gate mit einem Zwischenelektroden-Dielektrikum mit einer Nitridschicht darin
DE112013000925B4 (de) Herstellung eines MOSFET-Abschlussgrabens und Halbleitervorrichtung mit diesem
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE102011082289B4 (de) Verfahren zur Herstellung einer SiC-Halbleitervorrichtung
DE102013218238B4 (de) Verfahren zur herstellung eines steuerbaren halbleiterbauelements
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE102013112608A1 (de) Halbleitervorrichtung mit Trenches und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE102004024885B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013105110B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016107203B4 (de) Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode und Verfahren zur Herstellung
DE102005035153A1 (de) Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand
DE102021201635A1 (de) Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben
DE102011010248B3 (de) Ein Verfahren zum Herstellen eines Halbleiterbausteins
DE102014117558B4 (de) Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection