-
Technisches Gebiet
-
Die vorliegende Offenbarung bezieht sich allgemein auf Computersysteme und Informationsverarbeitungssysteme und insbesondere auf ein System und Verfahren zum Aufzeichnen von behebbaren Fehlern.
-
Hintergrund
-
Während der Wert und der Gebrauch von Informationen anhaltend wächst, suchen Einzelpersonen und Unternehmen nach zusätzlichen Wegen, um Informationen zu verarbeiten und zu speichern. Eine den Nutzern zugängliche Wahlmöglichkeit sind Informationsverarbeitungssysteme. Ein Informationsverarbeitungssystem verarbeitet, übersetzt, speichert und/oder kommuniziert im Allgemeinen Informationen oder Daten für geschäftliche, persönliche oder andere Zwecke, wobei es den Nutzern erlaubt, einen Vorteil aus dem Wert der Informationen zu ziehen. Da der Bedarf und die Anforderungen an Technologie und Informationsverarbeitung zwischen verschiedenen Nutzern und Anwendungen variieren, können Informationsverarbeitungssysteme ebenso variieren in Bezug darauf, welche Informationen verarbeitet werden, wie die Informationen verarbeitet werden, wie viel Informationen verarbeitet, gespeichert oder kommuniziert werden, und wie schnell und effizient die Informationen verarbeitet, gespeichert oder kommuniziert werden können. Die Abweichungen zwischen Informationsverarbeitungssystemen erlauben es, dass Informationsverarbeitungssysteme allgemein sind oder konfiguriert für einen bestimmten Nutzer oder einen bestimmten Gebrauch, wie z. B. die Abwicklung von Finanz-Transaktionen, Fluglinien-Reservierungen, Speicherung von Unternehmensdaten oder globale Kommunikation. Darüber hinaus können Informationsverarbeitungssysteme eine Vielfalt von Hardware- und Software-Komponenten beinhalten, die so konfiguriert werden können, dass sie Informationen verarbeiten, speichern und kommunizieren und ein oder mehrere Computersysteme, Datenspeichersysteme und Netzwerksysteme beinhalten können.
-
Serversysteme können während des normalen Systembetriebs behebbare oder korrigierbare Fehler erfahren. Solche behebbaren Fehler können zum Beispiel auftreten, wenn Speichereinheiten ausfallen, die mit dem Serversystem verbunden sind. Um die Systemzuverlässigkeit zu erhöhen, sind Serversysteme oft so gestaltet, dass sie behebbare oder korrigierbare Fehler erfassen und aufzeichnen, wenn sie auftreten. Da behebbare Fehler oft Warnsignale für bevorstehende Speicherfehler sind, gibt dieses Verfahren des Erfassens und Aufzeichnens dem Anwender des Serversystems eine Möglichkeit, defekte Speichereinheiten zu ersetzen, bevor das gesamte System zusammenbricht. Serversysteme leiten aufzuzeichnende Fehler oft weiter, indem sie einen System Management Interrupt (SMI) über Seitenbandsignale (side band signals) erzeugen. Der SMI bewegt sich durch das Seitenband zur CPU, und die CPU friert dann laufende Serversystemprozesse ein. Diese Verarbeitungspausen, die durch den SMI verursacht werden, ermöglichen es dem Basic Input Output System (BIOS), das sich in dem Serversystem befindet, die behebbaren Fehler aufzuzeichnen, sobald sie auftreten, indem ein SMI-Steuerungsprogramm (Handler) verwendet wird. Sobald das BIOS die Fehler aufzeichnet, enden die SMIs, und das Serversystem kann die Ausführungen alle unterbrochenen Prozesse wieder aufnehmen. Der Baseboard Management Controller (BMC), der die Schnittstelle zwischen der Systemmanagementsoftware und der Plattformhardware steuert, verarbeitet die Fehleraufzeichnungskommandos, die von dem BIOS erhalten wurden, und führt das tatsächliche Schreiben in seinen nicht flüchtigen Speicher aus. Während des ganzen Aufzeichnungsprozesses ist dem Betriebssystem (Operating System, OS), das sich in dem Serversystem befindet, der Fehler und das darauf folgende Aufzeichnen des Fehlers nicht bekannt.
-
Einige Serversysteme umfassen allerdings nicht die Möglichkeit von Seitenbandsignalen. Alle Nachrichten müssen sich über die Haupttransportverbindung bewegen. Da behebbare Fehler korrigierbar sind, erzeugt das Serversystem keine Mitteilung, wenn behebbare Fehler auftreten. Diese Serversysteme können deshalb so gestaltet sein, dass sie behebbare Fehler berichten, indem sie das BIOS des Serversystems oder den Chipsatz verwenden, um periodische Überprüfungen (Scans) wie etwa periodische SMIs durchzuführen. Ähnlich können diese Serversystem verlangen, dass das OS des Serversystems das System periodisch überprüft. Zum Beispiel könnte das OS das System periodisch überprüfen und jeden behebbaren Fehler aufzeichnen, der in dem Maschinen-Prüfstatusregister entdeckt wurde. Ein typisches OS prüft ungefähr einmal in jeder Minute. Allerdings hat die Verwendung des OS des Serversystems, um das System periodisch zu überprüfen, Nachteile. Zum Beispiel sind die meisten Hardwarefehler systemspezifisch. Typischerweise fehlt dem OS allerdings jedes Verständnis der spezifischen Architektur für das System. Das OS kann oft nicht feststellen, welche Komponente fehlerhaft ist, ohne Unterstützung von dem System-BIOS anzufordern, wobei es beide Ressourcen bindet. Anwender von Serversystemen verlangen oft spezifischere Angaben als eine generische Fehleraufzeichnung, die durch ein OS ausgeführt wird, insbesondere wenn das betreffende System ein High-End-Serversystem ist. Darüber hinaus zeichnet das OS oft Fehler in einem Maschinen-Prüfstatusregister auf, das keine Informationen bezüglich der Fehlerquelle speichert, und deshalb dem System oder dem Anwender nicht erlaubt, später den Ort der Fehlerquelle festzustellen. Obwohl einige OS-Versionen eine Aufzeichnung von bis zu 10 behebbaren Fehlern pro Überprüfung pflegen können, wird ein OS typischerweise weiteres Aufzeichnen von behebbaren Fehlern deaktivieren, sobald dies auftritt, wodurch der Anwender daran gehindert wird, Fehler im Zeitablauf anzusehen, um die Quelle der Problem festzustellen.
-
US 6 158 025 A offenbart ein System zum Detektieren und Berichten von Bitfehlern in einem fehlerkorrigierbaren flüchtigen Speicher. Das System umfasst einen Chipsatz, der den flüchtigen Speicher auswertet um ein Fehlerkorrektursignal zu erzeugen, wenn ein Bitfehler auftritt und ihn in ein Register zu schreiben. Ein Fehlerortungsgerät liest das Register aus und bestimmt aus dem Registereintrag an welchem Speichereinbauplatz der Bitfehler aufgetreten ist.
-
US 6 119 248 A offenbart ein Computersystem mit einer Fehlerüberwachungsschaltung und einer Registerschaltung das den ACPI (Advanced Configuration and Power Interface) Standard verwendet, um das Betriebssystem über detektierte korrigierbare Fehler zu informieren. Die Fehlerüberwachungsschaltung detektiert korrigierbare und nichtkorrigierbare Fehler des Informationsflusses zwischen dem RAM und dem Prozessor und veranlasst das Speichern von korrigierbaren Fehlern in die Registerschaltung. Die Registerschaltung erhält den korrigierbaren Fehler über einen System Controller Interrupt (SCI) und bewirkt einen SCI des Prozessors beim Erhalten einer Fehlermeldung.
-
Die
US 2004/0143719 A1 offenbart ein Computersystem, das einen Teil des verfügbaren Speichers als Datensicherung zu einem primären Speicher betreiben kann. Das Computersystem kann ausgebildet sein, um den Datensicherungsspeicher nach Speicherfehlern außerhalb des Einschaltvorgangs (POST-Phase) zu prüfen.
-
Der vorliegenden Anmeldung liegt das Problem zugrunde, ein Verfahren und ein System anzugeben, die das Aufzeichnen von behebbaren Fehlern eines Informationsverarbeitungssystems verbessern.
-
Zusammenfassung
-
Dieses Problem wird durch das Verfahren des unabhängigen Anspruchs 1 und das System des unabhängigen Anspruchs 9 gelöst. Das System umfasst eine zentrale Verarbeitungseinheit, einen Chipsatz, der mit der zentralen Verarbeitungseinheit verbunden ist, und wenigstens eine Chipsatz-Speichereinheit, die mit dem Chipsatz verbunden ist und diesem zugeordnet ist. Das System umfasst auch einen Baseboard Management Controller (BMC) und eine Speichereinheit, die ein Basic Input Output System (BIOS) enthält.
-
Ein System Management Interrupt (SMI) wird periodisch aufgerufen. Fehlerstatusregister werden überprüft, um festzustellen, ob ein behebbarer Fehler aufgetreten ist. Wenn ein behebbarer Fehler erkannt wird, zeichnet das System den behebbaren Fehler in einer nicht flüchtigen Speichereinheit auf, die dem BMC zugeordnet ist. Das System zeichnet Informationen auf, die eine Quelle des behebbaren Fehlers und den Ort der Quelle angeben. Wenn keine behebbaren Fehler festgestellt werden, übermittelt das System eine Nachricht, die angibt, dass kein behebbarer Fehler aufgetreten ist.
-
Das hier offenbarte System und das Verfahren ist vorteilhaft, da es dem Informationsverarbeitungssystem erlaubt, die Quelle von behebbaren Fehlern und den Ort der Quelle festzustellen, auch wenn dem Informationsverarbeitungssystem die Fähigkeit fehlt, Signale über ein Seitenband zu senden. Das BMC oder das BIOS, nicht das OS, identifiziert und zeichnet die Quelle der behebbaren Fehler auf. Das hier offenbarte System und das Verfahren sind auch vorteilhaft, da sie es ermöglichen, die Periodizität des SMI dynamisch anzupassen, basierend auf einem Ereignis während des Betriebs des Informationsverarbeitungssystems oder einer Änderung des Betriebs des Informationsverarbeitungssystems. Die periodische Überprüfung kann schneller sein als die Überprüfungsrate für behebbare Fehler des OS.
-
Figurenliste
-
Ein vollständigeres Verständnis der vorliegenden Ausführungsformen und Vorteile derselben können durch Bezug auf die folgende Beschreibung zusammen mit den beigefügten Zeichnungen gewonnen werden, in denen ähnliche Bezugszeichen ähnliche Merkmale bezeichnen und wobei:
- 1 ein Blockdiagramm einer beispielhaften Architektur für eine beispielhafte Hauptplatine ist;
- 2 ein Flussdiagramm ist, das ein Beispielverfahren zum Anpassen der Frequenz darstellt, mit der das System eine periodische Überprüfung ausführt; und
- 3 ein Blockdiagramm einer beispielhaften Architektur für eine beispielhafte Hauptplatine ist.
-
Detaillierte Beschreibung
-
Für die Zwecke dieser Offenbarung kann ein Informationsverarbeitungssystem die Mittel oder Anordnungen von Mitteln beinhalten, die geeignet sind, jede Form von Information, Nachrichten oder Daten für geschäftliche, wissenschaftliche, Steuerungs- oder andere Zwecke zu berechnen, klassifizieren, verarbeiten, übermitteln, empfangen, abzufragen, erzeugen, schalten, speichern, darstellen, bekannt machen, ermitteln, aufnehmen, reproduzieren, verarbeiten oder zu nutzen. Zum Beispiel kann ein Informationsverarbeitungssystem ein Personal Computer, ein Netzwerkspeichergerät oder jedes andere geeignete Gerät sein und in Größe, Form, Leistung, Funktionalität und Preis variieren. Das Informationsverarbeitungssystem kann Random Access Memory (RAM) aufweisen, eine oder mehrere Verarbeitungsressourcen wie etwa eine zentrale Prozessoreinheit (CPU) oder Hardware- oder Software-Steuerlogik, ROM und/oder andere Typen von nicht-flüchtigem Speicher. Zusätzliche Komponenten des Informationsverarbeitungssystems können umfassen: ein oder mehrere Plattenlaufwerke, einen oder mehrere Netzwerkanschlüsse (Ports) zur Kommunikation mit externen Geräten sowie verschiedene Eingabe- und Ausgabe- (I/O-) Geräte wie etwa eine Tastatur, eine Maus und einen Bildschirm. Das Informationsverarbeitungssystem kann auch einen oder mehrere Busse aufweisen, die geeignet sind, um Nachrichten zwischen den verschiedenen Hardware-Komponenten zu übermitteln.
-
1 zeigt eine Architektur für eine Hauptplatine (Motherboard), die generell mit der Zahl 100 bezeichnet wird, zum Gebrauch in einem Informationsverarbeitungssystem wie etwa einem Serversystem. Die in 1 gezeigte Architektur ist nur beispielhafte und sollte so verstanden werden, dass sie nur eine von vielen möglichen Architekturen für Hauptplatinen zeigt. Wie in 1 gezeigt, kann die Hauptplatine 100 einen Mikroprozessor 110 umfassen. Der Mikroprozessor 110 kann als die CPU für die Hauptplatine agieren. Der Mikroprozessor 110 kann über einen Prozessorbus 120 mit einem Chip verbunden sein, der allgemein als der „Northbridge“ bezeichnet wird und in 1 mit 130 bezeichnet ist. Der Northbridge 130 steuert typischerweise Nachrichten zwischen der CPU und anderen Komponenten des Informationsverarbeitungssystems wie etwa Speichereinheiten. Deshalb können eine oder mehrere Speichereinheiten und ein Speichercontroller, allgemein durch die Zahl 140 bezeichnet, mit dem Northbridge 130 verbunden sein. Ein Chip, der als der „Southbridge“ bekannt ist, in 1 mit 150 gekennzeichnet, kann auch mit der Northbridge 130 verbunden sein. Der Southbridge 150 implementiert typischerweise langsamere Dienste für die Hauptplatine als die, die durch die Northbridge 130 implementiert werden, wie zum Beispiel Power Management und Betrieb des Peripheral Component Interface (PCI) Bus. Der Southbridge 150 kann über einen Low Pin Count (LPC) Bus 160 mit einer Speichereinheit verbunden sein, die ein BIOS 170 enthält. Das BIOS wird manchmal als „Firmware“ bezeichnet. Der Northbridge 130 und der Southbridge 150 werden manchmal gemeinsam als der „Chipsatz“ der Hauptplatine 100 bezeichnet. Wenn allerdings die Hauptplatine 100 andere oder zusätzliche Chips enthält, könnten diese Komponenten ebenso Teil des Chipsatzes sein.
-
Ein BMC 180 kann auch mit dem LPC-Bus 160 verbunden sein, wie unten in der 1 angegeben. Ein Controller und eine oder mehrere Speichereinheiten, allgemein durch die Zahl 190 bezeichnet, sind mit dem BMC 180 verbunden. Die Speichereinheit oder -einheiten 190 können vorzugsweise nicht flüchtige Speichereinheiten sein. Der BMC 180 kann seine eigene Stromversorgung haben, obwohl in 1 keine Stromversorgung angegeben ist. Wie früher in dieser Offenbarung besprochen, steuert der BMC 180 typischerweise die Schnittstelle zwischen der Systemmanagement-Software und der Plattform-Hardware. Verschiedene Sensoren, die in das Informationsverarbeitungssystem eingebaut sind, können an den BMC 180 Parameter berichten, die für den Status und die Betriebsfähigkeit des Informationsverarbeitungssystems wichtig sind, wie zum Beispiel Temperatur, Kühllüftergeschwindigkeiten und verschiedene Spannungen. Wenn der BMC 180 eine Abweichung bei irgendeinem überwachten Parameter von den erwünschten vorgegebenen Grenzwerten feststellt, kann er eine Warnung an den Anwender oder den Systemadministrator senden. Der BMC 180 kann deshalb mit einer Anzahl von Hardwarekomponenten und einem Netzwerk verbunden sein, die nicht in 1 gezeigt sind, um diese Parameter zu überwachen und, falls nötig, Warnungen auszugeben.
-
Die in 1 gezeigte Architektur für die Hauptplatine 100 umfasst keine Mögligkeit für Seitenbandsignale zwischen dem Mikroprozessor 110 und dem Southbridge 150. Alle Nachrichten müssen sich über die Haupttransportverbindung bewegen, und ein Informationsverarbeitungssystem, das die Hauptplatine 100 umfasst, kann sich nicht auf Seitenbandsignale für Berichte über behebbare Fehler stützen. Da außerdem behebbare Fehler korrigierbar sind, teilt dieses Informationsverarbeitungssystem im Allgemeinen dem Anwender nicht mit, dass ein solcher Fehler aufgetreten ist, außer wenn es periodisch nach Fehlern fragt. Deshalb könnte ein Informationsverarbeitungssystem, das auch die Hauptplatine 100 umfasst, so gestaltet sein, dass es behebbare Fehler berichtet, indem es das BIOS 170 einsetzt, um periodische Überprüfungen durchzuführen, wie zum Beispiel periodische SMIs. Ähnlich könnte ein Informationsverarbeitungssystem, das die Hauptplatine 100 umfasst, so gestaltet sein, dass es sich auf das für das Informationsverarbeitungssystem vorhandene OS stützt, um die periodischen Überprüfungen aufzurufen. Allerdings sind diese Verfahren nicht ohne Nachteile, wie vorher in dieser Offenbarung besprochen. Zum Beispiel kann das OS typischerweise nicht identifizieren, welche Komponente die Quelle des behebbaren Fehlers ist, da OS-Pakete allgemein sind und keine Abbildungen der Architektur des bestimmten Systems enthalten, auf dem sie sich befinden. Darüber hinaus zeichnet das OS behebbare Fehler in dem Maschinen-Prüfstatusregister auf, das sich möglicherweise nicht am Ort der Komponente befindet, die den Fehler verursacht, und löscht dann das Maschinen-Prüfstatusregister.
-
Anstatt sich alleine auf das OS oder das BIOS 170 zum Steuern von periodischen Überprüfungen zu stützen, kann sich das Informationsverarbeitungssystem, das die Hauptplatine 100 umfasst, auf den BMC 180 zum Aufrufen von periodischen Soft-SMIs stützen. Dass heißt, sobald das Informationsverarbeitungssystem läuft, kann der BMC 180 einen Soft-SMI nach einer vordefinierten Zeitdauer aufrufen. Eine Anfrageverbindung für Interrupts 195 zwischen dem BMC 180 und dem Chipsatz auf der Hauptplatine 100 kann zum Aufrufen des Soft-SMI verfügbar gemacht werden. General Purpose Input Output (GPIO) Ports, die nicht in 1 gezeigt sind, können so konfiguriert sein, um Nachichten zwischen dem BIOS 170 und dem BMC 180 zu erlauben. Wenn der BMC 180 den Soft-SMI aufruft, sucht das BIOS 170 nach behebbaren Fehlern, indem es, zum Beispiel, das Statusregister des Chipsatzes, das Speicherstatusregister und/oder das Statusregister des Mikroprozessors 110 ausliest. Wenn das BIOS 170 keine Fehler in dem Statusregister oder den Statusregistern findet, teilt das BIOS 170 die Abwesenheit von Fehlern dem BMC 180 mit. Wenn das BIOS 170 einen Fehler findet, teilt das BIOS 170 den Fehler dem BMC 180 mit und löscht das Statusregister, das den Fehler enthält. Das BIOS 170 kann den Fehler auch über den BMC 180 in der Speichereinheit 190 aufzeichnen, typischerweise in einem nicht-flüchtigen System Event Log (Aufzeichnung von Systemereignissen). Da dem BIOS 170 die Architektur der Hauptplatine 100 bekannt ist, kann das BIOS 170 in der Aufzeichnung den Ort der Quelle des behebbaren Fehlers identifizieren.
-
Die Periode, mit der der BMC 180 den Soft-SMI aufruft, kann auf jede Periode festgesetzt werden, die durch den Hersteller oder Anwender gewünscht wird. Zum Beispiel, wie vorher in dieser Offenbarung besprochen, führen einige OS-Versionen periodische Überprüfungen des Maschinen-Prüfstatusregisters eines Systems einmal pro Minute durch. Deshalb kann die Periode, mit der der BMC 180 den Soft-SMI aufruft, auf weniger als eine Minute festgesetzt werden, so dass das BIOS 170 die Statusregister häufiger überprüft, als das vorhandene OS seine Überprüfungen durchführt, wodurch das Risiko verringert wird, dass das OS Fehler aus dem Maschinen-Prüfstatusregister löscht, bevor das BIOS 170 sie entdecken kann. Der BMC 180 kann den Soft-SMI häufig genug aufrufen, um zu verhindern, dass das OS jemals einen Fehler entdeckt. Allerdings sollte die Periode zwischen Soft-SMIs groß genug sein, um zu verhindern, dass das BIOS 170 und der BMC 180 unnötig gebunden sind und dadurch die Systemleistung verringern.
-
Alternativ kann der BMC 180 adaptiv die Frequenz des Soft-SMI verändern, nachdem er den Fehlerstatus von dem BIOS 170 erfahren hat. 2 umfasst ein Flussdiagramm, das ein mögliches Verfahren zum adaptiven Ändern der Frequenz des Soft-SMI zeigt. Wie in Block 200 des Flussdiagramms gezeigt, kann der BMC 180 zuerst einen Soft-SMI aufrufen. Das BIOS 170 kann dann das oder die geeigneten Maschinen-Prüfstatusregister überprüfen, wie in Block 210 des Flussdiagramms gezeigt. Das BIOS 170 stellt fest, ob es einen Fehler gefunden hat, wie in Block 220 angegeben. Wenn das BIOS 170 keinen Fehler feststellt, sendet das BIOS 170 eine 1-Bit-Nachricht an den BMC 180, die angibt, dass kein Fehler entdeckt wurde, wie in Block 230 angegeben. Wie Block 240 des Flussdiagramms zeigt, kann der BMC 180 dann die Frequenz, mit der der Soft-SMI aufgerufen wird, verringern. Wenn stattdessen das BIOS 170 einen Fehler entdeckt, ermittelt das BIOS 170 zunächst, ob der Fehler behebbar ist. Wenn das BIOS 170 einen oder mehrere behebbare Fehler feststellt, teilt das BIOS 170 diese Tatsache dem BMC 180 mit, wie in Block 260 gezeigt. Der BMC 180 kann die Frequenz, mit der Soft-SMI aufgerufen wird, erhöhen, wie in Block 270 gezeigt. Wenn allerdings das BIOS 170 nicht behebbare Fehler feststellt, teilt es diese Tatsache dem BMC 180 mit. An diesem Punkt kann das gesamte System zurückgesetzt werden, und die Frequenz des Soft-SMI kann zum Beispiel auf die vorgegebene Einstellung zurückgesetzt werden, wie in Block 290 gezeigt.
-
Die Erzeugung von Soft-SMIs kann durch Verwendung einer Systemtimers gesteuert werden. Die Häufigkeit von Fehlern erhöht oder verringert sich üblicherweise in Schritten, so dass keine extremen Änderungen der Frequenz des Soft-SMI nötig sind, um den korrekten Fehlerstatus des Systems zu erfassen. Für ein System, das die Frequenz der Soft-SMIs adaptiv ändert, sollte der Anwender oder Hersteller allerdings einen vorbestimmten Minimal- und Maximalwert für die Häufigkeit festlegen, mit der der BMC jeden SMI aufrufen kann.
-
3 zeigt eine alternative Architektur für eine Hauptplatine, die allgemein durch die Zahl 300 bezeichnet ist, zum Gebrauch in einem Informationsverarbeitungssystem wie etwa einem Serversystem. Die in 3 dargestellte Architektur ist ähnlich der in 1 dargestellten Architektur. Deshalb werden ähnliche Komponenten in beiden Figuren durch dieselben Bezugszeichen identifiziert. Allerdings können auf der Hauptplatine 300 der BMC 180 und der Chipsatz oder sogar nur der Northbridge 130 über einen Inter-Interconnect (I2C) Bus 310 verbunden sein, wie in 3 gezeigt. Die Hauptplatine 300 kann auch so gestaltet sein, um Shadowing (doppelte Verarbeitung) oder Verfolgung des Statusregisters für die Speichereinheit 140 durch den Chipsatz zu erlauben. Insbesondere kann die Hauptplatine 300 so gestaltet sein, um dem Northbridge 130 ein Shadowing des Statusregisters für die Speichereinheit 140 in seinem eigenen Statusregister zu erlauben. Deshalb kann der BMC 180 das Statusregister desNorthbridge 130 über den I2C Bus 310 überwachen und feststellen, ob irgendwelche behebbaren Fehler für die Speichereinheit 140 aufgetreten sind. Wenn der BMC 180 einen behebbaren Speicherfehler entdeckt, kann er einen Soft-SMI aufrufen, um das BIOS 170 anzuweisen, den behebbaren Fehler aufzuzeichnen. Wenn allerdings der BMC 180 keinen behebbaren Speicherfehler entdeckt, stört er den Betrieb des BIOS 170 nicht. Deshalb kann die Last auf dem BIOS 170 verringert werden, da es nur erforderlich ist, auf wirkliche Fehler zu reagieren, die vorher von dem BMC 180 entdeckt wurden. In bestimmten Systemen kann der BMC 180 behebbare Fehler aufzeichnen. Für viele Systeme kann das BIOS 170 allerdings die effizientere Wahl zum Aufzeichnen von behebbaren Fehlern bleiben, da in einem typischen BIOS bereits ein Algorithmus implementiert ist, um die Ursache des Fehlers und den Ort der Komponente, die für den Fehler verantwortlich ist, festzustellen. Wenn der BMC 180 das BIOS 170 informiert, dass er einen Fehler entdeckt hat, in dem er einen Soft-SMI erzeugt, kann das BIOS 170 deshalb die Ursache des Fehlers feststellen und diese Information aufzeichnen. Die Frequenz, mit der BMC 180 den Maschinen-Prüfstatus den Northbridge 130 überwacht, kann vorher festgelegt sein. Alternativ kann die Frequenz adaptiv geändert werden, wie vorher in dieser Offenbarung beschrieben. Zum Beispiel kann die Frequenz erhöht werden, wenn 1-Bit-Fehler erkannt werden, oder sie kann verringert werden, wenn keine Fehler erkannt werden.
-
Obwohl die vorliegende Offenbarung ein System und Verfahren beschrieben hat, das adaptive Änderungen an Zeitintervallen zwischen periodischen Überprüfungen durch das BIOS 170 und/oder das BMC 180 als Antwort auf entdeckte Fehler umfasst, können andere Faktoren verwendet werden, um die Frequenz dieser Überprüfungen anzupassen. Zum Beispiel kann die Last, die die Komponente erfährt, die die Überprüfung durchführt, sei es das BIOS 170 oder der BMC 180, die Periode der Überprüfungen beeinflussen. Wenn die Komponente, die die Überprüfungen ausführt, zum Beispiel mit anderen Aufgaben überlastet ist, kann die Frequenz der Überprüfungen verringert werden, um die Last dieser Komponente zu verringern. Obwohl die vorliegende Offenbarung detailliert beschrieben wurde, können verschiedene Änderungen, Ersetzungen und Abwandlungen hieran ausgeführt werden, ohne von dem Geist und dem Bereich der Erfindung abzuweichen, wie er in den angehängten Ansprüchen festgelegt ist.
