DE102006019244A1 - Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben - Google Patents
Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben Download PDFInfo
- Publication number
- DE102006019244A1 DE102006019244A1 DE200610019244 DE102006019244A DE102006019244A1 DE 102006019244 A1 DE102006019244 A1 DE 102006019244A1 DE 200610019244 DE200610019244 DE 200610019244 DE 102006019244 A DE102006019244 A DE 102006019244A DE 102006019244 A1 DE102006019244 A1 DE 102006019244A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- contact surfaces
- plastic housing
- semiconductor chips
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 131
- 239000002131 composite material Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 230000008901 benefit Effects 0.000 title claims description 20
- 239000000203 mixture Substances 0.000 title claims description 16
- 150000001875 compounds Chemical class 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 238000012360 testing method Methods 0.000 claims description 8
- 238000011990 functional testing Methods 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims 3
- 239000002313 adhesive film Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
- Die Erfindung betrifft einen Nutzen und ein Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips. Diese Verbundplatte weist neben den Halbleiterchips auch eine Kunststoffgehäusemasse auf. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines Halbleiterbauteils.
- Durch die zunehmende Miniaturisierung von Halbleiterchips mit der daraus folgenden Miniaturisierung von Strukturen wie beispielsweise Leiterbahnen und Dielektrikumsschichten treten zunehmend parasitäre induktive und kapazitive Störungen der Leitungen gegeneinander auf. Zu Reduzierung dieser Störungen werden zur Isolierung der Leiterbahnen gegeneinander Schichten mit möglichst niedrigen Dielektrizitätszahl eingesetzt, wobei das herkömmlich eingesetzte SiO2 eine Dielektrizitätszahl von etwa 4 aufweist und das Optimum von 1 einer Isolation durch Vakuum entspräche. Es werden gegenwärtig verschiedene Materialien mit verhältnismäßig kleinen Dielektrizitätszahlen eingesetzt, wie beispielsweise FSG (fluordotiertes SiO2 mit einer Dielektrizitätszahl zwischen 3,6 und 3,9), SiLK mit einer Dielektrizitätszahl von 2,6 oder poröses SiLK mit einer Dielektrizitätszahl von 2,1.
- Diese sogenannten Low-k-Dielektrika sind allerdings alle porös und damit sehr empfindlich gegen mechanische Belastungen. Dies ist insbesondere dann kritisch, wenn die Kontaktflächen der Halbleiterchips über der aktiven Oberseite liegen. Beim Testen der Halbleiterchips, beim Kontaktieren mit Bonddrähten oder Lotkugeln oder bei anderen, ähnlichen Belastungen kann es daher zu Brüchen oder Rissen der low-k-Dielektrikumsschicht und somit zu unerwünscht viel Ausschuss bei der Produktion kommen.
- Aufgabe der Erfindung ist es daher, einen Halbleiterchip und einen Nutzen mit Halbleiterchips mit low-k-Dielektrikumsschichten bereitzustellen, wobei die Halbleiterchips eine zufriedenstellende mechanische Belastbarkeit aufweisen.
- Darüber hinaus ist es eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung von Halbleiterchips mit low-k-Dielektrikumsschichten bereitzustellen, bei dem ohne Brüche der low-k-Dielektrikumsschichten bei der Produktion und damit ein hoher Anteil an Ausschuss vermieden werden.
- Erfindungsgemäß wird diese Aufgabe mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Patentansprüche.
- Ein erfindungsgemäßer Nutzen aus einer Verbundplatte aus einer Kunststoffgehäusemasse und in Zeilen und Spalten auf Halbleiterbauteilpositionen angeordneten Halbleiterchips weist pro Halbleiterbauteilposition mindestens ein Halbleiterchip mit einer aktiven Oberseite, einer Rückseite und Randseiten auf. Die Oberseite der Verbundplatte bildet mit den aktiven Oberseiten des Halbleiterchips eine koplanare Fläche. Die Kunststoffgehäusemasse bettet die Randseiten und die Rückseite des Halbleiterchips ein. Der Nutzen weist eine ein- oder mehrlagige Verdrahtungsstruktur mit Leiterbahnen und Dielektrikumsschichten aus einem low-k-Dielektrikum auf der Oberseite der Verbundplatte auf, wobei die aktive Oberseite jedes Halbleiterchips von einer Rahmenfläche aus Kunststoffgehäusemasse umgeben ist. Auf der Rahmenfläche sind Außenkontaktflächen angeordnet, die mit Kontaktflächen auf der aktiven Oberseite des Halbleiterchips elektrisch verbunden sind.
- Einem Grundgedanken der Erfindung zufolge sind Brüche der low-k-Dielektrikumsschicht beim Testen oder Kontaktieren der Halbleiterchips darauf zurückzuführen, dass die mechanische Belastung durch eine Nadelkarte zum Testen oder durch das Kontaktieren, die direkt von oben auf die Kontaktflächen und damit auf die darunter liegende, poröse low-k-Dielektrikumsschicht wirkt, zu stark für die nicht sehr belastbare low-k-Dielektrikumsschicht ist. Eine direkte Belastung der Kontaktflächen sollte daher vermieden werden. Stattdessen sollten von der aktiven Chipfläche und von der low-k-Dielektrikumsschicht wegverlagerte Außenkontaktflächen, die mit den Kontaktflächen verbunden sind, stellvertretend für die Kontaktflächen testbar und kontaktierbar sein. Durch die Anordnung dieser Außenkontaktflächen auf dem die Chipfläche umgebenden Rahmen aus Kunststoffgehäusemasse sind die Außenkontaktflächen im Gegensatz zu den Kontaktflächen belastbar.
- In einer Ausführungsform der Erfindung weist der Nutzen die Form und Abmessungen eines Halbleiterwafers auf. Er lässt sich damit besonders einfach mit der ohnehin vorhandenen Infrastruktur weiterverarbeiten.
- Die Außenkontaktflächen können als Testflächen für Funktionstests ausgebildet sein. Sie können auch zunächst als Testflächen dienen und anschließend mit oberflächenmontierbaren Au ßenkontakten wie Lotkugeln oder auch mit Bonddrähten versehen werden.
- Der erfindungsgemäße Nutzen hat den Vorteil, dass die einzelnen Halbleiterchips testbar und außerdem verhältnismäßig unempfindlich gegen mechanische Belastungen beim Kontaktieren der Kontaktflächen beim Bonden oder beim Aufsetzen von als Flip-Chip ausgebildeten, mit Lotkugeln versehenen Bauelementen sind. Es muss zwar eine zusätzliche Rahmenfläche außerdem der eigentlichen Chipfläche zum Anbringen der belastbaren Außenkontaktflächen bereitgestellt werden, jedoch ist diese zusätzlich benötigte Fläche verhältnismäßig klein und nutzt zudem die auf dem Kunststoffgehäuse ohnehin vorhandene Fläche.
- Ein erfindungsgemäßes Halbleiterbauteil weist einen oder mehrere in eine Kunststoffgehäusemasse eingebettete Halbleiterchips mit einer aktiven Oberseite, einer Rückseite und Randseiten auf. Die aktive Oberseite des oder der Halbleiterchips bildet eine koplanare Fläche mit Teilen der Kunststoffgehäusemasse und die Randseiten sind in die Kunststoffgehäusemasse eingebettet. Auf der koplanaren Fläche ist eine Verdrahtungsstruktur mit Leiterbahnen und Dielektrikumsschichten aus einem Low-k-Dielektrikum angeordnet. Die aktive Oberseite jedes Halbleiterchips ist von einer Rahmenfläche aus Kunststoffgehäusemasse umgeben und auf der Rahmenfläche sind Außenkontaktflächen angeordnet, die mit Kontaktflächen auf der aktiven Oberseite des Halbleiterchips elektrisch verbunden sind.
- Nach der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung von Halbleiterbauteilen folgende Verfahrensschritte: Zunächst wird ein Halbleiterwafer mit einer Vielzahl in Zeilen und Spalten angeordneten Halbleiterchippositionen hergestellt und in eine Vielzahl von Halbleiterchips, die aktive Oberseiten, Randseiten und Rückseiten aufweisen, aufgetrennt. Anschließend wird ein Träger mit Halbleiterchips in Halbleiterbauteilpositionen bestückt, wobei die Halbleiterchips mit ihren aktiven Oberseiten auf dem Träger in Zeilen und Spalten fixiert werden. Auf den Träger wird eine Kunststoffgehäusemasse aufgebracht unter Einbetten der Halbleiterchips mit ihren Randseiten in die Kunststoffgehäusemasse und unter Ausbilden einer Verbundplatte mit einer Oberseite, die eine koplanare Fläche mit den Oberseiten der Halbleiterchips bildet. Die aktive Oberseite jedes Halbleiterchips ist von einer Rahmenfläche aus Kunststoffgehäusemasse umgeben. Nach dem Aushärten der Kunststoffgehäusemasse wir der Träger unter Ausbilden eines freitragenden verwölbungsfreien Nutzens entfernt.
- Auf die damit zugängliche Oberseite der Verbundplatte und die aktiven Oberseiten der Halbleiterchips kann nun eine Verdrahtungsstruktur aufgebracht werden, die metallische Leiterbahnen und Dielektrikumsschichten aus einem low-k-Dielektrikum aufweist. Auf die aktive Oberseite der Halbleiterchips werden Kontaktflächen und auf die Rahmenflächen werden Außenkontaktflächen aufgebracht. Die Kontaktflächen werden mit jeweils zugeordneten Außenkontaktflächen elektrisch verbunden. Abschließend wird der Nutzen in einzelne Halbleiterbauteile aufgetrennt.
- Vorteilhafterweise wird vor dem Auftrennen des Nutzens in einzelne Halbleiterbauteile ein Funktionstest der Halbleiterbauteile über die Außenkontaktflächen vorgenommen. Ebenfalls vor dem Auftrennen des Nutzens, jedoch zweckmäßigerweise nach dem Funktionstest, werden Außenkontakte wie beispielsweise Bonddrähte oder Lotkugeln auf den Außenkontaktflächen angebracht.
- Das erfindungsgemäße Verfahren erlaubt die Herstellung von Halbleiterbauteilen mit einem low-k-Dielektrikum, die ohne die Erzeugung unerwünscht hohen Ausschusses testbar und bondbar sind.
- Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Figuren näher erläutert.
-
1 –7 zeigen schematische Querschnitte durch Fertigungsstufen eines Halbleiterbauteils gemäß einer Ausführungsform der Erfindung; -
1 zeigt einen schematischen Querschnitt durch einen Träger mit Halbleiterchips in Halbleiterbauteilpositionen; -
2 zeigt einen schematischen Querschnitt durch den Träger gemäß1 nach Aufbringen einer Kunststoffgehäusemasse und Ausbilden einer koplanaren Oberseite einer Verbundplatte; -
3a zeigt einen schematischen Querschnitt durch die selbsttragende Verbundplatte nach Entfernen des Trägers von der Oberseite der Verbundplatte; -
3b zeigt eine Draufsicht auf die Verbundplatte gemäß3a ; -
4a zeigt einen schematischen Querschnitt durch die selbsttragende Verbundplatte gemäß3 nach Aufbringen einer Verdrahtungsstruktur auf die koplanare Oberseite der Verbundplatte; -
4b zeigt eine Draufsicht auf die Verbundplatte gemäß3a ; -
5 zeigt einen schematischen Querschnitt durch die selbsttragende Verbundplatte gemäß4 nach Aufbringen einer Lötstopplackschicht auf die koplanare Oberseite der Verbundplatte; -
6 zeigt einen schematischen Querschnitt durch einen Nutzen nach Aufbringen von Außenkontakten auf die koplanare Oberseite der Verbundplatte; -
7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil nach Auftrennen des Nutzens gemäß6 in einzelne Halbleiterbauteile. - Gleiche Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.
- Einzelne Fertigungsstufen eines Halbleiterbauteils sind in den
1 bis7 anhand schematischer Querschnitte dargestellt. Ein erster Verfahrensschritt, in dem zunächst ein Halbleiterwafer hergestellt und anschließend in Halbleiterchips vereinzelt wird, ist nicht dargestellt.1 zeigt erst das Ergebnis des anschließenden Verfahrensschritts, bei dem die Halbleiterchips3 , beispielsweise nach einer vorherigen Funktionsprüfung, in Halbleiterbauteilpositionen5 auf einen Träger26 aufgesetzt werden. - Dabei werden sie jedoch nicht dicht nebeneinander angeordnet, sondern es werden Zwischenräume
11 zwischen den einzelnen Halbleiterchips3 freigelassen, die später, mit Kunststoffgehäusemasse aufgefüllt, zu Gehäusewänden von Halbleiterbauteilen werden. - Die Halbleiterchips
3 sind mit ihren aktiven Oberseiten8 und den darauf befindlichen Kontaktflächen19 mit Hilfe einer doppelseitig klebenden Folie27 auf der Oberseite28 des Trägers26 fixiert. Um die Halbleiterchips3 in die Halbleiterbauteilpositionen5 aufzubringen, wird ein nicht dargestellter Bestückungsautomat eingesetzt, der die in Halbleiterchips3 getrennten Teile eines Halbleiterwafers aufnimmt und mit Hilfe der Folie27 auf der Oberseite28 des Trägers26 exakt positioniert und fixiert. - Auf den Oberseiten
8 weisen die Halbleiterchips3 über dem Halbleitermaterial eine nicht dargestellte Verdrahtungsstruktur mit metallischen Leiterbahnen und auf dem Halbleitermaterial und/oder zwischen den Leiterbahnen angeordneten Schichten aus einem low-k-Dielektrikum auf. Als low-k-Dielektrikum kommen verschiedene gängige Dielektrika mit Dielektrizitätszahlen kleiner als 4 in Betracht. Die Dielektrikumsschicht bzw. die Dielektrikumsschichten sind porös und somit mechanisch nicht stark belastbar. Somit sollten auch die Kontaktflächen19 , die auf der Dielektrikumsschicht angeordnet sind, keinen starken Belastungen ausgesetzt werden. Da aber auf das low-k-Material aufgrund seines Beitrags zur Vermeidung parasitärer Induktivitäten und Kapazitäten nicht verzichtet werden soll, muss ein anderer Weg zur Entlastung der empfindlichen Dielektrikumsschicht gefunden werden. -
2 zeigt einen schematischen Querschnitt durch den Träger26 gemäß1 nach Aufbringen einer Kunststoffgehäusemasse4 mittels Compressionmolding, Spritzguss-, Laminier- oder Dispensionstechnik in die Zwischenräume11 zwischen den Halbleiterchips3 sowie auf ihre Rückseiten10 . Dabei bilden die aktiven Oberseiten8 der Halbleiterchips3 mit der Kunststoffgehäusemasse4 eine koplanaren Fläche9 der Verbundplatte2 . - In einem nächsten, nicht dargestellten Verfahrensschritt wird die Kunststoffgehäusemasse
4 ausgehärtet. Nach dem Aushärten hat sich eine stabile, selbsttragende Verbundplatte2 mit in der Kunststoffgehäusemasse4 eingebetteten Halbleiterchips3 ausgebildet und der Träger26 wird zusammen mit der Folie27 entfernt. Das Entfernen des Trägers26 kann durch Aufheizen der Verbundplatte2 und des Trägers26 erfolgen, wobei die doppelseitig klebende Folie27 ihre Adhäsionswirkung verliert und der Träger26 ohne erhebliche Krafteinwirkung auf die Verbundplatte2 von der Oberseite6 der Verbundplatte2 abgezogen werden kann. Das Ergebnis dieses Verfahrensschrittes ist in3a gezeigt. - Die Halbleiterchips
3 der Verbundplatte2 weisen einen Abstand zueinander auf. Die Oberseite jedes Halbleiterchips3 ist mit einer Rahmenfläche31 aus Kunststoffgehäusemasse umgeben. Besonders deutlich sind die Rahmenflächen31 in der Draufsicht in3b zu erkennen, wobei die Darstellung nicht unbedingt maßstabsgetreu ist, sondern die Rahmenflächen31 typischerweise, aber nicht zwingend, im Verhältnis zum Halbleiterchip3 kleiner ausfallen als dargestellt. - Die aktive Oberseite
8 der Halbleiterchips3 ist nach dem Entfernen des Trägers frei zugänglich, so dass sowohl die Kontaktflächen19 als auch die übrige Oberfläche8 der Halbleiterchips3 sowie die Rahmenflächen31 für photolithographische Verfahren zur Verfügung stehen. -
4a zeigt einen schematischen Querschnitt durch die selbsttragende Verbundplatte2 nach Aufbringen einer Verdrahtungsstruktur17 auf die koplanare Oberseite6 der Verbundplatte2 . Diese Verdrahtungsstruktur17 umfasst Leiterbahnen18 , die Außenkontaktflächen20 auf der Rahmenfläche31 mit Kontaktflächen19 auf den aktiven Oberseiten8 der Halbleiterchips3 elektrisch miteinander verbinden. Diese Außenkontaktflächen20 bilden gleichzeitig auch die Außenkontaktflächen der einzelnen Halbleiterbauteile in den einzelnen Halbleiterbauteilpositionen5 . Die Verdrahtungsstruktur17 kann mehrere Lagen von Leiterbahnen18 aufweisen. - Durch das Anbringen der Außenkontaktflächen
20 auf den Rahmenflächen31 wird die mechanische Belastung beim Kontaktieren und/oder Testen der Halbleiterchips3 sozusagen von der bruchempfindlichen, porösen Dielektrikumsschicht auf die stabilen Rahmenflächen31 „umgeleitet".4b zeigt eine Draufsicht auf den Nutzen1 mit den in die Kunststoffgehäusemasse4 eingebetteten Halbleiterchips3 . Auf den Rahmenflächen31 sind Außenkontaktflächen20 angeordnet, die durch Leiterbahnen17 mit den Kontaktflächen19 auf der aktiven Oberseite8 der Halbleiterchips3 verbunden sind. Dabei ist typischerweise jeder Kontaktfläche19 eine Außenkontaktfläche20 zugeordnet, die stellvertretend für die Kontaktfläche19 getestet und/oder kontaktiert werden kann. - Auf die Verdrahtungsstruktur
17 kann, wie in5 gezeigt, eine strukturierte Lötstopplackschicht21 aufgebracht werden, die die Verdrahtungsstruktur17 bedeckt, die Außenkontaktflächen20 jedoch freilässt. -
6 zeigt einen schematischen Querschnitt durch einen Nutzen1 nach Aufbringen von Außenkontakten22 in Form von Lotkugeln23 auf die Außenkontaktflächen20 auf der Oberseite6 der Verbundplatte2 . Mit diesem Schritt ist der Nutzen1 fertiggestellt und zeigt in jeder der Halbleiterbauteilpositionen5 ein komplettes Halbleiterbauteil gemäß der Erfindung. Durch einen letzten Verfahrensschritt wird lediglich entlang der gestrichelten Linien32 der Nutzen1 in Halbleiterbauteile30 , von denen eines in7 gezeigt ist, aufgetrennt. - Das Halbleiterbauteil
30 gemäß7 weist nur einen Halbleiterchip3 auf. Es ist jedoch möglich, auch mehrere Halbleiterchips oder weitere diskrete Bauteile in einem erfindungsgemäßen Halbleiterbauteil30 zu integrieren. -
- 1
- Nutzen
- 2
- Verbundplatte
- 3
- Halbleiterchip
- 4
- Kunststoffgehäusemasse
- 5
- Halbleiterbauteilposition
- 6
- Oberseite der Verbundplatte
- 7
- Rückseite der Verbundplatte
- 8
- aktive Oberseite des Halbleiterchips
- 9
- koplanare Fläche
- 10
- Rückseite des Halbleiterchips
- 11
- Zwischenraum
- 12
- Randseite des Halbleiterchips
- 13
- Randseite des Halbleiterchips
- 14
- Randseite des Halbleiterchips
- 15
- Randseite des Halbleiterchips
- 16
- Dielektrikumsschicht
- 17
- Verdrahtungsstruktur
- 18
- Leiterbahn
- 19
- Kontaktfläche
- 20
- Außenkontaktfläche
- 21
- Lötstopplackschicht
- 22
- Außenkontakt
- 23
- Lotkugeln
- 24
- Zeile
- 25
- Spalte
- 26
- Träger
- 27
- doppelseitig klebende Folie
- 28
- Oberseite des Trägers
- 30
- Halbleiterbauteil
- 31
- Rahmenfläche
- 32
- gestrichelte Linie
- 32
- gestrichelte Linie
Claims (14)
- Nutzen (
1 ) aus einer Verbundplatte (2 ) aus einer Kunststoffgehäusemasse (4 ) und in Zeilen (24 ) und Spalten (25 ) auf Halbleiterbauteilpositionen (5 ) angeordneten Halbleiterchips (3 ), wobei pro Halbleiterbauteilposition (5 ) mindestens ein Halbleiterchip (3 ) mit einer aktiven Oberseite (8 ), einer Rückseite (10 ) und Randseiten (12 ,13 ,14 ,15 ) vorgesehen ist, wobei die Verbundplatte (2 ) eine Oberseite (6 ) aufweist, die mit den aktiven Oberseiten (8 ) des Halbleiterchips (3 ) eine koplanare Fläche (9 ) bildet und wobei die Kunststoffgehäusemasse (4 ) die Randseiten (12 ,13 ,14 ,15 ) und die Rückseite (10 ) des Halbleiterchips (3 ) einbettet und wobei der Nutzen (1 ) eine ein- oder mehrlagige Verdrahtungsstruktur (17 ) mit Leiterbahnen (18 ) und Dielektrikumsschichten aus einem Low-k-Dielektrikum auf der Oberseite (6 ) der Verbundplatte (2 ) aufweist, wobei die aktive Oberseite (8 ) jedes Halbleiterchips (3 ) von einer Rahmenfläche (31 ) aus Kunststoffgehäusemasse (4 ) umgeben ist und wobei auf der Rahmenfläche (31 ) Außenkontaktflächen (20 ) angeordnet sind, die mit zugeordneten Kontaktflächen (19 ) auf der aktiven Oberseite (8 ) des Halbleiterchips (3 ) elektrisch verbunden sind. - Nutzen (
1 ) nach Anspruch 1, dadurch gekennzeichnet, dass der Nutzen (1 ) die Form und Abmessungen eines Halbleiterwafers aufweist. - Nutzen (
1 ) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Außenkontaktflächen (20 ) als Testflächen für Funktionstests ausgebildet sind. - Nutzen (
1 ) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Außenkontaktflächen (20 ) oberflächenmontierbare Außenkontakte (22 ) aufweisen. - Nutzen nach Anspruch 4, dadurch gekennzeichnet, dass die oberflächenmontierbaren Außenkontakte (
22 ) Lotkugeln (23 ) aufweisen. - Nutzen nach Anspruch 4, dadurch gekennzeichnet, dass die oberflächenmontierbaren Außenkontakte (
22 ) Bonddrähte aufweisen. - Halbleiterbauteil (
30 ), das einen oder mehrere in eine Kunststoffgehäusemasse (4 ) eingebettete Halbleiterchips (3 ) mit einer aktiven Oberseite (8 ), einer Rückseite (10 ) und Randseiten (12 ,13 ,14 ,15 ) aufweist, wobei die aktive Oberseite (8 ) des oder der Halbleiterchips (3 ) eine koplanare Fläche (9 ) mit Teilen der Kunststoffgehäusemasse (4 ) bildet und die Randseiten (12 ,13 ,14 ,15 ) in die Kunststoffgehäusemasse (4 ) eingebettet sind und wobei eine Verdrahtungsstruktur (17 ) mit Leiterbahnen (18 ) und Dielektrikumsschichten aus einem Low-k-Dielektrikum auf der koplanaren Fläche (9 ) angeordnet ist, wobei die aktive Oberseite (8 ) jedes Halbleiterchips (3 ) von einer Rahmenfläche (31 ) aus Kunststoffgehäusemasse (4 ) umgeben ist und wobei auf der Rahmenfläche (31 ) Außenkontaktflächen (20 ) angeordnet sind, die mit zugeordneten Kontaktflächen (19 ) auf der aktiven Oberseite (8 ) des Halbleiterchips (3 ) elektrisch verbunden sind. - Nutzen (
1 ) nach Anspruch 7, dadurch gekennzeichnet, dass die Außenkontaktflächen (20 ) als Testflächen für Funktionstests ausgebildet sind. - Nutzen (
1 ) nach Anspruch 7, dadurch gekennzeichnet, dass die Außenkontaktflächen (20 ) oberflächenmontierbare Außenkontakte (22 ) aufweisen. - Nutzen nach Anspruch 9, dadurch gekennzeichnet, dass die oberflächenmontierbaren Außenkontakte (
22 ) Lotkugeln (23 ) aufweisen. - Nutzen nach Anspruch 9, dadurch gekennzeichnet, dass die oberflächenmontierbaren Außenkontakte (
22 ) Bonddrähte aufweisen. - Verfahren zur Herstellung von Halbleiterbauteilen (
30 ), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen; – Auftrennen des Halbleiterwafers in eine Vielzahl von Halbleiterchips (3 ), die aktive Oberseiten (8 ), Randseiten (12 ,13 ,14 ,15 ) und Rückseiten (10 ) aufweisen; – Bestücken eines Trägers (26 ) mit Halbleiterchips (3 ) in Halbleiterbauteilpositionen (5 ), wobei die Halbleiter chips (3 ) mit ihren aktiven Oberseiten (8 ) auf dem Träger (26 ) in Zeilen (24 ) und Spalten (25 ) fixiert werden; – Aufbringen einer Kunststoffgehäusemasse (4 ) auf den Träger (26 ) unter Einbetten der Halbleiterchips (3 ) mit ihren Randseiten (12 ,13 ,14 ,15 ) in die Kunststoffgehäusemasse (4 ) und unter Ausbilden einer Verbundplatte (2 ) mit einer Oberseite (6 ), die eine koplanare Fläche (9 ) mit den Oberseiten (8 ) der Halbleiterchips (3 ) bildet, so dass die aktive Oberseite (8 ) jedes Halbleiterchips (3 ) von einer Rahmenfläche (31 ) aus Kunststoffgehäusemasse (4 ) umgeben ist; – Entfernen des Trägers (26 ) unter Ausbilden eines freitragenden verwölbungsfreien Nutzens (1 ); – Aufbringen einer Verdrahtungsstruktur (17 ) auf die nun zugängliche Oberseite (6 ) der Verbundplatte (2 ) und die aktiven Oberseiten (8 ) der Halbleiterchips (3 ), wobei die Verdrahtungsstruktur Dielektrikumsschichten (16 ) aus einem low-k-Dielektrikum aufweist; – Aufbringen von Kontaktflächen (19 ) auf die aktive Oberseite (8 ) der Halbleiterchips (3 ); – Aufbringen von Außenkontaktflächen (20 ) auf die Rahmenflächen (31 ); – elektrische Verbindung von Kontaktflächen (19 ) mit zugeordneten Außenkontaktflächen (20 ); – Auftrennen des Nutzens (1 ) in einzelne Halbleiterbauteile (30 ). - Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass vor dem Auftrennen des Nutzens (
1 ) in einzelne Halbleiterbauteile (30 ) ein Funktionstest der Halbleiterbauteile (30 ) über die Außenkontaktflächen (20 ) vorgenommen wird. - Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass vor dem Auftrennen des Nutzens (
1 ) in einzelne Halbleiterbauteile (30 ) Außenkontakte (22 ) auf den Außenkontaktflächen (20 ) angebracht werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200610019244 DE102006019244B4 (de) | 2006-04-21 | 2006-04-21 | Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben |
US11/738,213 US20070249102A1 (en) | 2006-04-21 | 2007-04-20 | Panel and semiconductor device having a structure with a low-k dielectric |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200610019244 DE102006019244B4 (de) | 2006-04-21 | 2006-04-21 | Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006019244A1 true DE102006019244A1 (de) | 2007-10-25 |
DE102006019244B4 DE102006019244B4 (de) | 2008-07-03 |
Family
ID=38536857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200610019244 Expired - Fee Related DE102006019244B4 (de) | 2006-04-21 | 2006-04-21 | Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070249102A1 (de) |
DE (1) | DE102006019244B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2357875A1 (de) * | 2010-02-16 | 2011-08-17 | Gemalto SA | Verfahren zur Herstellung eines elektronischen Gehäuses |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7863090B2 (en) * | 2007-06-25 | 2011-01-04 | Epic Technologies, Inc. | Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system |
US9064936B2 (en) | 2008-12-12 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
US9293401B2 (en) * | 2008-12-12 | 2016-03-22 | Stats Chippac, Ltd. | Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP) |
US9082806B2 (en) | 2008-12-12 | 2015-07-14 | Stats Chippac, Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
US8169065B2 (en) * | 2009-12-22 | 2012-05-01 | Epic Technologies, Inc. | Stackable circuit structures and methods of fabrication thereof |
US8786105B1 (en) | 2013-01-11 | 2014-07-22 | Intel Mobile Communications GmbH | Semiconductor device with chip having low-k-layers |
CN111415908B (zh) * | 2019-01-07 | 2022-02-22 | 台达电子企业管理(上海)有限公司 | 电源模块、芯片嵌入式封装模块及制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6489185B1 (en) * | 2000-09-13 | 2002-12-03 | Intel Corporation | Protective film for the fabrication of direct build-up layers on an encapsulated die package |
US20030122246A1 (en) * | 2001-12-31 | 2003-07-03 | Mou-Shiung Lin | Integrated chip package structure using silicon substrate and method of manufacturing the same |
DE10158563C1 (de) * | 2001-11-29 | 2003-07-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bauelementmoduls |
US20030230804A1 (en) * | 2002-06-14 | 2003-12-18 | Casio Computer Co., Ltd. | Semiconductor device and method of fabricating the same |
DE102004033057A1 (de) * | 2003-12-03 | 2005-06-30 | Advanced Chip Engineering Technology Inc. | Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben |
DE102004058413A1 (de) * | 2004-10-26 | 2006-04-27 | Advanced Chip Engineering Technology Inc. | Chipgroße Packungsstruktur und Verfahren hierfür |
DE102005003125A1 (de) * | 2005-01-21 | 2006-07-27 | Robert Bosch Gmbh | Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6117704A (en) * | 1999-03-31 | 2000-09-12 | Irvine Sensors Corporation | Stackable layers containing encapsulated chips |
EP1150346B1 (de) * | 2000-04-28 | 2011-12-28 | LG Chem Investment, Ltd | Verfahren zur Herstellung isolierender Materialien mit niedriger Dielektrizitätskonstante |
US6555906B2 (en) * | 2000-12-15 | 2003-04-29 | Intel Corporation | Microelectronic package having a bumpless laminated interconnection layer |
TW544882B (en) * | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
US7041578B2 (en) * | 2003-07-02 | 2006-05-09 | Texas Instruments Incorporated | Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside |
-
2006
- 2006-04-21 DE DE200610019244 patent/DE102006019244B4/de not_active Expired - Fee Related
-
2007
- 2007-04-20 US US11/738,213 patent/US20070249102A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6489185B1 (en) * | 2000-09-13 | 2002-12-03 | Intel Corporation | Protective film for the fabrication of direct build-up layers on an encapsulated die package |
DE10158563C1 (de) * | 2001-11-29 | 2003-07-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bauelementmoduls |
US20030122246A1 (en) * | 2001-12-31 | 2003-07-03 | Mou-Shiung Lin | Integrated chip package structure using silicon substrate and method of manufacturing the same |
US20030230804A1 (en) * | 2002-06-14 | 2003-12-18 | Casio Computer Co., Ltd. | Semiconductor device and method of fabricating the same |
DE102004033057A1 (de) * | 2003-12-03 | 2005-06-30 | Advanced Chip Engineering Technology Inc. | Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben |
DE102004058413A1 (de) * | 2004-10-26 | 2006-04-27 | Advanced Chip Engineering Technology Inc. | Chipgroße Packungsstruktur und Verfahren hierfür |
DE102005003125A1 (de) * | 2005-01-21 | 2006-07-27 | Robert Bosch Gmbh | Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2357875A1 (de) * | 2010-02-16 | 2011-08-17 | Gemalto SA | Verfahren zur Herstellung eines elektronischen Gehäuses |
WO2011101359A1 (fr) * | 2010-02-16 | 2011-08-25 | Gemalto Sa | Procédé pour fabriquer un boîtier électronique |
Also Published As
Publication number | Publication date |
---|---|
US20070249102A1 (en) | 2007-10-25 |
DE102006019244B4 (de) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006019244B4 (de) | Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben | |
DE102005026098B3 (de) | Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben | |
DE10333841B4 (de) | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils | |
DE102005047856B4 (de) | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen | |
DE10045043B4 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE10259221B4 (de) | Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben | |
DE10164800B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips | |
EP1186035A1 (de) | Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements | |
DE10240461A1 (de) | Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung | |
DE4410947C1 (de) | Halbleiterbauelement für vertikale Integration und Herstellungsverfahren | |
DE19927873C2 (de) | Verfahren zum Prüfen von Chip-Scale-Gehäusen für integrierte Schaltungen | |
DE102010041129A1 (de) | Multifunktionssensor als PoP-mWLP | |
DE10334575B4 (de) | Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben | |
DE102006033222A1 (de) | Modul mit flachem Aufbau und Verfahren zur Bestückung | |
EP1620893A2 (de) | Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben | |
DE10124970B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung | |
DE102011083627A1 (de) | Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat | |
DE10245451A1 (de) | Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben | |
DE102006001429A1 (de) | Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben | |
DE102005023949B4 (de) | Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens | |
DE102006027283A1 (de) | Verfahren zur Herstellung eines Halbleiterbauteils | |
DE102009025070A1 (de) | Verfahren zum Kapseln eines Chips | |
EP1403921A2 (de) | Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben | |
EP2452359B1 (de) | Verfahren zum herstellen einer integrierten schaltung und resultierender folienchip | |
DE102015226137A1 (de) | Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130326 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130314 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130314 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE Effective date: 20130315 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130326 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |