-
Die
vorliegende Erfindung betrifft eine Schaltungsanordnung mit einem
Leistungstransistor, der einen Steueranschluss und zwei Laststreckenanschlüsse aufweist,
und mit einer Überspannungsschutzschaltung
für den
Leistungstransistor.
-
Leistungstransistoren
werden vielfach als Schalter für
elektrische Verbraucher eingesetzt. Die Laststrecke des Leistungstransistors
wird hierbei in Reihe zu der Last zwischen Klemmen für eine Versorgungsspannung
geschaltet und der Leistungstransistor wird abhängig vom jeweils gewünschten Schaltzustand
des elektrischen Verbrauchers leitend oder sperrend angesteuert.
Um den Leistungstransistor vor einer Überspannung zu schützen, wie
sie beispielsweise beim Abkommutieren induktiver Lasten auftreten
kann, ist es bekannt, eine Zenerdiode in Sperrrichtung zwischen
einen der Laststreckenanschlüsse
des Leistungstransistors und den Steueranschluss des Leistungstransistors
zu schalten. Erreicht das Potential an diesem Laststreckenanschluss
einen Wert, der um den Wert der Durchbruchsspannung der Zenerdiode
oberhalb eines elektrischen Potentials an dem Steueranschluss des Leistungstransistors
liegt, so wird der Leistungstransistor über die Zenerdiode leitend
angesteuert, um dadurch den Spannungsabfall über dessen Laststrecke zu begrenzen.
Dieses Prinzip der Spannungsbegrenzung wird als "aktive Zenerung" bezeichnet und ist beispielsweise in
der
DE 40 29 794 A1 beschrieben.
-
Die
US 6,087,877 beschreibt
eine Schaltungsanordnung mit einem Leistungstransistor und einer
nach dem Prinzip der aktiven Zenerung arbeitenden Überspannungsschutzschaltung.
Bei dieser Schaltungsanordnung ist vorgesehen, die Überspannungsschutzschaltung
während
einer vorgegebenen Zeitdauer nach ei ner Flanke eines Ansteuersignals des
Leistungstransistors zu deaktivieren.
-
Die
DE 103 39 689 B4 beschreibt
eine Schaltungsanordnung mit einem Leistungstransistor und einer
auf dem Prinzip der aktiven Zenerung basierenden Überspannungsschutzschaltung.
Diese Überspannungsschutzschaltung
wird deaktiviert, wenn ein Laststrom durch den Lasttransistor unter
einen vorgegebenen Grenzwert absinkt oder wenn eine Ansteuerspannung
des Leistungstransistors unter einen vorgegebenen Grenzwert absinkt.
-
1 zeigt eine Schaltungsanordnung
mit einem als Leistungs-MOSFET ausgebildeten Leistungstransistor
M, der einen Steueranschluss (Gate-Anschluss) G und einen ersten
und einen zweiten Laststreckenanschluss (Drain- und Source-Anschluss) D, S aufweist.
Die Laststrecke (Drain-Source-Strecke)
D-S dieses Leistungstransistors M ist in Reihe zu einer Last 1 zwischen
Klemmen für
ein erstes und zweites Versorgungspotential V, GND bzw. positives
Versorgungspotential V und Bezugspotential GND geschaltet. Zur Begrenzung
einer zwischen Drain und Source D, S des MOSFET M anliegenden Spannung
Vds ist eine Zenerdiode Z vorgesehen, die in Sperrrichtung zwischen
den Drain-Anschluss D und den Gate-Anschluss G des MOSFET M geschaltet
ist. Eine antiseriell zu dieser Zenerdiode Z geschaltete Diode DD
verhindert bei leitend angesteuertem MOSFET M einen Stromfluss von
der Ansteuerschaltung 10 über die Drain-Source-Strecke
D-S des MOSFET M.
-
Mit
Lp ist in 1 eine unvermeidliche
Induktivität
der Leitungsverbindung, über
welche die Last Z und der MOSFET M miteinander verbunden und an
die Versorgungspotentialanschlüsse
angeschlossen sind, bezeichnet. Diese Leitungsinduktivität Lp kann
unter den nachfolgend erläuterten
Bedingungen zu einer Überspannung
an dem Leistungs-MOSFET M führen,
bei welcher die Zenerdiode Z leitet, um den MOSFET M auf zusteuern
und dadurch einen weiteren Anstieg der Drain-Source-Spannung Vds
zu begrenzen:
Betrachtet sei das Auftreten eines Fehlers, bei
dem ein Kurzschluss in der Last Z vorhanden ist. In Folge eines
solchen Kurzschlusses steigt ein Laststrom Ids durch den Transistor
M an, wobei die Steilheit des Stromanstieges durch die Leitungsinduktivität Lp begrenzt
ist. Zur Detektion eines solchen Kurzschlusses ist es bekannt, geeignete
Sensoren, wie beispielsweise einen Temperatursensor, der die in
Folge des Kurzschlusses ansteigende Temperatur im Bereich des Leistungstransistors
M erfasst, oder einen Stromsensor, vorzusehen. Die Spannungsbegrenzungsanordnung
mit der Zenerdiode Z ermöglicht
bei sperrender Ansteuerung des Leistungstransistors M nach Detektion
eines solchen Kurzschlusses ein Abkommutieren der Leitungsinduktivität Lp:
Bei
sperrender Ansteuerung des Leistungstransistors M wirkt der MOSFET
M zunächst
einem weiteren Ansteigen des Kurzschlussstromes entgegen und bewirkt
im weiteren Verlauf des Abschaltvorganges eine Verringerung des
Kurzschlussstromes. Bedingt durch die in der Leitungsinduktivität Lp zuvor
gespeicherte induktive Energie wird über der Laststrecke D-S des
MOSFET eine Spannung induziert, die über die zwischen den Versorgungsklemmen
anliegende Versorgungsspannung ansteigen kann. Ein Ansteigen dieser
induzierten Gegenspannung wird dabei durch die Zenerdiode Z begrenzt,
die einer sperrenden Ansteuerung des MOSFET durch die Ansteuerschaltung 10 solange
entgegenwirkt, bis die Leitungsinduktivität Lp soweit abkommutiert ist,
dass die Laststreckenspannung Vds unter einen Spannungsgrenzwert
absinkt, bei dem die Zenerdiode Z anspricht.
-
Problematisch
ist, dass während
dieses Abkommutiervorganges vor einem vollständigen Sperren des Leistungs-MOSFET
M kritische Betriebszustände
auftreten können,
nämlich
dann, wenn die in dem Leistungstransistor in Wärme umgesetzte Verlustleistung
außerhalb
des sogenannten "sicheren Betriebsbereichs" (Safe Operating
Area, SOA) liegt. Diese Verlustleis tung entspricht dabei dem Produkt aus
der über
dem MOSFET M anliegenden Laststreckenspannung Vds und dem Laststrom
Ids.
-
2 zeigt schematisch das
Kennlinienfeld eines Leistungstransistors, in dem der Laststrom
Ids über
der Laststreckenspannung Vds für
verschiedene Ansteuerspannungen bzw. Gate-Source-Spannung Vgs aufgetragen ist.
Strichpunktiert eingezeichnet ist in diesem Kennlinienfeld eine
Linie 100, die den sicheren Betriebsbereich markiert. Betriebszustände links
bzw. unterhalb dieser Grenzlinie 100 liegen dabei im sicheren
Betriebsbereich, während
Betriebszustände
rechts bzw. oberhalb dieser Grenzlinie 100 außerhalb
des sicheren Betriebsbereiches liegen. Ein Betriebszustand des MOSFET
ist dabei jeweils durch ein Wertepaar aus Laststreckenspannung Vds
und Laststrom Ids gegeben.
-
Ziel
der vorliegenden Erfindung ist es, eine Schaltungsanordnung mit
einem Leistungstransistor und einer Spannungsbegrenzungsschaltung
zur Verfügung
zu stellen, bei der ein Betrieb des Leistungstransistors innerhalb
des sicheren Betriebsbereiches sichergestellt ist.
-
Dieses
Ziel wird durch eine Schaltungsanordnung nach Anspruch 1 erreicht.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
-
Die
erfindungsgemäße Schaltungsanordnung
umfasst einen Leistungstransistor mit einem Steueranschluss und
einem ersten und zweiten Laststreckenanschluss sowie einer Spannungsbegrenzungsschaltung.
Die Spannungsbegrenzungsschaltung ist zwischen den ersten Laststreckenanschluss und
den Steueranschluss des Leistungstransistors geschaltet und dazu
ausgebildet, eine Spannung zwischen diesem ersten Laststreckenanschluss
und dem Steueranschluss auf einen einstellbaren Spannungsgrenzwert
zu begrenzen. Die Spannungsbegrenzungsschaltung weist einen Steueranschluss zur
Zuführung
eines Einstellsignals für
diesen einstellbaren Spannungsgrenzwert auf.
-
Zur
Bereitstellung dieses Einstellsignals ist eine Steuerschaltung vorhanden,
die dazu ausgebildet ist, das Einstellsignal abhängig von einem Strom durch
den Lasttransistor oder abhängig
von einer an dem Steueranschluss des Lasttransistors anliegenden
Ansteuerspannung zur Verfügung
zu stellen.
-
Der
Spannungsgrenzwert der Spannungsbegrenzungsschaltung bestimmt bei
dieser Schaltungsanordnung eine maximale Spannung, die zwischen den
Laststreckenanschlüssen
des Leistungstransistors auftreten kann. Bei der erfindungsgemäßen Schaltungsanordnung
werden Betriebszustände
des Leistungstransistors außerhalb
des sicheren Betriebsbereiches vermieden, indem der Spannungsgrenzwert,
und damit die maximal mögliche
Laststreckenspannung, bei großen
Lastströmen
reduziert wird.
-
Bei
einer Ausführungsform
ist vorgesehen, dass die Steuerschaltung das Einstellsignal abhängig von
dem Strom durch den Lasttransistor erzeugt und dass die Spannungsbegrenzungsschaltung
und die Steuerschaltung derart aufeinander abgestimmt sind, dass
der Spannungsgrenzwert über
das Einstellsignal mit zunehmendem Strom durch den Lasttransistor
verringert wird.
-
Die
Spannungsbegrenzungsschaltung mit dem einstellbaren Spannungsgrenzwert
umfasst beispielsweise ein erstes Spannungsbegrenzungselement und
wenigstens ein zweites Spannungsbegrenzungselement, die parallel
zueinander und jeweils zwischen den ersten Laststreckenanschluss
und den Steueranschluss des Leistungstransistors geschaltet sind.
In Reihe zu dem wenigstens einen zweiten Spannungsbegrenzungselement
ist dabei eine Schalteranordnung geschaltet, die durch das Einstellsignal
angesteuert ist. Die Schalteranordnung dient dazu, das zweite Spannungsbegrenzungselement
zu deaktivieren, wobei der Spannungsgrenzwert in diesem Fall durch
das erste Spannungsbegrenzungselement vorgegeben ist. Ein Spannungsgrenzwert
des zweiten Spannungsbegrenzungselementes ist bei dieser Ausführungsform
kleiner als der Spannungsgrenzwert des ersten Span nungsbegrenzungselementes,
so dass der Spannungsgrenzwert der Spannungsbegrenzungsschaltung
bei aktiviertem zweiten Spannungsbegrenzungselement durch dieses
zweite Spannungsbegrenzungselement gegeben ist.
-
Darüber hinaus
kann die Spannungsbegrenzungsschaltung auch dadurch realisiert werden,
das ein erstes und wenigstens ein zweites Spannungsbegrenzungselement
in Reihe zwischen den ersten Laststreckenanschluss und den Steueranschluss des
Leistungstransistors vorhanden sind. Parallel zu wenigstens einem
dieser beider Schalter ist dabei eine Schalteranordnung geschaltet,
die dazu dient, das jeweilige Spannungsbegrenzungselement nach Maßgabe des
Einstellsignals zu überbrücken. Der Spannungsgrenzwert
dieser Spannungsbegrenzungsschaltung entspricht bei dieser Anordnung
der Summe der Spannungsgrenzwerte des ersten und zweiten Spannungsbegrenzungselements,
wenn die Schalteranordnung geöffnet
ist und dem Spannungsgrenzwert des nicht überbrückten Spannungsbegrenzungselements,
wenn die Schalteranordnung geschlossen ist.
-
Die
Spannungsbegrenzungselemente können
insbesondere Zenerdioden sein, die in Sperrrichtung zwischen den
ersten Laststreckenanschluss und den Steueranschluss des Leistungstransistors geschaltet
sind.
-
Die
vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert.
-
1 zeigt
eine Schaltungsanordnung mit einem Leistungstransistor und einer
Spannungsbegrenzungsschaltung nach dem Stand der Technik.
-
2 zeigt
beispielhaft ein Kennlinienfeld eines Leistungstransistors, in dem
der Laststrom des Leistungstransistors über dessen Laststreckenspannung
für verschiedene
Ansteuerspannungen aufgetragen ist.
-
3 zeigt
eine erfindungsgemäße Schaltungsanordnung
mit einem Leistungstransistor und einer Spannungsbegrenzungsschaltung
mit einstellbarem Spannungsgrenzwert.
-
4 zeigt ein Ausführungsbeispiel der Spannungsbegrenzungsschaltung
(4A) und den Spannungsgrenzwert der dargestellten
Begrenzungsschaltung abhängig
von einem Laststrom durch den Leistungstransistor (4B).
-
5 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung,
bei der die Spannungsbegrenzungsschaltung abhängig von einem Laststrom durch
den Leistungstransistor angesteuert ist.
-
6 zeigt
ein Ausführungsbeispiel
einer erfindungsgemäßen Schaltungsanordnung,
bei der die Spannungsbegrenzungsschaltung abhängig von einer Ansteuerspannung
des Leistungstransistors angesteuert ist.
-
7 zeigt
ein Realisierungsbeispiel für
die Spannungsbegrenzungsanordnung der Schaltung gemäß 6.
-
8 zeigt
ein Ausführungsbeispiel
einer Spannungsbegrenzungsanordnung, bei der mehr als zwei Spannungsgrenzwerte
einstellbar sind.
-
9 zeigt
ein Ausführungsbeispiel
einer weiteren Spannungsbegrenzungsanordnung, bei der mehr als zwei
Spannungsgrenzwerte einstellbar sind.
-
In
den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen
gleiche Schaltungskomponenten und Signale mit gleicher Bedeutung.
-
3 zeigt
ein erstes Ausführungsbeispiel einer
erfindungsgemäßen Schaltungsanordnung.
Die Schaltungsanordnung umfasst einen Leistungstransistor mit einem
Steueranschluss G sowie einem ersten und einem zweiten Laststreckenanschluss
D, S. Der Leistungstransistor M ist in dem Beispiel als n-Kanal-MOSFET ausgebildet,
dessen Gate-Anschluss den Steueranschluss und dessen Drain- und Source-Anschlüsse die
ersten und zweiten Laststreckenanschlüsse D, S bilden.
-
Zur
Ansteuerung des Leistungstransistors M ist eine Ansteuerschaltung 10 vorhanden,
die einen Ausgang aufweist, der an den Steueranschluss G des Leistungstransistors
M angeschlossen ist. Diese Ansteuerschaltung 10 stellt
ein Ansteuersignal S10 zur Verfügung,
nach dessen Maßgabe
der Leistungstransistor M leitet oder sperrt. Der dargestellte n-Kanal-MOSFET
M leitet, wenn das Ansteuersignal S10 zu einer Gate-Source-Spannung Vgs führt, die
oberhalb einer Einsatzspannung des MOSFET M liegt.
-
An
die Ansteuerschaltung 10 kann ein Überlastungssensor 50 angeschlossen
sein, der ein Sensorsignal S50 bereitstellt, das der Ansteuerschaltung 10 zugeführt ist
und nach dessen Maßgabe
die Ansteuerschaltung den Leistungstransistor M sperrt. Dieser Überlastungssensor
kann beispielsweise ein Temperatursensor zur Detektion einer Temperatur des
Leistungs-MOSFET M sein, der dazu dient, Übertemperaturen zu detektieren,
wie sie beispielsweise bei einem Kurzschluss einer in Reihe zu dem Leistungstransistor
geschalteten Last 1 auftreten können. Der Überlastsensor kann alternativ
auch als Stromsensor ausgeführt
sein, der einen Laststrom durch den Leistungstransistor M erfasst.
-
Der
dargestellte Leistungstransistor M dient als Schalter für die elektrische
Last 1, die in 3 zum besseren Verständnis ebenfalls
dargestellt ist. Lp bezeichnet die Leitungsinduktivität. Die Last 1 ist während eines
Betriebs der Schaltungsanordnung in Reihe zu der Laststrecke D-S
des Leistungs transistors M geschaltet, wobei die Reihenschaltung
zwischen Klemmen für
ein erstes und ein zweites Versorgungspotential bzw. positives Versorgungspotential
V und Bezugspotential GND geschaltet ist. Der Leistungstransistor
M ist bei der Schaltung gemäß 3 in
Low-Side-Konfiguration verschaltet, d. h. der Leistungstransistor
M liegt zwischen der Last und dem negativen Versorgungspotential
bzw. Bezugspotential GND. Wahrend des Betriebs der Schaltung liegt
ein Laststreckenspannung Vds über
der Laststrecke D-S des Leistungstransistors M an, die unter anderem
vom Schaltzustand des Leistungstransistors M abhängig ist.
-
Zur
Begrenzung dieser Laststreckenspannung Vds ist eine Spannungsbegrenzungsanordnung 20 vorhanden,
die erste und zweite Lastanschlüsse 22, 23 sowie
einen Steueranschluss 21 aufweist. Diese Spannungsbegrenzungsanordnung 20 ist über ihre
Lastanschlüsse 22, 23 zwischen
den ersten Laststreckenanschluss D und den Steueranschluss G des
Leistungstransistors M geschaltet und ist dazu ausgebildet, eine
Spannung Vdg zwischen diesem ersten Laststreckenanschluss D und
dem Steueranschluss G auf einen einstellbaren Spannungsgrenzwert
zu begrenzen. Dieser Spannungsgrenzwert bestimmt unmittelbar die
maximale Laststreckenspannung Vds des Leistungstransistors M und
ist so gewählt,
dass er größer ist
als die während des
Betriebs an die Reihenschaltung des Leistungstransistors M und der
Last anliegende Versorgungsspannung V. Die maximale Laststreckenspannung Vds
entspricht dabei der Summe aus dem durch die Spannungsbegrenzungsanordnung 20 vorgegebenen
Spannungsgrenzwert und der Ansteuerspannung Vgs des Leistungstransistors
M. Erreicht die Laststreckenspannung Vds einen Wert, bei dem die Spannung
zwischen dem ersten Laststreckenanschluss D und dem Steueranschluss
G den Wert des Spannungsgrenzwertes erreicht, so ermöglicht die Spannungsbegrenzungsanordnung
einen Stromfluss von dem ersten Laststreckenanschluss D an den Steueranschluss
G und steuert dadurch den Leistungs-MOSFET M über dessen Steueranschluss
G leitend an, um dadurch einem weiteren Ansteigen der Laststreckenspannung
Vds entgegenzuwirken.
-
Der
Spannungsgrenzwert der Spannungsbegrenzungsanordnung 20 ist
durch ein dem Steuereingang 21 zugeführtes Einstellsignal S30 einstellbar. Dieses
Einstellsignal S30 wird von einer Steuerschaltung zur Verfügung gestellt.
Diese Steuerschaltung ist bei der Schaltungsanordnung gemäß 3 als Strommessanordnung
ausgebildet, die das Einstellsignal S30 abhängig von einem Strom Ids durch
den Leistungstransistor M erzeugt.
-
Ein
Betriebszustand des Leistungstransistors M ist jeweils gegeben durch
dessen Laststreckenspannung Vds und den bei der jeweiligen Laststreckenspannung
Vds den MOSFET M durchfließenden
Laststrom Ids. Das Produkt dieser beiden Parameter bestimmt die
Verlustleistung, die in dem Leistungstransistor in Wärme umgesetzt
wird. Um diese Verlustleistung nach oben hin zu begrenzen und dadurch
sicherzustellen, dass der Leistungstransistor M stets im sicheren
Betriebsbereich (SOA) betrieben wird, sind die Strommessanordnung 30 und die
Spannungsbegrenzungsanordnung 20 derart aufeinander abgestimmt,
dass der über
das Einstellsignal S30 eingestellte Spannungsgrenzwert der Spannungsbegrenzungsanordnung 20 mit
zunehmendem Laststrom Ids des Leistungstransistors abnimmt. Bei großen Lastströmen wird
die Laststreckenspannung Vds dadurch auf kleinere Maximalwerte begrenzt, wodurch
ein Betrieb des Leistungstransistors im sicheren Betriebsbereich
sichergestellt wird.
-
4 zeigt ein Ausführungsbeispiel einer Spannungsbegrenzungsanordnung,
die dazu ausgebildet ist, die Laststreckenspannung Vds des Leistungstransistors
M auf zwei unterschiedliche Werte zu begrenzen. Diese Spannungsbegrenzungsanordnung 20 weist
zwei Spannungsbegrenzungselemente Z1, Z2 auf. Diese Spannungsbegrenzungselemente
Z1, Z2 sind in dem Beispiel als Zenerdioden ausgebildet, die parallel
zueinander zwischen den ersten und zweiten Lastanschluss 22, 23 der
Spannungsbegrenzungsanordnung 20 geschaltet sind. Die beiden Zenerdioden
Z1, Z2 besitzen unterschiedliche Durchbruchsspannungen, wobei die
Durchbruchsspannung der ersten Zenerdiode Z1 größer als die Durchbruchsspannung
der zweiten Zenerdiode Z2 ist. In Reihe zu der zweiten Zenerdiode
Z2 ist ein Schalter 24 geschaltet, der durch das Einstellsignal
S30 angesteuert ist. Bei sperrend angesteuertem Schalter 24 ist
die zweite Zenerdiode Z2 deaktiviert. In diesem Fall bestimmt die
Durchbruchsspannung der ersten Zenerdiode Z1 den Spannungsgrenzwert
der Spannungsbegrenzungsanordnung 20. Bei leitend angesteuertem
Schalter 24 ist die zweite Zenerdiode Z2 aktiviert und
deren im Vergleich zur Durchbruchsspannung der ersten Zenerdiode
Z1 kleinere Durchbruchsspannung bestimmt in diesem Fall den Spannungsgrenzwert
der Spannungsbegrenzungsanordnung 20.
-
Das
Einstellsignal S30 ist ein zweiwertiges Signal, dass den Schalter 24 entweder
leitend oder sperrend ansteuert. Dieses Einstellsignal S30 wird durch
die Strommessanordnung in nicht näher dargestellter Weise derart
erzeugt, dass es den Schalter 24 sperrend ansteuert, wenn
der Laststrom Ids unterhalb eines vorgegebenen Stromgrenzwertes
liegt, und dass es den Schalter 24 leitend ansteuert, wenn der
Laststrom Ids oberhalb des vorgegebenen Stromgrenzwertes liegt.
Die Funktionsweise der in 4A dargestellten
Spannungsbegrenzungsanordnung 20 wird nachfolgend anhand
von 4B erläutert.
-
4B veranschaulicht
den Spannungsgrenzwert, d. h. die maximal über der Spannungsbegrenzungsanordnung 20 anliegende
Spannung V20 abhängig
von dem Laststrom Ids des Leistungstransistors M. Dieser Spannungsgrenzwert
V20 entspricht der Durchbruchsspannung Vz1 der ersten Zenerdiode
Z1 für
Lastströme
Ids kleiner als ein Stromgrenzwert Ids0 und entspricht der Durchbruchsspannung
Vz2 der zweiten Zenerdiode Z2 für
Lastströme Ids
größer als
dieser Stromgrenzwert Ids0. Dargestellt ist in 4B außerdem der
Verlauf des Einstellsignals S30 abhängig von dem Laststrom Ids.
Dieses Einstellsignal S30 nimmt für Lastströme Ids oberhalb des Grenzwertes Ids0
einen zum Einschalten des Schalters 24 geeigneten Pegel,
in dem Beispiel einen High-Pegel, an.
-
Der
erste und zweite Spannungsbegrenzungswert Vz1, Vz2 und der Stromgrenzwert
Ids0 sind auch in dem Kennlinienfeld in 2 dargestellt. Mit
Hilfe dieser Grenzwerte Vz1, Vz2 sowie Ids0 lässt sich das Kennlinienfeld
in drei Bereiche I–III
unterteilen. Für
diese einzelnen Bereiche gilt:
- I: Ids > Ids0 und Vds < Vz2
- II: Ids < Ids0
und Vds < Vz1
- III: Ids > Ids0
und Vds > Vz2 oder
Vds > Vz.
-
Wie 2 zu
entnehmen ist, verläuft
die Grenzlinie zwischen dem sicheren und dem unsicheren Betriebsbereich
weitgehend durch den Bereich III des Kennlinienfeldes. Betriebszustände in diesem Bereich
III können
aufgrund der Begrenzung der Laststreckenspannung Vds auf den größeren Wert Vz1
bei kleinen Lastströmen
(kleiner Ids0) bzw. auf den kleineren Grenzwert Vz2 bei größeren Lastströmen (größer Ids0)
nicht auftreten. Der Bereich II des Kennlinienfeldes liegt vollständig innerhalb
des sicheren Betriebsbereiches.
-
Der
Bereich I des Kennlinienfeldes liegt zwar teilweise außerhalb
des sicheren Betriebsbereiches. Die Lastströme, die fließen müssen, dass
der Transistor M innerhalb des Bereiches I außerhalb des sicheren Betriebsbereiches
betrieben wird, sind jedoch so groß, dass der Transistor durch
den Kurzschlusssensor abgeregelt wird, noch bevor der Laststrom
bis auf diese Werte ansteigen kann. Das Verhalten der Schaltung
gemäß 3 bei
einem Kurzschluss der Last und zunächst leitend angesteuertem
Transistor M wird nachfolgend anhand von 2 erläutert. Der Verlauf
des Laststromes Ids und der Laststreckenspannung Vds ist für diesen
Fehlerfall durch die gezackte Kurve in 2 dargestellt.
-
In
Folge des Kurzschlusses der Last Z steigt der Laststrom Ids zunächst linear
an, bis der Kurzschluss durch den Sensor 50 detektiert
wird und die Ansteuerschaltung 10 den Transistor M abregelt.
Die Stelle des Kurvenverlaufs, ab dem der Transistor abgeregelt
wird, ist mit 1 bezeichnet. Durch das Abregeln des Transistors
M nach Detektion dieses Kurzschlusses steigt der Laststrom Ids durch
den Transistor M zunächst
langsamer an, wobei jedoch die Laststreckenspannung Vds über dem
MOSFET M zunimmt. Erreicht die Laststreckenspannung Vds den Wert
der kleineren zweiten Durchbruchsspannung Vz2 (Punkt 2 des
Kurvenverlaufs), so wirkt die Spannungsbegrenzungsanordnung 20 der
Ansteuerschaltung 10 entgegen und steuert den Transistors
M auf, wodurch ein Ansteigen der Laststreckenspannung Vds begrenzt
wird und wodurch die Leitungsinduktivität Lp abkommutieren kann. Sinkt
der Laststrom Ids in Folge dieser Abkommutierung der Leitungsinduktivität Lp auf
bzw. unter den Stromgrenzwert Ids0 ab (Punkt 3 des Kurvenverlaufs),
so erhöht
sich der Spannungsgrenzwert auf den Wert der ersten Durchbruchsspannung
Vz1. Die Spannungsbegrenzungsanordnung sperrt dadurch zunächst, wodurch
die Laststreckenspannung Vds auf den Wert dieser ersten Durchbruchsspannung
Vz1 ansteigt, wodurch der Leistungstransistors M wieder leitend
angesteuert wird (Punkt 4 des Kurvenverlaufs), um die Leitungsinduktivität Lp vollständig abzukommutieren.
Der Abkommutierungsvorgang ist abgeschlossen, wenn die Laststreckenspannung
Vds des Leistungstransistors M nach Abkommutieren der Leitungsinduktivität Lp auf
den Wert der Versorgungsspannung V abgesunken ist.
-
5A veranschaulicht
ein schaltungstechnisches Realisierungsbeispiel der in 3 dargestellten
Strommessanordnung 30 sowie des in 4A dargestellten
Schalters 24. Die in 5 dargestellte
Strommessanordnung 30 funktioniert nach dem sogenannten
Strom-Sense-Prinzip. Hierzu ist ein Strommesstransistor 31 vorhanden,
der vom gleichen Leitungstyp wie der als Lasttransistor eingesetzte
Leistungstransistor M ist. Ein Drain-Anschluss dieses Messtransistors 31 ist
an den Drain-Anschluss des Leistungstransistors M und ein Gate-Anschluss dieses
Messtransistors 31 ist an den Gate-Anschluss des Leistungstransistors
M angeschlossen. Zwischen einen Source-Anschluss des Messtransistors 31 und
Bezugspotential ist ein Strommesswiderstand 32 geschaltet,
der von einem Messstrom Im durchflossen ist. Ein durch diesen Messstrom
Im über
dem Messtransistor 32 hervorgerufener Spannungsabfall V32
steuert eine Schalteranordnung 25, 26, 27 in
der Spannungsbegrenzungsanordnung 20 an, die die zweite
Zenerdiode Z2 aktiviert oder deaktiviert.
-
Diese
Schalteranordnung umfasst einen ersten Transistor 25, dessen
Laststrecke in Reihe zu der zweiten Zenerdiode Z2 geschaltet ist.
Dieser Transistor 25 ist in dem Beispiel als p-Kanal-MOSFET ausgebildet,
dessen Source-Anschluss an die Zenerdiode Z2 angeschlossen ist und
zwischen dessen Source-Anschluss
und Gate-Anschluss ein Widerstand 26 geschaltet ist. Zwischen
den Gate-Anschluss dieses ersten Transistors 25 und Bezugspotential
GND ist ein zweiter Transistor 27 geschaltet, der durch
die Spannung V32 über
dem Messtransistor 32 angesteuert ist und der als n-Kanal-Transistor
ausgebildet ist. Leitet dieser zweite Transistor 27 angesteuert durch
die Messspannung V32 so leitet der erste Transistor 25 und
aktiviert damit die zweite Zenerdiode Z2. Der zweite Transistor 27 leitet,
wenn die Messspannung V32 dessen Einsatzspannung erreicht. Der Messwiderstand 32 sowie
das Flächenverhältnis zwischen
dem Strommesstransistor 31 und dem Lasttransistor M sind
so aufeinander abgestimmt, dass die Messspannung V32 dann die Einsatzspannung
des zweiten Transistors 27 erreicht, wenn der Laststrom
Ids durch den Lasttransistor M den Stromgrenzwert Ids0 übersteigt.
Unter der Annahme, dass die Messspannung V32 deutlich kleiner ist
als die Gate-Source-Spannung
des Lasttransistors M werden der Lasttransistor M und der Messtransistor 31 annähernd im
gleichen Arbeitspunkt betrieben, wobei in diesem Fall der Messstrom
Im über
das Flächenverhältnis zwischen
Messtransistor 31 und Lasttransistor M zu dem Laststrom
Ids in Beziehung steht.
-
5B zeigt
eine Alternative zu der in 5A dargestellten
Strombegrenzungsanordnung. Bei dieser Strombegrenzungsanordnung
sind die erste und zweite Zenerdiode Z1, Z2 in Reihe zwischen den
ersten und zweiten Lastanschluss 22, 23 der Spannungsbegrenzungsanordnung 20 geschaltet.
Der als Schalter dienende erste Transistor 25 ist hierbei
parallel zu der ersten Zenerdiode Z1 geschaltet und wird über den
zweiten Transistor 27 in erläuterter Weise abhängig von
der Messspannung V23 angesteuert. Bei der in 5B dargestellten
Begrenzungsschaltung 20 wird die erste Zenerdiode Z1 abhängig von
der Messspannung V32, und damit abhängig von dem Laststrom aktiviert
oder deaktiviert. Die erste Zenerdiode ist deaktiviert, wenn der
erste Transistor 25 leitend angesteuert ist. Der Spannungsgrenzwert
der Begrenzungsschaltung 20 entspricht in diesem Fall – wie auch
bei der Begrenzungsschaltung gemäß 5A – der Durchbruchsspannung
der zweiten Zenerdiode. Die erste Zenerdiode ist aktiviert, wenn
der erste Transistor 25 sperrend angesteuert ist. Der Spannungsgrenzwert
der Begrenzungsschaltung 20 entspricht in diesem Fall – anders
als bei der Begrenzungsschaltung gemäß 5A – der Summe
der Durchbruchsspannungen der beiden Zenerdioden.
-
6 zeigt
ein weiteres Ausführungsbeispiel einer
erfindungsgemäßen Schaltungsanordnung.
Ein Einstellsignal S40 zur Einstellung der Spannungsbegrenzung der
Spannungsbegrenzungsanordnung 20 wird bei dieser Schaltungsanordnung
abhängig
von einer Ansteuerspannung Vgs erzeugt. Diese Ansteuerspannung Vgs
wird hierzu durch einen Komparator 41 mit einer durch eine
Referenzspannungsquelle 42 gelieferten Referenzspannung
Vref verglichen. Am Ausgang dieses Komparators 41 steht
das Einstellsignal S40 zur Verfügung.
Die Spannungsbegrenzungsanordnung 20 ist bei dieser Schaltungsanordnung
dazu ausgebildet, die Spannung zwischen dem ersten Laststreckenanschluss
D und dem Steueranschluss G auf einen ersten Spannungsgrenzwert oder
einen im Vergleich zum ersten Spannungsgrenzwert kleineren Spannungsgrenzwert
zu begrenzen. Die das Einstellsignal S40 erzeugende Steuerschaltung 40 und
die Spannungsbegrenzungsanordnung 20 sind hierbei so aufeinander
abgestimmt, das eine Spannungsbegrenzung auf den größeren ersten
Spannungsgrenzwert dann erfolgt, wenn die Ansteuerspannung Vgs kleiner
als die Referenzspannung ist, und dass die Spannungsbegrenzung auf
den kleineren zweiten Spannungsbegrenzungswert erfolgt, wenn die
Ansteuerspannung Vgs größer als
die Referenzspannung Vref ist. Im zuerst genannten Fall (Vgs < Vref) nimmt das
am Ausgang des Komparators 41 zur Verfügung stehende Einstellsignal
S40 einen High-Pegel an, während
das Einstellsignal S40 im zweiten Fall (Vgs > Vref) einen Low-Pegel annimmt.
-
7 zeigt
ein schaltungstechnisches Realisierungsbeispiel für die Spannungsbegrenzungsanordnung 20 gemäß 6.
Diese Spannungsbegrenzungsanordnung umfasst zwei parallel geschaltete Zenerdioden,
eine erste Zenerdiode Z1 und eine zweite Zenerdiode Z2, von denen
die zweite Zenerdiode Z2 eine geringere Durchbruchsspannung als
die erste Zenerdiode Z1 besitzt. Zur Aktivierung der zweiten Zenerdiode
Z2 ist ein Transistor 25 vorhanden, der als p-Kanal-MOSFET
ausgebildet ist und dessen Laststrecke in Reihe zu der zweiten Zenerdiode
Z2 geschaltet ist. Dieser Transistor 25 ist durch das Einstellsignal
S40 angesteuert und leitet, wenn das Einstellsignal S40 einen Low-Pegel
annimmt. Zwischen den Steueranschluss dieses Transistors 25 und
den ersten Lastanschluss 22 der Spannungsbegrenzungsanordnung
ist ein Widerstand 26 geschaltet, der als Pull-Up-Widerstand
dient und der dafür sorgt,
dass der Transistor 25 sperrt, wenn das Einstellsignal
S40 einen High-Pegel
annimmt.
-
Die
anhand der 4A und 7 erläuterten
Spannungsbegrenzungsanordnungen 20 sind dazu ausgebildet,
die Drain-Gate-Spannung
des Leistungstransistors M abhängig
von einem Einstellsignal auf einen von zwei unterschiedlichen Spannungsbegrenzungswerten
zu begrenzen. Selbstverständlich
besteht auch die Möglichkeit,
die Spannungsbegrenzungsanordnung so auszu gestalten, dass über ein
Einstellsignal mehr als zwei unterschiedliche Spannungsbegrenzungswerte
einstellbar sind. Bezug nehmend auf 8 werden
zur Realisierung einer solchen Spannungsbegrenzungsanordnung 20 beispielsweise
mehrere Zenerdioden Z1, Z2, Zn parallel geschaltet, die abhängig von
einem Einstellsignal S30 aktivierbar oder deaktivierbar sind. Zur
Aktivierung der einzelnen Zenerdioden sind Schaltelemente 24, 29 in
Reihe zu den jeweiligen Zenerdioden geschaltet. Zur Ansteuerung
dieser Schaltelemente nach Maßgabe
des Einstellsignals ist eine Auswertelogik 28 vorhanden,
die das Einstellsignal auswertet und abhängig von dieser Auswertung
die einzelnen Schalter 24, 27 leitend oder sperrend
ansteuert. Die einzelnen Zenerdioden Z1, Z2, Zn besitzen unterschiedliche
Durchbruchsspannungen. Die Aktivierung dieser einzelnen Zenerdioden
abhängig von
einem Laststrom Ids durch den Leistungstransistor erfolgt beispielsweise
derart, dass mit zunehmendem Laststrom die Zenerdioden mit kleinerer
Durchbruchsspannung aktiviert werden, um mit zunehmendem Laststrom
die Drain-Gate-Spannung des Leistungstransistors und damit dessen
Laststreckenspannung Vds auf kleinere Werte zu begrenzen.
-
9 zeigt
eine weitere Spannungsbegrenzungsanordnung 20, bei der
mehr als zwei Spannungsgrenzwerte einstellbar sind. Diese Anordnung 20 umfasst
mehrere – in
dem Beispiel drei – Zenerdioden
Z1, Z2, Zn, von denen zur Einstellung des Spannungsgrenzwertes einige – in dem
Beispiel zwei Z2, Zn – durch
Schalter 24, 27 überbrückbar sind. Diese Schalter 24, 27 sind
durch eine Logikschaltung 28 abhängig von dem Einstellsignal 30 angesteuert. Bei
dieser Begrenzungsanordnung lassen sich vier unterschiedliche Spannungsgrenzwerte
einstellen:
- – ein erster Grenzwert, der
der Durchbruchsspannung der ersten Zenerdiode Z1 entspricht und
der eingestellt ist, wenn die beiden Schalter 24, 27 geschlossen
sind, um die beiden weiteren Zenerdioden Z2, Zn zu überbrücken,
- – ein
zweiter Grenzwert, der der Summe der Durchbruchsspannungen der ersten
und zweiten Zenerdiode Z1, Z2 entspricht und der eingestellt ist,
wenn der erste Schalter 24 geöffnet ist und der zweite Schalter 27 geschlossen
ist,
- – ein
dritter Grenzwert, der der Summe der Durchbruchsspannungen der ersten
und dritten Zenerdiode Z1, Zn entspricht und der eingestellt ist, wenn
der erste Schalter 24 geschlossen ist und der zweite Schalter 27 geöffnet ist,
- – ein
vierter Grenzwert, der der Summe der Durchbruchsspannungen der drei
Zenerdioden Z1, Z2, Zn entspricht und der eingestellt ist, wenn beide
Schalter 24, 27 geöffnet sind.
-
Die
Anzahl der einstellbaren Grenzwerte reduziert sich bei der Begrenzungsschaltung 20 gemäß 5B auf
drei, wenn die zweite und dritte Zenerdiode Z2, Zn gleiche Durchbruchsspannungen
besitzen.
-
Die
Reihenschaltung mehrerer Zenerdioden zur Realisierung der Spannungsbegrenzungsschaltung
besitzt gegenüber
einer Parallelschaltung den Vorteil, dass verschiedene Spannungsgrenzwerte unter
Verwendung von Zenerdioden mit jeweils gleichen Durchbruchsspannungen
einstellbar sind. Zur Realisierung solcher Zenerdioden mit gleiche
Durchbruchsspannung können
identische Prozesse durchgeführt
werden, was deren Herstellung vereinfacht und verbilligt. Die zuvor
erläuterten
Zenerdioden können
insbesondere in demselben Chip wie der Leistungstransistor M integriert
werden.
-
- 1
- Last
- 10
- Ansteuerschaltung
- 20
- Spannungsbegrenzungsanordnung
- 21
- Steueranschluss
der Spannungsbegrenzungsanordnung
- 22,
23
- Lastanschlüsse der
Spannungsbegrenzungsanordnung
- 24
- Schalter
- 25
- Transistor,
p-Kanal-MOSFET
- 26
- ohmscher
Widerstand
- 27
- n-Kanal-MOSFET
- 28
- Logikschaltung
- 29
- Schalter
- 30
- Steuerschaltung,
Strommessanordnung
- 31
- Strommesstransistor,
n-Kanal-MOSFET
- 32
- Strommesswiderstand
- 40
- Steuerschaltung
- 41
- Komparator
- 42
- Referenzspannungsquelle
- 50
- Überlastungssensor
- D
- erster
Laststreckenanschluss, Drain-Anschluss
- DD
- Diode
- G
- Steueranschluss,
Gate-Anschluss
- GND
- zweites
Versorgungspotential, Bezugspotential
- Ids
- Laststrom
- Ids0
- Stromgrenzwert
- Lp
- Leitungsinduktivität
- M
- Leistungstransistor,
Leistungs-MOSFET
- S
- zweiter
Laststreckenanschluss, Source-Anschluss
- S30
- Einstellsignal
- S40
- Einstellsignal
- V
- erstes
Versorgungspotential, positives Versorgungspotential
- V32
- Spannung über dem
Strommesswiderstand
- Vds
- Laststreckenspannung,
Drain-Source-Spannung
- Vgs
- Ansteuerspannung,
Gate-Source-Spannung
- Vref
- Referenzspannung
- Vz1,
Vz2
- Zenerdioden,
Durchbruchsspannungen
- Z
- Last
- Z
- Zenerdiode
- Z1,
Z2, Zn
- Zenerdioden