DE102005047409A1 - Halbleiterbauelement mit integrierter Kapazitätsstruktur - Google Patents

Halbleiterbauelement mit integrierter Kapazitätsstruktur Download PDF

Info

Publication number
DE102005047409A1
DE102005047409A1 DE102005047409A DE102005047409A DE102005047409A1 DE 102005047409 A1 DE102005047409 A1 DE 102005047409A1 DE 102005047409 A DE102005047409 A DE 102005047409A DE 102005047409 A DE102005047409 A DE 102005047409A DE 102005047409 A1 DE102005047409 A1 DE 102005047409A1
Authority
DE
Germany
Prior art keywords
strip elements
strip
component according
semiconductor component
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005047409A
Other languages
English (en)
Inventor
Peter Dr. Baumgartner
Thomas Benetik
Dieter Dr. Draxelmayr
Philipp Dr. Riess
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005047409A priority Critical patent/DE102005047409A1/de
Priority to US11/538,227 priority patent/US7485945B2/en
Publication of DE102005047409A1 publication Critical patent/DE102005047409A1/de
Priority to US12/233,632 priority patent/US8536677B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement umfasst eine integrierte Kapazitätsstruktur, welche in mindestens einer zumindest teilweise elektrisch leitfähigen Ebene ausgeführt ist und welche derart strukturiert ist, dass sie eine Vielzahl von Streifenelementen enthält, wobei eine erste Gruppe von Streifenelementen eine erste Elektrode der Kapazitätsstruktur darstellt und eine zweite Gruppe von Streifenelementen eine zweite Elektrode der Kapazitätsstruktur darstellt und wobei weiterhin die ersten Streifenelemente mit den zweiten Streifenelementen zumindest teilweise ineinander verzahnt sind und wobei wenigstens ein Streifenelement eine nicht-konstante Querschnittsfläche aufweist.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit integrierter Kapazitätsstruktur nach dem Oberbegriff der Ansprüche 1 und 15.
  • In der Halbleiter-Schaltungstechnik besteht der Bedarf nach integrierten Kapazitätsstrukturen, welche bei einem möglichst grossen Kapazitätswert einen möglichst geringen Platzbedarf haben und welche zugleich hohe Stabilitäts- und Linearitätseigenschaften aufweisen.
  • Zu diesem Zweck wird in einer aus der US 5,208,725 bekannten Anordnung innerhalb zweier Metallisierungsebenen eines Halbleiterbauelements eine streifenförmige Kapazitätsanordnung strukturiert, wobei im Wesentlichen quaderförmige Streifenelemente sowohl in vertikaler als auch in horizontaler Abfolge alternierend mit einer ersten bzw. einer zweiten Elektrode verbunden werden.
  • In einer aus der US 6,822,312 bekannten Anordnung bilden ebenfalls quaderförmige Streifenelemente in mindestens zwei Metallisierungsebenen eine Kapazitätsstruktur, wobei hier die Streifenelemente in horizontaler Abfolge alternierend mit einer ersten bzw. einer zweiten Kapazitätselektrode verschaltet sind, während sie in vertikaler Abfolge der jeweils gleichen Elektrode zugeordnet sind. Dadurch wird es ermöglicht, mit einer Vielzahl von vertikalen Durchkontaktierungen – den so genannten Vias – vertikale Platten zu bilden, was eine Erhöhung der Kapazität bewirkt.
  • Bei Hochfrequenzanwendungen (HF-Anwendungen) treten bei diesen Strukturen aber Probleme durch die Spannungsabfälle längs der Streifenelemente auf. Da die Kapazität pro Längeneinheit entlang dieser Streifenelemente konstant ist, hängt der elektrische Umladungsstrom linear von der Position entlang der Streifenelemente ab. Dies gilt innerhalb einer Näherung, wonach die Spannungsabfälle klein im Vergleich zur angelegten Spannung sind. Diese lineare Stromabhängigkeit führt zu einer quadratischen Spannungsabhängigkeit.
  • In der Praxis führt dies zu zwei Nachteilen.
  • Zum einen wird durch die aufgrund der Umladungsströme auftretenden Spannungsabfälle die effektive Nutzkapazität bei hohen Frequenzen erniedrigt.
  • Zum anderen lässt sich im Simulationsprozess der Schaltungsentwicklung (Design Flow) die Kapazität nicht mehr durch ein vergleichsweise einfaches Ersatzschaltbild, d.h. RC-Glied, darstellen, was eine aufwändigere Simulation der Schaltung erfordert.
  • Dem kann durch herkömmliche Art und Weise abgeholfen werden, indem entweder die Länge der Streifenelemente reduziert oder die Breite der Streifenelemente erhöht wurde. Beide Ansätze jedoch erhöhen den Grundflächenbedarf der Kapazitätsstruktur, sind also mit zusätzlichem Aufwand für das Halbleiterbauelement verbunden. Zusätzlich wird das Verhältnis von parasitärer Kapazität (z. B. zum Substrat) zur Nutzkapazität schlechter, was sich ebenfalls negativ auf die Schaltung auswirkt, beispielsweise durch erhöhten Stromverbrauch.
    •
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement mit integrierter Kapazitätsstruktur zur Verfügung zu stellen, welches möglichst gute HF-Eigenschaften bei möglichst grosser Kapazitätsdichte aufweist.
  • Diese Aufgabe wird durch ein Bauteil, welches die Merkmale der Patentansprüche 1 oder 15 umfasst, gelöst.
  • Innerhalb eines erfindungsgemäßen Halbleiterbauelements ist eine integrierte Kapazitätsstruktur aus wenigstens einer Lage von zumindest teilweise ineinander verzahnten Streifenelementen einer ersten und einer zweiten Gruppe aufgebaut. Die beiden Gruppen von Streifenelementen stellen hierbei die beiden unterschiedlichen Polaritäten der Kapazitätsstruktur dar. Die Querschnittsfläche wenigstens eines der Streifenelemente, aus denen die Kapazitätsstruktur aufgebaut ist, variiert entlang ihrer Längenausdehnung. Auf diese Weise findet eine lokale Anpassung der Querschnittsfläche an die jeweils lokal unterschiedlich großen Umladungsströme statt. Dadurch wird eine optimale Flächennutzung sowie eine Optimierung der HF-Eigenschaften gewährleistet. Es ist hierbei insbesondere unerheblich, ob die Reduzierung des Querschnitts durch Reduzierung der Breite des Streifenelements, durch Reduzierung der Dicke des Streifenelements, oder durch gleichzeitige Reduzierung beider Dimensionen erzielt wird (Ansprüche 1 und 15).
  • Durch diese Anordnung können entweder bei konstanter Kapazitätsdichte möglichst gute HF-Eigenschaften, oder bei konstanten HF-Eigenschaften möglichst grosse Kapazitätsdichten erzielt werden. Auch Mischformen sind möglich, wo beide Parameter gleichzeitig verbessert werden sollen.
  • Vorteilhafte Ausgestaltungen des erfindungsgemäßen Halbleiterbauelements sind in den Unteransprüchen angegeben.
  • In einer ersten bevorzugten Ausführungsform ist die Querschnittfläche wenigstens eines der Streifenelemente, aus denen die Kapazitätsstruktur aufgebaut ist, in Richtung zur jeweiligen Anschlusselektrode erhöht, während sie in Richtung zu ihrem jeweils freien Ende hin reduziert ist (Anspruch 2).
  • In einer weiteren Ausführungsform ist wenigstens eines der Streifenelemente keilförmig ausgeführt, wobei der laterale Abstand zwischen zwei benachbarten Keil-Seitenflächen konstant ist (Anspruch 3).
  • In einer weiteren Ausführungsform des erfindungsgemäßen Halbleiterbauelements ist wenigstens eines der Streifenelemente derart ausgeführt, dass sich der Querschnitt zum freien Ende hin stufenförmig verjüngt. Durch diese Ausführung wird erreicht, dass nur zueinander orthogonale Strukturgrenzen auftreten, was insbesondere die lithografische Strukturerzeugung vereinfacht. Im einfachsten Fall setzt sich hierbei wenigstens ein Streifenelement aus zwei quaderförmigen Teil-Streifenelementen zusammen (Anspruch 4). Hierbei ist es wiederum vorteilhaft, die lateralen Abstände zwischen zwei korrespondierenden, identisch geformten Teil-Streifenelementen wiederum konstant auf einem bestimmten Mindestabstand zu halten, um die Gesamtflächenkapazität zu maximieren.
  • Zwecks optimaler Nutzung bestehender Fertigungstechnologie ist die Kapazitätsstruktur in einer der im Halbleiterbauelement ohnehin üblicherweise zur Verdrahtung erforderlichen Metallisierungsebenen ausgeführt (Anspruch 5).
  • Zur weiterhin optimalen Flächennutzung kann mittels Durchkontaktierung, z. B. mittels Vias, eine Stapelfolge von im wesentlichen gleichgeformten Streifenelementen aufgebaut werden (Anspruch 6). Die Verschaltung von Elementen in n Ebenen führt damit zu einer Ver-n-fachung des entstehenden Kapazitätswerts. Die Kapazitäten der Verbindungselemente (Vias), welche in der Praxis noch eine weitere, zusätzliche Erhöhung der Gesamtkapazität bewirken, sind bei dieser quantitativen Abschätzung vernachlässigt.
  • Analog zu den genannten Ausführungen, wo Streifenelemente durch Strukturierung von mindestens einer Metallisierungsebene hergestellt werden, ist es auch möglich, Streifenelemente aus elektrisch leitfähigem Polysilizium herzustellen (Ansprüche 7 und 8). Die einzelnen Streifenelemente sind hierbei elektrisch isoliert voneinander angeordnet.
  • Die Kapazitätsstruktur kann auch unmittelbar in das Halbleitersubstrat integriert werden. Beispielsweise können alle Streifenelemente durch Dotierung in einer ersten Dotierart innerhalb des Substrats ausgeführt sein, wobei die Trennung der Streifenelemente unterschiedlicher Polarität durch eine geeignete Isolierung erfolgt, beispielsweise durch Verwendung eines STI-Oxids (Shallow Trench Isolation), durch Verwendung eines LOCOS-Oxids (Local Oxidation of Silicon) oder durch eine tiefe Grabenätzung (Deep Trench Etch) (Anspruch 9). Als mögliche Substratmaterial finden prinzipiell alle dotierbaren, insbesondere hoch dotierbaren Halbleitermaterialien, wie z.B. Silizium, Germanium oder Gallium-Arsenid (GaAs) Verwendung.
  • Alternativ kann sich die Kapazitätsstruktur auch innerhalb einer dotierten Wanne innerhalb eines Halbleitersubstrats befinden (Anspruch 10).
  • In einer weiteren Ausführung kann die Kapazitätsstruktur direkt in das Halbleitersubstrat integriert werden, indem erste Streifenelemente in einer ersten Dotierart und zweite Streifenelemente in einer von der ersten Dotierart unterschiedlichen zweiten Dotierart ausgeführt werden. Aufgrund der Ausbildung einer elektrisch isolierenden Raumladungszone, d.h. eines pn-Übergangs, zwischen benachbarten Elektroden erübrigt sich in dieser Ausführungsart eine weitere, gegenseitige Isolation der Streifenelemente (Anspruch 11).
  • Alternativ kann sich eine derartige Kapazitätsanordnung auch innerhalb einer dotierten Wanne innerhalb des Halbleitersubstrats, befinden (Anspruch 12).
  • Durch eine vertikale Stapelung einer Mehrzahl von gegenseitig isolierten, strukturierten Halbleiterbereichen, lässt sich auch in dieser Herstellungsvariante die Gesamtkapazität erhöhen (Anspruch 13).
  • In einer weiteren erfindungsgemäßen Ausführungsform kann eine Kapazitätsstruktur auch derart realisiert werden, indem jeweils mindestens eine strukturierte Halbleiterebene und eine strukturierte Verdrahtungsebene miteinander verschaltet werden, wobei die jeweiligen Streifenelemente wiederum einen sich von ihrer Basis entfernenden abnehmenden Querschnitt aufweisen (Anspruch 14).
    •
  • Nachfolgend werden sowohl bekannte integrierte Kapazitätsstrukturen als auch mehrere Ausführungsbeispiele des erfindungsgemäßen Halbleiterbauelements anhand der Zeichnung näher erläutert.
  • Es zeigen:
  • 1 Eine Draufsicht einer integrierten Kapazitätsstruktur aus zwei Streifenelementen nach dem Stand der Technik
  • 2 Eine Darstellung des Stromverlaufs entlang zweier Streifenelemente einer Kapazitätsstruktur nach dem Stand der Technik
  • 3 Eine Darstellung des Verlaufs des Spannungsabfalls entlang einer integrierten Kapazitätsstruktur aus zwei Streifenelementen nach dem Stand der Technik
  • 4 Eine Draufsicht einer integrierten Kapazitätsstruktur gemäß eines ersten erfindungsgemäßen Ausführungsbeispiels
  • 5 Eine Draufsicht einer integrierten Kapazitätsstruktur gemäß eines zweiten erfindungsgemäßen Ausführungsbeispiels
  • 6 Eine Gegenüberstellung der Verläufe der Spannungsabfälle zwischen den beiden erfindungsgemäßen Ausführungen aus 4 und 5 mit dem Stand der Technik, wie in 1 dargestellt.
  • 7 Eine Seitenansicht einer einzelnen Kondensatorplatte gemäß eines dritten erfindungsgemäßen Ausführungsbeispiels einer integrierten Kapazitätsstruktur
  • 8 Eine schematische, dreidimensionale Darstellung eines vierten erfindungsgemäßen Ausführungsbeispiels einer integrierten Kapazitätsstruktur, welche aus den in 6 im Detail dargestellten Kondensatorplatten aufgebaut ist
  • 9 Eine schematische, dreidimensionale Darstellung eines fünften erfindungsgemäßen Ausführungsbeispiels einer integrierten Kapazitätsstruktur, welche ebenfalls aus den in 7 im Detail dargestellten Kondensatorplatten aufgebaut ist
  • 10 Eine dreidimensionale Darstellung einer integrierten Kapazitätsstruktur gemäß eines sechsten erfindungsgemäßen Ausführungsbespiels
  • 11 Eine dreidimensionale Darstellung einer integrierten Kapazitätsstruktur gemäß eines siebten erfindungsgemäßen Ausführungsbeispiels
  • 12 Eine dreidimensionale Darstellung einer integrierten Kapazitätsstruktur gemäß eines achten erfindungsgemäßen Ausführungsbeispiels
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
  • In 1 ist eine aus dem Stand der Technik bekannte, integrierte Kapazitätsstruktur dargestellt, welche üblicherweise innerhalb einer lateralen Ebene eines Halbleiterbauelements realisiert wird. Auch vertikale Anordnungen sind jedoch möglich, wobei diese aufgrund der notwendigen, relativen großen Abstände zwischen zwei Verdrahtungsebenen in der Regel einen geringeren Kapazitätswert aufweisen. Je zwei Streifenelemente SE11 und SE12 einer ersten Polarität und einer zweiten Polarität SE21, SE22 sind miteinander verzahnt und mit je einem Verbindungselement V1 bzw. V2 miteinander verschaltet. Es bietet sich hierbei an, je ein Streifenelement der ersten mit je einem Streifenelement der zweiten Polarität regelmäßig alternierend miteinander zu verzahnen. Die in dieser Anordnung realisierte Gesamtkapazität ist im Falle der lateralen Ausführung nebst der Länge x1 der Streifenelemente im Wesentlichen abhängig vom Abstand der miteinander verzahnten Streifenelemente SE und deren Dicke, d. h. deren Ausdehnung in z-Richtung.
  • 2 zeigt schematisch den Verlauf der Umladungsströme ISE11 und ISE21 entlang der Streifenelemente SE11 und SE21 innerhalb einer nach dem Stand der Technik bekannten und in 1 beschriebenen Kapazitätsstruktur. Es ist festzustellen, dass die in den Streifenelementen fliessenden Umladungsströme mit zunehmender Entfernung von den jeweiligen Anschlußssseiten linear abnehmen.
  • 3 zeigt den Verlauf des Spannungsabfalls entlang der Streifenelemente SE11 und SE21 in einer lateralen Kapazitätsstruktur, welche gemäß der in 1 gezeigten Geometrie aufgebaut ist. Aufgrund dieser Geometrieverhältnisse ergibt sich eine nicht-lineare Abhängigkeit des Spannungsabfalls von der x-Position. Im Ergebnis weist das aus den beiden Signalen zusammengesetzte Summensignal ein lokales Maximum auf. Dies führt aufgrund der damit verbundenen Umladeströme zu ver schlechterten HF-Eigenschaften, d. h. die effektive Kapazität nimmt mit zunehmender Betriebsfrequenz ab.
  • 4 zeigt eine erste, erfindungsgemäße integrierte Kapazitätsstruktur, wobei je zwei Streifenelemente einer ersten Polarität SE11 und SE12 wiederum mit zwei Streifenelementen einer zweiten Polarität SE21 und SE22 ineinander verzahnt und mit je einem zugehörigen Verbindungselement V1 bzw. V2 verbunden sind. Die Streifenelemente sind hierbei in der xy-Ebene jeweils als spitzwinklige Dreiecke ausgeführt. Durch diese Ausführung wird sichergestellt, dass in Bereichen hoher Stromdichte ein großer Querschnitt, und in Bereichen geringer Stromdichte ein geringer Querschnitt vorhanden ist. Dadurch können die Streifenelemente dichter aneinandergefügt werden, was eine Erhöhung der Kapazitätsdichte und eine Verbesserung der HF-Eigenschaften zur Folge hat.
  • Ein zweites, erfindungsgemäßes Ausführungsbeispiel zeigt 5. Wiederum werden je zwei Streifenelemente einer ersten Polarität SE11 und SE12 mit zwei Streifenelementen einer zweiten Polarität SE21 und SE22 miteinander verzahnt und mit je einem zugehörigen Verbindungselement V1 bzw. V2 verbunden. Die Reduktion des Querschnitts der Streifenelemente erfolgt nun jedoch stufenförmig. Die Streifenelemente verjüngen sich entlang ihrer Längsrichtung nicht kontinuierlich; vielmehr nimmt die Streifenbreite ungefähr bei ½ x1 um einen bestimmten Betrag ab. Die Reduktion der Streifenbreite kann beispielsweise um ca. 50% erfolgen. Die Dicke der Streifenelemente wird hierbei nicht verändert.
  • Die Umrisse der Streifenelemente liegen vollständig in Richtung der x-Achse oder senkrecht hierzu, d.h. entlang der y-Achse. Durch diese Wahl der Umrisse wird eine für das Chip-Design, insbesondere für das Chip-Layout und die Lithografie, besonders vorteilhafte, einfache Herstellung ermöglicht. Auch eine sukzessive, stufenförmige Verringerung des Querschnitts ist leicht möglich, so dass bei einer grossen Zahl von Stufen letztendlich wieder ein näherungsweise dreieckiger Grundriss der Stufenelemente realisiert wird.
  • Eine Gegenüberstellung des summarischen Spannungsabfalls der drei in den 1, 4 und 5 gezeigten Beispiele von integrierten Kapazitätsstrukturen ist in 6 gegeben, vgl. Gruppe (a) der gezeigten Kurven. Hierbei ist der Abstand der Streifenelemente SE zueinander konstant gehalten. Um die bei hohen Frequenzen zunehmenden Umladeströme zu begrenzen soll der summarische Spannungsabfall so klein wie möglich sein. Während der grösste summarische Spannungsabfall bei einer Konfiguration der Streifenelemente gemäß des Standes der Technik vorliegt, liegt bei einer zweistufigen Querschnittsreduktion der Streifenelemente gemäß 6 bereits eine deutliche Abnahme des Spannungsabfalls vor. Der kleinstmögliche Spannungsabfall ist bei einer keilförmigen Form der Streifenelemente zu verzeichnen.
  • Sofern die HF-Eigenschaften von geringerer Bedeutung sind und die Kapazitätsstruktur bezüglich der Kapazitätsdichte optimiert werden soll, gilt Kurve (b). Es kann hierbei bei keilförmigen Streifenelementen typischerweise eine Flächenersparnis von ca. 33 % erzielt werden. Unter weiterer Berücksichtigung der Abstände zwischen den einzelnen Streifenelementen kann damit für die Kapazitätsstruktur eine gesamte Flächeneinsparung von ca. 22 % erzielt werden.
  • Bisher wurde das erfindungsgemäße Prinzip anhand Ausführungsformen näher erläutert, in denen die Querschnittsreduktion von Streifenelementen durch Reduktion der Dimensionen in x-y Ebene erzielt wird. Die Dimensionen in z-Richtung blieben dabei bislang unverändert. Es ist jedoch, wie in 7 ersichtlich, eine Querschnittsreduktion auch möglich, indem man die z-Dimension reduziert, während die x- und y- Dimensionen der Streifenelemente unverändert bleiben. Ein derartiges Streifenelement SE kann aufgebaut werden, indem man z.B. vier Leiterbahnzüge aus verschiedenen Metallisierungsebenen M1 bis M4 in sukzessive zunehmenden Längen mittels Vias elektrisch leitfähig miteinander verbindet. Selbstverständlich können die einzelnen Leiterbahnzüge aus jedem beliebigen, elektrisch leitfähigen Material bestehen. Neben Metallen und Metall-Legierungen kommt dafür in der Halbleitertechnik insbesondere auch dotiertes Polysilizium in Frage.
  • Aus offensichtlichen Gründen sind für eine derartige Ausführungsform mindestens zwei stukturierbare Ebenen aus elektrisch leitfähigen Materialien erforderlich. Eine Begrenzung der Zahl der leitfähigen Ebenen nach oben hin besteht hierbei nicht.
  • 8 zeigt eine vereinfachte Darstellung einer Kapazitätsstruktur, welche aus vier Streifenelementen SE11, SE12, SE21 und SE22 aufgebaut ist. Diese vier einzelnen Streifenelemente sind hierbei jeweils gemäß dem Prinzip aufgebaut, welches anhand 6 näher erläutert wurde. Aus Gründen der Vereinfachung sind diese Elemente hier als dreieckige Platten dargestellt. Diese Platten sind ineinander verzahnt und stellen mittels alternierenden Anschlusses an Verbindungselementen V1 bzw. V2 eine erste bzw. zweite Elektrode der Kapazitätsanordnung dar.
  • Ein Vorteil dieser Anordnung besteht darin, dass ein wesentlicher Teil der Metallisierungsebenen, insbesondere der im vorliegenden Beispiel Substratnahen Metallisierungsebenen weiterhin für den Zweck der Umverdrahtung zur Verfügung steht.
  • Wie in 9 gezeigt, kann der bislang ungenutzte Teil der Metallisierungsebenen allerdings alternativ auch zur Ausformung einer weiteren Kapazitäts-Teilstruktur genutzt werden. Es werden in diesem Ausführungsbeispiel zwei mal zwei Gruppen von Streifenelementen aufgebaut. Die ersten beiden Gruppen sind identisch zum in 7 dargestellten Ausführungsbeispiel, d.h. eine erste Kapazitäts-Teilstruktur ist aus vier Streifenelementen SE11, SE12, SE21 und SE22 aufgebaut, wobei SE11 und SE12 mittels V1 miteinander elektrisch leitfähig verbunden sind, und eine erste Elektrode der ersten Kapazitätsanordnung darstellen. SE21 und SE22 sind mittels V2 miteinander elektrisch leitfähig verbunden, und stellen damit eine zweite Elektrode der ersten Kapazitätsanordnung dar. Die zweiten zwei Gruppen von Streifenelementen sind derart angeordnet, dass sie jeweils die von den ersten beiden Gruppen in der x-z Ebene ungenutzte Fläche ausfüllen. SE2n, und SE2(n-1), sind mittels V2 mit der zweiten Elektrode der Kapazitätsanordnung verbunden, SE1n und SE1(n-1) mittels V1 mit der ersten Elektrode.
  • Um auch die horizontalen Kapazitäten auszunutzen, stehen sich in jeder x-z Ebene je zwei Kapazitätsplatten unterschiedlicher Polarität gegenüber. Auch Ausführungen, bei denen sich Kapazitätsplatten gleicher Polarität gegenüberstehen, sind möglich, wobei hier der horizontale Kapazitätsanteil dann allerdings ungenutzt bleibt. Dies führt dann zu einer Verringerung der Gesamtkapazität.
  • In 10 ist ein erstes Ausführungsbeispiel einer in das Halbleitersubstrat Sub integrierten Kapazitätsanordnung skizziert. Die Streifenelemente SE werden durch strukturiertes Dotieren des Halbleitersubstrats Sub hergestellt und mittels isolierter Bereiche Iso voneinander elektrisch abgetrennt. Als Dotiermaterialen können alle üblichen Dotierstoffe verwendet werden, insbesondere Arsen (As), Bor (B) oder Phosphor (P). Vier Streifenelemente SE11, SE12, SE13 und SE14 werden mittels (nicht dargestellter) erster Verbindungselemente an ein erstes elektrisches Potential geleitet und stellen damit eine erste Elektrode dar, vier Streifenelemente SE21, SE22, SE23 und SE24 werden mittels (ebenfalls nicht dargestellter) zweiter Verbindungselemente an ein zweites elektrisches Potential geleitet und stellen damit eine zweite Elektrode dar.
  • 11 zeigt ein zweites Ausführungsbeispiel einer in das Halbleitersubstrat Sub integrierten Kapazitätsanordnung dar. Als Dotiermaterialen können alle üblichen Dotierstoff-Kombinationen zur Herstellung von pn-Übergängen verwendet werden, insbesondere Kombinationen aus III/V-Halbleitern wie z.B. Bor (B) und Phosphor (P). Indem die Streifenelemente der ersten Polarität SE11 bis SE1n mit einer ersten Dotierart und die Streifenelement der zweiten Polarität SE21 bis SE2n mit einer zweiten Dotierart hergestellt werden, kann auf eine elektrische Isolation zwischen den ineinander verzahnten Streifenelementen verzichtet werden. Es bildet sich aufgrund der unterschiedlichen Dotierungsarten zwischen zwei benachbarten Dotierungsbereichen ohnehin je eine Sperrschichtkapazität aus.
  • 12 zeigt ein drittes Ausführungsbeispiel einer in das Halbleitersubstrat Sub integrierten Kapazitätsanordnung, wobei Streifenelemente SE11, SE12, SE13, SE21 und SE22 in einer so genanten dreifachen Wanne (Triple Well) angeordnet sind. innerhalb des p-dotierten Substrats befinde sich eine n-dotierte, erste Wanne, in welcher wiederum eine p-dotierte, zweite Wanne, angeordnet ist. Aufgrund der unterschiedlichen Dotierung zwischen Substrat Sub, erster und zweiter Wanne bildet sich an der vertikalen Grenzfläche zwischen den beiden Wannen eine pn-Übergang heraus, welcher es erlaubt, aufgrund der dadurch generierten Sperrschichtkapazität Streifenelemente SE3n und SE4n (aufgrund der Perspektive nicht dargestellt) in einer weiteren Ebene auszubilden. Hierbei befinden sich nun die Streifenelemente der dritten Gruppe SE3n exakt unterhalb denjenigen der ersten Gruppe SE1n und die Streifenelemente der vierten Gruppe SE4n exakt unterhalb denjenigen der zweiten Gruppe SE2n.
  • Bei dieser Ausführungsform müssen die Streifenelemente SE1n und SE2n mit dem gegenüber Ihren unmittelbaren, vertikalen Nachbarn SE3n und SE4n entgegengesetzten elektrischen Potential kontaktiert werden. Dadurch wird sichergestellt, dass die pn-Übergänge auch im geladenen Zustand der Kapazitätsstruktur in Sperrrichtung gepolt und damit die vertikalen Sperrschichtkapazitäten bestehen bleiben. Dies bewirkt, dass in Folge auch vertikale Kapazitätsanteile genutzt werden können.
  • Um diese Kontaktierung zu erreichen, sind auf jeder Seite der Kapazitätsstruktur je zwei Anschlussbereiche notwendig, d. h. ein erster Bereich für Streifenelemente SE1n und SE2n und ein zweiter Bereich für Streifenelemente SE3n und SE4n.
  • Bezugszeichenliste
    Figure 00150001
  • Figure 00160001

Claims (15)

  1. Halbleiterbauelement mit integrierter Kapazitätsstruktur, welche in mindestens einer zumindest teilweise elektrisch leitfähigen Ebene ausgeführt ist, und welche derart strukturiert ist, dass eine Vielzahl von Streifenelementen vorliegt, wobei eine erste Gruppe von Streifenelementen (SE11 bis SE1n) eine erste Elektrode der Kapazitätsstruktur darstellt und eine zweite Gruppe von Streifenelementen (SE21 bis SE2n) eine zweite Elektrode der Kapazitätsstruktur darstellt, wobei weiterhin die ersten Streifenelemente (SE11 bis SE1n) mit den zweiten Streifenelementen (SE21 bis SE2n) zumindest teilweise ineinander verzahnt sind, dadurch gekennzeichnet, dass wenigstens ein Streifenelement eine nicht-konstante Querschnittsfläche aufweist.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass wenigstens ein Streifenelement (SE) einen zu seinem freien Ende hin verjüngenden Querschnitt aufweist.
  3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass wenigstens ein Streifenelement (SE) im Wesentlichen keilförmig ausgeformt ist.
  4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass wenigstens ein streifenförmiges Element (SE) aus wenigstens zwei unmittelbar aneinander gesetzten, quaderförmigen Teilelementen unterschiedlichen Querschnitts ausgeformt ist.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass die Streifenelemente (SE) in einer Metallisierungsebene (M) des Halbleiterbauelements ausgeführt sind.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Streifenelemente (SE) in einer Vielzahl von Metallisierungsebenen (M) des Halbleiterbauelements ausgeführt sind.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Streifenelemente (SE) aus Polysilizium in einer Ebene des Halbleiterbauelements ausgeführt sind.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Streifenelemente (SE) aus Polysilizium in einer Vielzahl von Ebenen des Halbleiterbauelements ausgeführt sind.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Streifenelemente (SE) durch strukturiertes Dotieren eines Halbleitersubstrats (Sub) ausgeführt sind, wobei die Streifenelemente (SE) voneinander elektrisch isoliert sind.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Streifenelemente (SE) durch strukturiertes Dotieren einer Halbleiter-Wanne ausgeführt sind, wobei die Streifenelemente (SE) voneinander elektrisch isoliert sind.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die erste Gruppe von Streifenelementen (SE11 bis SE1n) durch strukturiertes Dotieren eines Halbleitersubstrats in einer ersten Dotierart und die zweite Gruppe von Streifenelementen (SE21 bis SE2n) durch strukturiertes Dotieren eines Halbleitersubstrats in einer zweiten Dotierart ausgeführt sind.
  12. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die erste Gruppe von Streifenelementen (SE11 bis SE1n) durch strukturiertes Dotieren einer Halbleiter-Wanne in einer ersten Dotierart und die zweite Gruppe von Streifenelementen (SE21 bis SE2n) durch strukturiertes Dotieren einer Halbleiter-Wanne in einer zweiten Dotierart ausgeführt sind.
  13. Halbleiterbauelement nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Streifenelemente (SE) in einer Vielzahl von mittels strukturiertem Dotieren ausgeformten Substratebenen ausgeführt sind.
  14. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass Streifenelemente (SE) sowohl in mindestens je einer Metallisierungsebene als auch in mindestens je einer mittels strukturiertem Dotieren ausgeformten Substratebene ausgeführt sind.
  15. Halbleiterbauelement mit integrierter Kapazitätsstruktur, welche in mindestens zwei elektrisch leitfähigen Ebenen ausgeführt ist und welche derart strukturiert ist, dass eine Vielzahl von Streifenelementen vorliegt, wobei eine erste Gruppe von Streifenelementen eine erste Elektrode der Kapazitätsstruktur und eine zweite Gruppe von Streifenelementen eine zweite Elektrode der Kapazitätsstruktur darstellt, wobei weiterhin die ersten Streifenelemente mit den zweiten Streifenelementen zumindest teilweise ineinander verzahnt sind, dadurch gekennzeichnet, dass wenigstens zwei Streifenelemente aus verschiedenen Ebenen miteinander leitfähig verbunden sind, sich teilweise überdecken und verschiedene Längen aufweisen.
DE102005047409A 2005-10-04 2005-10-04 Halbleiterbauelement mit integrierter Kapazitätsstruktur Ceased DE102005047409A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102005047409A DE102005047409A1 (de) 2005-10-04 2005-10-04 Halbleiterbauelement mit integrierter Kapazitätsstruktur
US11/538,227 US7485945B2 (en) 2005-10-04 2006-10-03 Integrated capacitor structure
US12/233,632 US8536677B2 (en) 2005-10-04 2008-09-19 Capacitor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005047409A DE102005047409A1 (de) 2005-10-04 2005-10-04 Halbleiterbauelement mit integrierter Kapazitätsstruktur

Publications (1)

Publication Number Publication Date
DE102005047409A1 true DE102005047409A1 (de) 2007-04-12

Family

ID=37886867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005047409A Ceased DE102005047409A1 (de) 2005-10-04 2005-10-04 Halbleiterbauelement mit integrierter Kapazitätsstruktur

Country Status (2)

Country Link
US (1) US7485945B2 (de)
DE (1) DE102005047409A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013217300A1 (de) * 2013-08-30 2014-05-08 Robert Bosch Gmbh MEMS-Bauelement mit einer mikromechanischen Mikrofonstruktur
EP4207283A1 (de) 2021-12-31 2023-07-05 Nexperia B.V. Halbleiterbauelement

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645675B2 (en) * 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US8748257B2 (en) * 2008-03-31 2014-06-10 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US9559158B2 (en) * 2015-01-12 2017-01-31 The Hong Kong University Of Science And Technology Method and apparatus for an integrated capacitor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561008A (en) * 1977-02-07 1985-12-24 Rca Corporation Ballasted, gate controlled semiconductor device
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
US6084285A (en) * 1997-10-20 2000-07-04 The Board Of Trustees Of The Leland Stanford Junior University Lateral flux capacitor having fractal-shaped perimeters
US20020093780A1 (en) * 2000-09-14 2002-07-18 Seyed-Ali Hajimiri Highly efficient capacitor structures with enhanced matching properties
US6518604B1 (en) * 2000-09-21 2003-02-11 Conexant Systems, Inc. Diode with variable width metal stripes for improved protection against electrostatic discharge (ESD) current failure
US6822312B2 (en) * 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3195474B2 (ja) * 1993-09-20 2001-08-06 富士通株式会社 半導体装置
US5763911A (en) * 1996-06-05 1998-06-09 Pacesetter, Inc. Micro-cellular capacitor for use in implantable medical devices
US6653681B2 (en) * 2000-12-30 2003-11-25 Texas Instruments Incorporated Additional capacitance for MIM capacitors with no additional processing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561008A (en) * 1977-02-07 1985-12-24 Rca Corporation Ballasted, gate controlled semiconductor device
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
US6084285A (en) * 1997-10-20 2000-07-04 The Board Of Trustees Of The Leland Stanford Junior University Lateral flux capacitor having fractal-shaped perimeters
US6822312B2 (en) * 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US20020093780A1 (en) * 2000-09-14 2002-07-18 Seyed-Ali Hajimiri Highly efficient capacitor structures with enhanced matching properties
US6518604B1 (en) * 2000-09-21 2003-02-11 Conexant Systems, Inc. Diode with variable width metal stripes for improved protection against electrostatic discharge (ESD) current failure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013217300A1 (de) * 2013-08-30 2014-05-08 Robert Bosch Gmbh MEMS-Bauelement mit einer mikromechanischen Mikrofonstruktur
EP4207283A1 (de) 2021-12-31 2023-07-05 Nexperia B.V. Halbleiterbauelement

Also Published As

Publication number Publication date
US20070181924A1 (en) 2007-08-09
US7485945B2 (en) 2009-02-03

Similar Documents

Publication Publication Date Title
DE102014207415B4 (de) Verfahren zur Herstellung dicht gepackter Standardzellen für integrierte Schaltungsprodukte
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE2542518C3 (de)
DE3037431C2 (de)
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
EP0987764B1 (de) Elektrisch programmierbare, nichtflüchtige Speicherzellenanordnung
DE10250832B4 (de) MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
DE102013105765A1 (de) FinFET mit eingebautem MOS-Varaktor und Verfahren zu seiner Herstellung
DE102005046734B4 (de) Halbleiterbauelement mit integrierter Kapazitätsstruktur
DE10343297A1 (de) Halbleiterbauelement mit Poly-Poly-Kondensator
WO2011054670A1 (de) Hochvolt-transistor mit mehrfach-dielektrikum und herstellungsverfahren
DE102008056206A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102014111279A1 (de) Halbleiterchip mit integrierten Serienwiderständen
DE102020101247A1 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102005047409A1 (de) Halbleiterbauelement mit integrierter Kapazitätsstruktur
EP1116270A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE10158798A1 (de) Kondensator und Verfahren zum Herstellen eines Kondensators
DE102016107203A1 (de) Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode
EP1454364B1 (de) Diodenschaltung und verfahren zum herstellen einer diodenschaltung
EP0596975B1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung
EP1946340B1 (de) Elektrisches vielschichtbauelement mit spezieller form der elektroden zur reduzierung der fertigungsstreuung der kapazität
DE102009016560B4 (de) Integrierte Schaltung mit Kondensator, Chip mit derselben und Verfahren zum Herstellen des Kondensators

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection