DE102005024348B4

DE102005024348B4 - Verfahren zur photolithographischen Strukturierung einer Vielzahl von Belichtungsfeldern

Info

Publication number: DE102005024348B4
Application number: DE200510024348
Authority: DE
Inventors: Michael Dr. Kubis; Uwe Paul Dr. Schroeder; Wolfgang Henke
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2005-05-27
Filing date: 2005-05-27
Publication date: 2010-04-22
Anticipated expiration: 2025-05-28
Also published as: DE102005024348A1

Abstract

Verfahren zur photolithographischen Strukturierung einer Vielzahl von Belichtungsfeldern, bei dem folgende. Schritte ausgeführt werden:
– Bereitstellen eines Halbleiterwafers (12), der auf einer Vorderseite (10) eine Resistschicht (14) aufweist;
– Bereitstellen eines Projektionsgeräts (5), das einen Substrathalter (16) aufweist, der geeignet ist, den Halbleiterwafer (12) aufzunehmen und im Projektionsgerät (5) auszurichten, wobei das Projektionsgerät (5) geeignet ist, eine Belichtung in einer Vielzahl von Belichtungsfeldern (22) durchzuführen;
– Bereitstellen eines Retikels (20), das ein Muster (24) zur Strukturierung einer Schicht bei der Herstellung einer integrierten Schaltung umfasst, das als Mehrfachanordnung von rechteckförmigen Teilmustern (40) und jeweils durch eine Linie zwischen gegenüberliegenden Ecken der rechteckförmigen Teilmuster (40) gebildeten weiteren Teilmustern (40') ausgeführt wird;
– Bereitstellen eines opaken Rahmens (30), der geeignet ist, ein im Falle einer lithographischen Projektion gebildetes Bildfeld (32) des Retikels (20) mit dem Muster (24) zu begrenzen, wobei der Rahmen (30) auf der dem Muster...

Description

Die vorliegende Erfindung betrifft ein Verfahren zur photolithographischen Strukturierung einer Vielzahl von Belichtungsfeldern
Zur Herstellung integrierter Schaltungen werden üblicherweise auf Halbleiterwafern mit verschiedenen elektrischen Eigenschaften versehene Schichten aufgebracht und jeweils lithographisch strukturiert. Ein lithographischer Strukturierungsschritt kann darin bestehen, einen photoempfindlichen Resist aufzutragen, diesen mit einer gewünschten Struktur für die betreffende Schicht zu belichten und zu entwickeln, sowie anschließend die somit entstandene Resist-Maske in die unterliegende Schicht in einem Ätzschritt zu übertragen.
Mit den stetig ansteigenden Integrationsdichten integrierter Schaltungen erhöhen sich auch die Anforderungen an die Lagegenauigkeit einer auf das Halbleitersubstrat zu projizierenden Struktur. Insbesondere dann, wenn bereits Vorebenen in unterliegenden Schichten, z. B. in einem lithographischen Projektionsschritt übertragen wurden, müssen immer striktere Toleranzgrenzen bezüglich der gegenseitigen Ausrichtung der aktuell auf das Substrat zu projizierenden Struktur relativ zu den Strukturen der genannten Vorebenen berücksichtigt werden, um die Funktionsfähigkeit der Schaltung zu gewährleisten.
Dichte Linien-Spalten-Muster, wie sie etwa im Bereich der Herstellung von dynamischen Speichern mit wahlfreiem Zugriff (DRAM) gebildet werden, weisen beispielsweise in den ersten auf dem Halbleiterwafer zu bildenden Schichten Strukturen mit Linienbreiten von 70, 90 oder 110 nm auf. Die ersten zu strukturierenden Schichten sind in diesem Beispiel das Muster zur Bildung der tiefen Gräben (DT-Ebene) und die Definition der aktiven Gebiete (AA-Ebene). Die oberhalb dieser Schichten gebildeten Strukturen weisen üblicherweise eine gröbere Strukturauflösung auf, so dass sich insgesamt relaxiertere Anforderungen an das Auflösungsvermögen des Projektionsapparates ergeben.
Für den lithographischen Projektionsschritt eines solchen Musters wird üblicherweise für die ersten kritischen Schichten ein Wafer-Scanner verwendet, der im Vergleich zu einem Wafer-Stepper ein höheres Auflösungsvermögen aufweist. Die nachfolgenden unkritischen Schichten könnten ebenfalls mit einem Wafer-Scanner belichtet werden. Oftmals wird jedoch für unkritische Schichten ein Wafer-Stepper verwendet, insbesondere um die Produktionskosten zu senken. Diese Mischung verschiedener Belichtungsgeräte ist typisch für einen hochvolumigen Fertigungsprozess.
Bei einem Wafer-Stepper erfolgt eine großflächige Belichtung einer Schicht mit einem Muster in ein Belichtungsfeld auf der Oberseite des Halbleiterwafers. Dadurch lässt sich ein wesentlich höherer Durchsatz bei der Produktion von integrierten Schaltungen erzielen. Aufgrund des großen abzubildenden Bereichs (Projektionsbildfeld) ist die Abbildungsqualität jedoch gegenüber einem Wafer-Scanner etwas schlechter.
In einem Wafer-Scanner erfolgt die Belichtung des photoempfindlichen Resists entlang eines Belichtungsschlitzes. Der Halbleiterwafer wird im Allgemeinen auf einem Substrathalter abgelegt und zur Belichtung in eine entsprechende Position gefahren. Dann wird das auf einer Maske angeordnete Muster sukzessive in einzelne Belichtungsfelder auf dem photoempfindlichen Resist übertragen. Dabei wird während der Belichtung eines Belichtungsfeldes der Substrathalter und die den Belichtungsschlitz definierende Blende gegeneinander verschoben. Üblicherweise beträgt die Größe eines Belichtungsfeldes etwa 26 mm × 35 mm. Der Belichtungsschlitz überstreicht dabei das Belichtungsfeld aufgrund der gleichmäßigen Bewegung des Substrathalters und der Blende. Dabei trifft das von einer Lichtquelle stammende Licht den Belichtungsschlitz und wird in der nachfolgenden Projektionsoptik auf den Halbleiterwafer abgebildet.
Ein Vorteil des Wafer-Scanners besteht darin, dass das Projektionsbildfeld auf die Größe des Belichtungsschlitzes limitiert ist. Dies ermöglicht eine wesentliche Verbesserung der Abbildungseigenschaften des Projektionsgeräts. Aufgrund der Verschiebung (Scanning) des Projektionsbildfeldes über das abzubildende Muster ergibt sich insgesamt eine Abbildung, deren Abbildungstreue durch eine entsprechende Steuerung des Belichtungsgeräts erreicht werden muss.
Die Belichtung der einzelnen Belichtungsfelder wird üblicherweise so ausgeführt, dass die Oberseite des Halbleiterwafers in eine Mehrfachanordnung von Belichtungsfeldern in der Form einer Matrix oder eines Gitters (engl. grid) unterteilt wird, die mit dem Wafer-Scanner bzw. dem Wafer-Stepper sukzessive belichtet und strukturiert werden.
Bei einer Belichtung mit einem Wafer-Stepper beobachtet man oftmals eine Verschlechterung der Auflösung der abgebildeten Strukturelemente in den Außenbereichen des Belichtungsfeldes.
Dies betrifft hauptsächlich die Bildfeldecken des Belichtungsfeldes. Bei der photolithographischen Strukturierung mittels eines Wafer-Scanners ist diese Eigenschaft weniger stark ausgeprägt. Es zeigt sich jedoch, dass die erreichbare Lagegenauigkeit der bei der photolithographischen Strukturierung in den Bildfeldecken im Vergleich zum Bildfeldmittelpunkt reduziert ist.
Aus der Druckschrift US 2004/0081917 A1 ist ein Verfahren zur Abbildung feiner Strukturen integrierter Schaltungen bekannt, bei dem die Maske durch Resist abgetönte Bereiche aufweist, in denen sich angrenzende Belichtungsfelder überlappen. Weiterhin beschreibt US 2004/0009431 A1 einen Belichtungsapparat mit beweglichen Blenden, mit denen Bereiche der Photomaske bei der Abbildung abgedeckt werden können. Darüber hinaus sind Chip mit nicht quadratischer Grundfläche aus den Druckschriften US 6,030,885 A und US 5,341,024 A bekannt.
Die Aufgabe der Erfindung besteht also darin, die oben genannten Probleme zu überwinden und ein Verfahren anzugeben, das eine verbesserte Lagegenauigkeit und eine verbesserte Strukturauflösung der Schichten bei der photolithographischen Strukturierung mittels Projektionsgeräte ermöglicht.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zur photolithographischen Strukturierung einer Vielzahl von Belichtungsfeldern gelöst, wobei folgende Schritte ausgeführt werden:

– Bereitstellen eines Halbleiterwafers, der auf einer Vorderseite eine Resistschicht aufweist;
– Bereitstellen eines Projektionsgeräts, das einen Substrathalter aufweist, der geeignet ist, den Halbleiterwafer aufzunehmen und im Projektionsgerät auszurichten, wobei das Projektionsgerät geeignet ist, eine Belichtung in einer Vielzahl von Belichtungsfeldern durchzuführen;
– Bereitstellen eines Retikels, das ein Muster zur Strukturierung einer Schicht bei der Herstellung einer integrierten Schaltung umfasst, das als Mehrfachanordnung von rechteckförmigen Teilmustern und jeweils durch eine Linie zwischen gegenüberliegenden Ecken der rechteckförmigen Teilmuster gebildeten weiteren Teilmustern ausgeführt wird;
– Bereitstellen eines opaken Rahmens, der geeignet ist, ein im Falle einer lithographischen Projektion gebildetes Bildfeld des Retikels mit dem Muster zu begrenzen, wobei der Rahmen auf der dem Muster zugewandten Innenseite eine Begrenzungslinie aufweist, die das von einer Rechteckform abweichende und eine sechseckige Form aufweisende Bildfeld umschließt, wobei die Begrenzungslinie so gewählt wird, dass Bildfelder benachbarter Belichtungsfelder die Vorderseite des Halbleiterwafers lückenlos abdecken;
– Sukzessives photolithographisches Strukturieren der Resistschicht des Halbleiterwafers entsprechend des auf das Bildfeld begrenzten Musters mit dem Projektionsgerät in den Belichtungsfeldern, wobei der Substrathalter so gesteuert wird, dass die Bildfelder die Resistschicht auf der Vorderseite des Halbleiterwafers vollständig überdecken, wobei das erste Muster innerhalb des sechseckigen Bildfeldes angeordnet wird und einige Schichten der durch verschiedene Belichtungsfelder gebildeten Teilmuster im Schaltungsentwurf verbunden werden.

Ein Grundgedanke der Erfindung besteht darin, die bei der Lithographie einer Schicht mit einem Projektionsapparat auftretenden Fehler am Rand des Bildfeldes zu umgehen. Dies wird durch ein nicht-rechteckiges Bildfeld gelöst, das sich aber zu einer lückenlosen Belichtungsfeldermatrix zusammensetzen lässt. Damit lässt sich eine wesentliche Verbesserung der Abbildung verschiedener Schichten erreichen, was zu einer höheren Gutausbeute bei der Produktion integrierter Schaltungen führt. Neben der erwähnten Verbesserung der Lagegenauigkeit und der Strukturauflösung besteht ein weiterer Vorteil der Erfindung darin, dass die abgebildeten Strukturen eine verbesserte Gleichförmigkeit ihrer Abmessungen aufweisen. Diese Größe wird in der Halbleiterprozesstechnik üblicherweise als CD-Uniformität (CD = critical dimension; kritische Abmessungen) bezeichnet und stellt ein wichtiges Qualitätskriterium dar. Die Verbesserung der CD-Uniformität lässt sich damit erklären, dass bei der Herstellung einer Maske oder eines Retikels oftmals Fertigungsprozesse zum Einsatz kommen, die bezüglich ihrer Fertigungstoleranzen eine radiale Symmetrie auf der Maske aufweisen. So werden z. B. Poliervorgänge mit rotierenden Scheiben ausgeführt, die zu rotationssymmetrischen Abweichungen in den Veränderungen der Maskenstrukturen führen können. Bei der Abbildung mit rechteckförmigen Bildfeldern sind folglich die Abweichungen der Maskenstrukturen in den Bildfeldecken, vor allem dann, wenn die Polierscheibe im Mittelpunkt des Retikels oder der Maske ansetzt. Gemäß der Erfindung werden nicht rechteckförmige Bildfelder verwendet, so dass die Ecken zur CD-Uniformität keinen Beitrag mehr leisten.
In einer Ausführungsform umfasst der Schritt des Bereitstellens des Projektionsgeräts, dass als Projektionsgerät ein Wafer-Scanner bereitgestellt wird.
Ein Wafer-Scanner weist zwar konstruktionsbedingt ein kleines Bildfeld auf, durch die Verwendung des nicht-rechteckigen Bildfeldes lassen sich aber die bei der Lithographie auftretenden Interfeld-Fehler verbessern.
In einer weiteren Ausführungsform umfasst der Schritt des Bereitstellens des Projektionsgeräts, dass als Projektionsgerät ein Wafer-Stepper bereitgestellt wird.
Gemäß dieser Vorgehensweise wird das Bildfeld der üblicherweise runden Projektionslinse des Projektionsgeräts eingeschränkt, so dass keine Strukturen am Rand der Projektionslinse abgebildet werden müssen.
In einer weiteren Ausführungsform weist das Belichtungsfeld eine Größe von ungefähr 25 mm Länge und 35 mm Breite auf.
Gemäß dieser Vorgehensweise wird eine für die Lithographie übliche Größe des Belichtungsfeldes verwendet.
In einer weiteren Ausführungsform umfasst der Schritt des Bereitstellens des ersten Musters das Bereitstellen des opaken Rahmens als lichtundurchlässiges Strukturelement auf dem Retikel.
Gemäß dieser Vorgehensweise wird ein konventioneller Projektionsapparat verwendet, der durch ein spezielles Design der Photomaske in seinem Bildfeld beschränkt wird.
In einer weiteren Ausführungsform umfasst der Schritt des Bereitstellens des opaken Rahmens darüber hinaus, dass als opaker Rahmen lichtundurchlässige Blenden bereitgestellt werden.
Gemäß dieser Vorgehensweise werden Blenden vorgesehen, die das Bildfeld beschränken, so dass bereits hergestellte Photomasken weiterverwendet werden können.
In einer weiteren Ausführungsform umfasst der Schritt des Bereitstellens des Projektionsgeräts darüber hinaus das Bereitstellen eines Pellicles, das wenigstens die der Vorderseite des Halbleiterwafers zugewandte Seite des Retikels mit einer Schutzfolie abdeckt, wobei die Schutzfolie eine im Wesentlichen runde Form aufweist.
Gemäß dieser Vorgehensweise wird eine vereinfachte Pelliclekonstruktion mit dem nicht-rechteckigen Belichtungsfeld verbunden.
In einem weiteren Beispiel umfasst der Schritt des Bereitstellens des opaken Rahmens:

– Bilden des Bildfelds mit einer im Wesentlichen sechseckigen Form; und der Schritt des Bereitstellens des ersten Musters:
– Anordnen des ersten Musters innerhalb des im Wesentlichen sechseckigen Bildfelds.

Gemäß dieser Vorgehensweise wird ein im Wesentlichen sechseckiges Bildfeld verwendet, das sich auf der Vorderseite des Halbleiterwafers zu einem lückenlosen Muster ergänzen lässt.
In einer weiteren Ausführungsform wird das sechseckige Bildfeld durch die Begrenzungslinie so gebildet, dass im Wesentlichen jeweils zwei Teilsegmente der Begrenzungslinie zueinander parallel angeordnet werden.
Gemäß dieser Vorgehensweise wird ein asymmetrisches Sechseck verwendet, das insbesondere bei mittelgroßen Chipgrößen verwendet wird.
In einer weiteren Ausführungsform wird das sechseckige Bildfeld an jeder Ecke durch in einem Winkel von ungefähr 120° gebildet.
Gemäß dieser Vorgehensweise wird ein Bildfeld gebildet, das sich insbesondere zur Verwendung zusammengesetzter Teilmuster eignet.
In einem weiteren Beispiel umfasst der Schritt des Bereitstellens des opaken Rahmens:

– Bilden der Begrenzungslinie des Bildfelds in Form eines Polygons, wobei das Polygon wenigstens acht Teilsegmente aufweist, die jeweils paarweise einen im wesentlichen senkrechten Winkel zueinander bilden und zusammen die Form eines Kreuzes aufweisen; und der Schritt des Bereitstellens des ersten Musters:
– Anordnen des ersten Musters innerhalb des Bildfelds.

Gemäß dieser Vorgehensweise wird ein Bildfeld gebildet, das für eine Mehrfachanordnung von Teilmustern verwendet werden kann.
In einem weiteren Beispiel umfasst der Schritt des Bereitstellens des ersten Musters darüber hinaus das Bereitstellen des ersten Musters als Mehrfachanordnung von Teilmustern.
Gemäß dieser Vorgehensweise wird für kleinere Schaltungen, beispielsweise Logikchips, eine Aufteilung in eine Mehrfachanordnung vorgenommen, bei der keine Belichtungen am Rand des Belichtungsfeldes durchgeführt werden.
In einem weiteren Beispiel umfasst der Schritt des Bereitstellens des ersten Musters darüber hinaus, dass einige Schichten der integrierten Schaltungen durch mehrere benachbarte Teilmuster gebildet werden.
Gemäß dieser Vorgehensweise wird ein aus mehreren Teilmustern zusammengesetzter Schaltkreis gebildet. Somit lassen sich integrierte Schaltungen mit einer Größe, die über den Abmessungen des Bildfelds liegt, herstellen.
In einem weiteren Beispiel umfasst der Schritt des Bereitstellens des ersten Musters darüber hinaus, dass jede Schicht der integrierten Schaltungen durch ein Teilmuster gebildet wird.
Gemäß dieser Vorgehensweise wird für Schaltungen, beispielsweise Speicherchips, keine Aufteilung in eine Mehrfachanordnung vorgenommen, bei der keine Belichtungen am Rand des Belichtungsfeldes durchgeführt werden.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung wird nun anhand der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigen:
1 ein Projektionsgerät in einer schematischen Querschnittsansicht zur Anwendung des erfindungsgemäßen Verfahrens;
2 schematisch ein Retikel für die Belichtung eines Halbleiterwafers in einer Draufsicht;
3A bis 3C schematisch mehrere Bildfelder in einer Draufsicht;
4A schematisch ein Bildfeld für die Belichtung eines Halbleiterwafers in einer Draufsicht nach dem Stand der Technik;
4B schematisch mehrere Belichtungsfelder für die Belichtung eines Halbleiterwafers in einer Draufsicht nach dem Stand der Technik;
5A schematisch ein Bildfeld für die Belichtung eines Halbleiterwafers in einer Draufsicht gemäß einer Ausführungsform der Erfindung;
5B schematisch mehrere Belichtungsfelder für die Belichtung eines Halbleiterwafers in einer Draufsicht gemäß einer Ausführungsform der Erfindung;
6A schematisch ein weiteres Bildfeld für die Belichtung eines Halbleiterwafers in einer Draufsicht nach dem Stand der Technik;
6B schematisch weitere Belichtungsfelder für die Belichtung eines Halbleiterwafers in einer Draufsicht nach dem Stand der Technik;
7A schematisch ein weiteres Bildfeld für die Belichtung eines Halbleiterwafers in einer Draufsicht gemäß einer weiteren Ausführungsform der Erfindung;
7B schematisch weitere Belichtungsfelder für die Belichtung eines Halbleiterwafers in einer Draufsicht gemäß einer weiteren Ausführungsform der Erfindung;
8A schematisch ein weiteres Bildfeld für die Belichtung eines Halbleiterwafers in einer Draufsicht nach dem Stand der Technik;
8B schematisch weitere Belichtungsfelder für die Belichtung eines Halbleiterwafers in einer Draufsicht nach dem Stand der Technik;
9A schematisch ein weiteres Bildfeld für die Belichtung eines Halbleiterwafers in einer Draufsicht gemäß einer weiteren Ausführungsform der Erfindung;
9B schematisch weitere Belichtungsfelder für die Belichtung eines Halbleiterwafers in einer Draufsicht gemäß einer weiteren Ausführungsform der Erfindung; und
10 eine Ausführungsform des erfindungsgemäßen Verfahrens in einem Flussdiagramm.
Das erfindungsgemäße Verfahren wird im Folgenden für eine photolithographische Strukturierung einer Schicht in einem Belichtungsfeld mit einem Wafer-Stepper beschrieben. Die Erfindung ist aber auch auf mehrere Schichten mit unterschiedlichen Belichtungsgeräten anwendbar. So ist es ebenfalls möglich, mehrere bezüglich der kleinsten Abmessungen kritische Schichten mit einem Wafer-Scanner zu belichten und anschließend eine Belichtung mit einem Wafer-Stepper durchzuführen.
In 1 ist in einer schematischen Querschnittsansicht der Aufbau eines Belichtungsgeräts 5 gezeigt. Das Belichtungsgerät 5 umfasst einen beweglichen Substrathalter 16. Auf dem Substrathalter 16 ist ein Halbleiterwafer 12 abgelegt, auf den auf einer Vorderseite 10 eine Resistschicht 14 beispielsweise durch Aufschleudern aufgebracht ist. Das Belichtungsgerät 5 umfasst weiter eine Lichtquelle 18, die über dem Substrathalter 10 angeordnet ist, und geeignet ist, Licht beispielsweise mit einer Wellenlänge von 248 nm, 193 nm oder 157 nm abzustrahlen. Das von der Lichtquelle 18 abgestrahlte Licht wird durch ein Projektionsobjektiv 26 auf die Oberfläche des Halbleiterwafers 12 projiziert. Zwischen der Lichtquelle 18 und dem Projektionsobjektiv 26 ist ein Reticle 20 angebracht, das mit einem Muster 24 der entsprechenden Schicht versehen ist. Bei einem Wafer-Scanner ist zusätzlich ein Belichtungsschlitz (nicht in 1 gezeigt) zwischen dem Reticle 20 und dem Projektionsobjektiv 26 angebracht.
Zur Herstellung einer integrierten Schaltung wird ein Schaltungsentwurf verwendet, der üblicherweise mehrere Schichten umfasst. In 2 ist schematisch das Muster 24 einer ers ten Schicht auf dem Retikel 20 gezeigt. Das Muster 24 ist innerhalb eines Rahmens 30 angeordnet. Der Rahmen 30 weist eine im Wesentlichen rechteckige äußere Begrenzungslinie 38 auf.
Der Rahmen 30 wird als lichtundurchlässiges Strukturelement auf dem Retikel 20 gebildet. Der opake Rahmen 30 hat die Funktion, ein im Falle einer lithographischen Projektion gebildetes Bildfeld 32 des Retikels 20 mit dem Muster zu begrenzen. Gemäß der Ausführungsform der 2 weist der Rahmen 30 auf der dem Muster 24 zugewandten Innenseite 32 eine Begrenzungslinie 34 auf. Die Begrenzungslinie 34 umschließt das von einer Rechteckform abweichende Bildfeld 32. Wie weiter unten noch genauer erläutert wird, ist die Begrenzungslinie 34 so dabei gewählt, dass Bildfelder 32 benachbarter Belichtungsfelder 22 die Vorderseite 10 des Halbleiterwafers 12 lückenlos abdecken.
Bei konventionellen Projektionsgeräten 5 weist das Belichtungsfeld 22 auf der Vorderseite 10 des Halbleiterwafers 12 eine Größe von ungefähr 25 mm Länge und 35 mm Breite auf. Falls die zu belichtende Schicht einer integrierten Schaltung eine kleinere Fläche aufweist, wird das Retikel 20 in mehrere Teilmuster 40 zerlegt. Die Teilmuster 40 können dabei gleiche oder unterschiedliche integrierten Schaltungen repräsentieren.
Wie in 3A gezeigt ist, wird das Bildfeld 32 bei einem Belichtungsverfahren nach dem Stand der Technik beispielsweise in vier mal vier identische Teilmuster 40 aufgeteilt, wobei jedes Teilmuster 40 eine rechteckige Form aufweist und sich sämtliche Teilmuster 40 zu einem rechteckigen Muster 24 ergänzen. Die Teilmuster 40 sind dabei in Form einer Matrix zu dem Bildfeld 32 zusammengesetzt.
Falls als Projektionsgerät 5 ein Wafer-Stepper verwendet wird, ist die in der Nähe des Rands der Projektionslinse 26 erreichbare Auflösung üblicherweise im Vergleich zur Mitte des Bildfelds 32 herabgesetzt. Ähnliches beobachtet man auch bei einem Wafer-Scanner, wobei dort weniger das Auflösungsvermögen als vielmehr die Überdeckungsgenauigkeit beeinträchtigt ist. Folglich ist es möglich, dass die in den Ecken des Bildfelds 32 angeordneten Teilmuster 40 Defekte aufweisen, so dass integrierte Schaltungen, die diesen in 3A mit einem „X” markierten Teilmustern zugeordnet sind, nicht funktionstüchtig sind.
Um dies zu umgehen, besteht eine Möglichkeit darin, dass das Bildfeld 32 verkleinert wird, wie in 3B gezeigt. Das Bildfeld 32 gemäß 3B unterscheidet sich von dem in 3A gezeigten im Wesentlichen dadurch, dass nur noch zwei mal vier Teilmuster 40 belichtet werden. Setzt man die bei der Vorgehensweise gemäß 3A erreichte Produktivität, d. h. die pro Belichtungsschritt belichteten Teilmuster 40, mit 100% an, ergibt sich für den Fall gemäß 3B eine Produktivität von 50%. Die Gutausbeute beträgt im ersten Fall nach 3A beispielsweise 75%. Gemäß der Vorgehensweise nach 3B ist die Gutausbeute mit 100% anzusetzen.
Eine weitere Verbesserung wird mit dem Belichtungsfeld 32 gemäß 3C erzielt. Dort ist das Bildfeld 32 von einer Begrenzungslinie 34 in Form eines Polygons begrenzt. Das Polygon weist acht Teilsegmente auf, die jeweils paarweise einen im Wesentlichen senkrechten Winkel zueinander bilden und zusammen die Form eines Kreuzes aufweisen. Die entlang einer ersten Richtung orientierten ersten Teilsegmente weisen eine erste Länge 52 auf. Die entlang einer zweiten Richtung, die zur ersten Richtung im Wesentlichen senkrecht ist, orientierten zweiten Teilsegmente weisen eine zweite Länge 54 auf.
Die erste Länge 52 und die zweite Länge 54 werden im Falle rechteckförmiger Teilmuster 40 unterschiedlich und im Falle quadratischer Teilmuster 40 gleich gewählt.
Das resultierende Bildfeld 32 kann man sich aber auch vereinfacht als das gemäß 3A vorstellen, bei dem die vier mit einem „X” markierten Teilmuster 40 nicht vorhanden sind.
Setzt man die bei der Vorgehensweise gemäß 3A erreichte Produktivität als Referenzwert mit 100% an, ergibt sich für den Fall gemäß 3C eine Produktivität von 75%. Die Gutausbeute beträgt nach 3C folglich 75%.
Aus diesen Betrachtungen folgt, dass bei der Belichtung mit einem photolithographischen Projektionsgerät 5 ein nicht rechteckförmiges Bildfeld 32 die besten Ergebnisse liefert und somit den konventionellen rechteckigen Belichtungsfeldern überlegen ist.
Bei den bisherigen Betrachtungen erfolgte das Bereitstellen des opaken Rahmens 30 als Strukturelement auf dem Retikel 20. Es ist aber auch denkbar, dass als opaker Rahmen lichtundurchlässige Blenden 42 bereitgestellt werden, die beispielsweise zwischen dem Retikel 20 und der Lichtquelle 18 montiert sind.
Häufig wird bei modernen Projektionsgeräten 5 ein Pellicle 24 verwendet, das die der Vorderseite 10 des Halbleiterwafers 12 zugewandte Seite des Retikels 20 mit einer Schutzfolie abdeckt, um die Bildung von Defekten im Muster 24 zu verhin dern. Das Pellicle 24 umfasst dabei neben einem Befestigungsrahmen eine Schutzfolie, die über dem Retikel 20 angeordnet ist. Gemäß der Vorgehensweise nach 3C ist es möglich, ein im Wesentlichen rundes Pellicle 24 zu verwenden, bei dem die Schutzfolie eine runde Form aufweist. Das nicht rechteckförmige Bildfeld 32 kann dabei von einem Pellicle 24 mit kleinerer Fläche abgedeckt werden, was die Herstellung eines solchen Pellicles 24 erleichtert.
Im Folgenden werden nun verschiedene Ausführungsformen des nicht-rechteckigen Bildfelds 32 bei der Strukturierung der Vorderseite 10 eines Halbleiterwafers 12 vorgestellt. Ein bisher noch nicht betrachteter Aspekt der Erfindung liegt darin, dass sich bei der Belichtung in eine Vielzahl von Belichtungsfeldern 22 die Vorderseite 10 des Halbleiterwafers 12 vollständig abdecken lässt.
Die Belichtung der Resistschicht 14 erfolgt in einer Vielzahl von Belichtungsfeldern 22, wie in 4A gezeigt ist. Dazu wird jedem Bildfeld 32 auf der Vorderseite 10 des Halbleiterwafers 12 ein einzelnes der Vielzahl von Belichtungsfeldern 22 zugewiesen, die sich beispielsweise zu einer Matrix ergänzen. Durch Steuerung des Substrathalters 10 wird der Halbleiterwafer 12 entsprechend ausgerichtet, so dass die Vielzahl von Bildfeldern 32 sukzessive belichtet wird. Das Bildfeld 32 weist üblicherweise eine maximale Größe von ungefähr 26 mm Länge und 35 mm Breite auf. In 4A ist für die einzelnen Bildfelder 22 jeweils eine Größe gewählt, so dass beispielsweise dreizehn vollständige Belichtungsfelder 22 auf der Vorderseite des Halbleiterwafers 12 untergebracht werden, wie in 4B gezeigt.
Unter Verwendung des Retikels 24 gemäß 3C, das in 5A nochmals zum Vergleich eingezeichnet ist, ergibt sich eine Vielzahl von Belichtungsfeldern 22, wie in 5B gezeigt. Die Vielzahl von Belichtungsfeldern 22 deckt wiederum die Vorderseite des Halbleiterwafers 12 ohne Zwischenräume ab.
Das Verfahren nach 5B ist insbesondere dann vorteilhaft, wenn das Muster 24 als Mehrfachanordnung von beispielsweise zwölf Teilmustern 40 gebildet wird, die die gleichen Abmessungen aufweisen. Dies ist beispielsweise dann der Fall, wenn die zu produzierenden integrierten Schaltungen Logikbausteine darstellen, da diese oftmals eine kleine Chipfläche aufweisen und somit als Mehrfachanordnung von Teilmustern 40 bereitgestellt werden können.
Für andere Anwendungsbereiche, die beispielsweise größere Chipflächen erfordern, ist kann das nicht-rechteckförmige Belichtungsfeld entsprechend anders gestaltet werden, wie nachfolgend erläutert wird.
In 6A ist zum Vergleich ein konventionelles rechteckiges Bildfeld mit zwei mal drei Teilmustern 40 eingezeichnet. Die Belichtung der Resistschicht 14 erfolgt wiederum in einer Vielzahl von Belichtungsfeldern 22, so dass beispielsweise dreizehn vollständige Belichtungsfelder 22 mit jeweils sechs Teilmustern 40 auf der Vorderseite des Halbleiterwafers 12 untergebracht werden, wie in 6B gezeigt. Ein Entfernen eines Teilmusters, wie beim Übergang der Bildfelder der 4A zu den Bildfeldern der 5A, ist somit nicht direkt anwendbar.
In 7A ist eine alternative Ausführungsform eines nicht rechteckigen Bildfeldes 32 gezeigt. Dabei werden die einzel nen Teilmuster 40 trapezförmig ausgeführt und so angeordnet, dass sich eine im Wesentlichen sechseckige Form des Bildfeldes 32 ergibt. Das Muster 24 wird innerhalb des im Wesentlichen sechseckigen Bildfelds 32 angeordnet. Das sechseckige Bildfeld 32 ist dabei durch die Begrenzungslinie 34 so gebildet, dass im Wesentlichen jeweils zwei Teilsegmente 46 und 48 der Begrenzungslinie 34 zueinander parallel angeordnet werden. Dazu werden die einzelnen Teilmuster 40 abwechselnd um eine horizontale Achse gespiegelt angeordnet.
Wie man in 7B erkennt, lassen sich die Bildfelder 32 gemäß 7A bei einer Belichtung in eine Vielzahl von Belichtungsfeldern 22 ebenfalls ohne Zwischenräume, d. h. lückenlos, anordnen.
In 8A ist zum Vergleich ein konventionelles rechteckiges Bildfeld mit zwei mal zwei Teilmustern 40 eingezeichnet. Die Belichtung der Resistschicht 14 erfolgt wiederum in einer Vielzahl von Belichtungsfeldern 22, so dass beispielsweise dreizehn vollständige Belichtungsfelder 22 mit jeweils sechs Teilmustern 40 auf der Vorderseite des Halbleiterwafers 12 untergebracht werden, wie in 8B gezeigt. Ein Entfernen eines Teilmusters, wie beim Übergang der Bildfelder der 4A zu den Bildfeldern der 5A, ist somit ebenfalls nicht direkt anwendbar.
In 9A ist eine alternative Ausführungsform eines nicht rechteckigen Bildfeldes 32 gezeigt. Dabei werden die einzelnen Teilmuster 40 zwar rechteckförmig ausgeführt, es sind jedoch nur zwei Teilmuster vollständig innerhalb des Bildfeldes 32 angeordnet. Im Wesentlichen sind die Teilmuster entlang eines Koordinatensystems angeordnet, das im Vergleich zur horizontalen einen Winkel von 60° aufweist. Folglich ergibt sich eine im Wesentlichen sechseckige Form des Bildfeldes 32. Das Muster 24 wird innerhalb des im Wesentlichen sechseckigen Bildfelds 32 angeordnet. Das sechseckige Bildfeld 32 ist dabei durch die Begrenzungslinie 34 an jeder Ecke in einem Winkel 44 von ungefähr 120° gebildet.
Wie man in 9B erkennt, lassen sich die Bildfelder 32 gemäß 9A bei einer Belichtung in eine Vielzahl von Belichtungsfeldern 22 ebenfalls ohne Zwischenräume, d. h. lückenlos, anordnen. Die durch verschiedene Belichtungsfelder gebildeten Teilmuster 40' werden im Schaltungsentwurf durch Linien verbunden, die eine Abweichung der üblichen 90° Geometrien der Entwurfsprogramme voraussetzen.
In den bisherigen Ausführungsformen wurden Bildfelder 32 betrachtet, die jeweils mehrere Teilmuster 40 umfassen. Es ist im Rahmen der Erfindung auch vorgesehen, dass das erste Muster 24 nur eine Schicht der integrierten Schaltungen bildet. Dies ist insbesondere für Bausteine mit großer Chipfläche, wie z. B. Speicherbausteine wichtig.
So es ist Rahmen der Erfindung auch möglich, das in 9A gezeigt Muster 40' für eine integrierter Schaltung zu verwenden. Das Muster 40' umfasst die Hälfte von vier benachbarten Teilmustern 40, die jeweils durch eine Linie zwischen gegenüberliegenden Ecken gebildet sind. Damit können Bausteine mit großer Chipfläche hergestellt werden, die insbesondere eine verbesserte Strukturauflösung Lagegenauigkeit und CD-Uniformität aufweisen. Durch die Erfindung ist es somit möglich, bestehende Prozesslinien, die einer bestimmten erreichbaren minimalen Auflösung entsprechen auch für weitere Entwicklungen zu nutzen und somit einen Wechsel auf eine neue Prozesslinie erst später durchführen zu müssen.
Im Folgenden wird eine Ausführungsform des erfindungsgemäßen Verfahrens anhand eines Flussdiagramms der 10 zusammengefasst.
In einem ersten Schritt 100 erfolgt das Bereitstellen eines Halbleiterwafers, der auf einer Vorderseite eine Resistschicht aufweist.
Anschließend wird im Schritt 102 ein erstes Projektionsgerät bereitgestellt, wobei das erste Projektionsgerät geeignet ist, eine Belichtung in einer Vielzahl von Belichtungsfeldern durchzuführen.
In Schritt 104 erfolgt das Bereitstellen eines Retikels, das ein Muster zur Strukturierung einer Schicht bei der Herstellung einer integrierten Schaltung umfasst.
Anschließend wird in Schritt 106 ein opaker Rahmen bereitgestellt, der geeignet ist, ein im Falle einer lithographischen Projektion gebildetes Bildfeld des Retikels zu begrenzen.
In Schritt 108 erfolgt das sukzessive photolithographische Strukturieren der Resistschicht des Halbleiterwafers entsprechend des auf das Bildfeld begrenzten Musters mit dem Projektionsgerät in den Belichtungsfeldern.

Claims

Verfahren zur photolithographischen Strukturierung einer Vielzahl von Belichtungsfeldern, bei dem folgende. Schritte ausgeführt werden: – Bereitstellen eines Halbleiterwafers (12), der auf einer Vorderseite (10) eine Resistschicht (14) aufweist; – Bereitstellen eines Projektionsgeräts (5), das einen Substrathalter (16) aufweist, der geeignet ist, den Halbleiterwafer (12) aufzunehmen und im Projektionsgerät (5) auszurichten, wobei das Projektionsgerät (5) geeignet ist, eine Belichtung in einer Vielzahl von Belichtungsfeldern (22) durchzuführen; – Bereitstellen eines Retikels (20), das ein Muster (24) zur Strukturierung einer Schicht bei der Herstellung einer integrierten Schaltung umfasst, das als Mehrfachanordnung von rechteckförmigen Teilmustern (40) und jeweils durch eine Linie zwischen gegenüberliegenden Ecken der rechteckförmigen Teilmuster (40) gebildeten weiteren Teilmustern (40') ausgeführt wird; – Bereitstellen eines opaken Rahmens (30), der geeignet ist, ein im Falle einer lithographischen Projektion gebildetes Bildfeld (32) des Retikels (20) mit dem Muster (24) zu begrenzen, wobei der Rahmen (30) auf der dem Muster (24) zugewandten Innenseite (32) eine Begrenzungslinie (34) aufweist, die das von einer Rechteckform abweichende und eine sechseckige Form aufweisende Bildfeld (32) umschließt, wobei die Begrenzungslinie (34) so gewählt wird, dass Bildfelder (32) benachbarter Belichtungsfelder (22) die Vorderseite (10) des Halbleiterwafers (12) lückenlos abdecken; – Sukzessives photolithographisches Strukturieren der Resistschicht (14) des Halbleiterwafers (12) entsprechend des auf das Bildfeld (32) begrenzten Musters (24) mit dem Projektionsgerät (5) in den Belichtungsfeldern (22), wobei der Substrathalter (16) so gesteuert wird, dass die Bildfelder (32) die Resistschicht (14) auf der Vorderseite (10) des Halbleiterwafers (12) zwischen benachbarten Belichtungsfeldern (22) vollständig überdecken, wobei das erste Muster innerhalb des sechseckigen Bildfelds (32) angeordnet wird und einige Schichten der durch verschiedene Belichtungsfelder gebildeten Teilmuster (40') im Schaltungsentwurf durch Linien verbunden werden.
Verfahren nach Anspruch 1, bei dem der Schritt des Bereitstellens des Projektionsgeräts (5) umfasst, dass als Projektionsgerät (5) ein Wafer-Scanner bereitgestellt wird.
Verfahren nach Anspruch 1, bei dem der Schritt des Bereitstellens des Projektionsgeräts (5) umfasst, dass als Projektionsgerät (5) ein Wafer-Stepper bereitgestellt wird.
Verfahren nach einem der Ansprüche 1 bis 3, bei dem das Belichtungsfeld (22) eine Größe von 25 mm Länge und 35 mm Breite aufweist.
Verfahren nach einem der Ansprüche 1 bis 4, bei dem der Schritt des Bereitstellens des ersten Musters (24) darüber hinaus folgendes umfasst: – Bereitstellen des opaken Rahmens (30) als lichtundurchlässiges Strukturelement auf dem Retikel (20).
Verfahren nach einem der Ansprüche 1 bis 4, bei dem der Schritt des Bereitstellens des opaken Rahmens (30) darüber hinaus umfasst, dass als opaker Rahmen lichtundurchlässige Blenden (42) bereitgestellt werden.
Verfahren nach einem der Ansprüche 1 bis 6, bei dem der Schritt des Bereitstellens des Projektionsgeräts darüber hinaus folgendes umfasst: – Bereitstellen eines Pellicles, das wenigstens die der Vorderseite (10) des Halbleiterwafers (12) zugewandte Seite des Retikels (20) mit einer Schutzfolie abdeckt, wobei die Schutzfolie eine runde Form aufweist.
Verfahren nach Anspruch 7, bei dem das sechseckige Bildfeld (32) durch die Begrenzungslinie 34 so gebildet wird, dass jeweils zwei Teilsegmente (46; 48) der Begrenzungslinie (34) zueinander parallel angeordnet werden.
Verfahren nach Anspruch 8, bei dem das sechseckige Bildfeld (32) an jeder Ecke durch in einem Winkel (44) von 120° gebildet wird.
Verfahren nach Anspruch 9, bei dem die integrierten Schaltungen Speicherbausteine umfassen.