-
Die
vorliegende Erfindung bezieht sich auf das technische Gebiet der
mikro-optoelektromechanische Bauelemente (MOEMS-Bauelemente) und insbesondere bezieht
sich die vorliegende Erfindung auf das technische Teilgebiet der
räumlichen
Lichtmodulatoren auf einem Halbleiterwafer.
-
Räumliche
Lichtmodulatoren, auch als SLM bezeichnet (SLM = Spatial Light Modulator),
die auf Mikrospiegeln für
optische Lithographieanwendungen basieren, erfordern eine außergewöhnlich hohe Spiegelplanarität oder -ebenheit,
um ein Werkzeug zu schaffen, das eine hohe lithographische Auflösung und
eine dimensionsgerechte bzw. maßstabsgetreue Gleichförmigkeit
aufweist. Die herkömmliche
und derzeit verwendete SLM-Technologie, welche auf Aluminiumspiegeln
basiert, hat diesbezüglich
bestimmte Einschränkungen
oder Begrenzungen. Diese Technologie basiert auf dem Herstellen
von Mikrospiegeln auf der Oberseite einer CMOS-Kontrollelektronik (CMOS = Complimentary
Metal Oxid Semiconductor = Komplementär-Metall-Oxid-Halbleiter) durch
die Verwendung von Techniken zur Oberflächenmikrobearbeitung (siehe
hierzu auch „Application
of Spatial Light Modulator for Microlithography" von U. Dauderstädt, P. Dürr, T. Karlin, H. Schenk, H. Lakner,
Proceedings of SPIE, vol. 5348, pp. 119–126, 2004). Die Gründe für eine begrenzte
Ebenheit sind:
- a) Das Opfermaterial umfasst
ein Polymer, welches auch verwendet wird, um die CMOS-Wafer zu ebnen
und welches als Spacer zwischen den Spiegeln und den Anregungselektroden
dient. Die Planarisierung bzw. Einebnung wird durch chemisch-mechanisches
Polieren (CMP = Chemical Mechanical Polishing) des Polymers erreicht, wodurch
verbleibende Oberflächenrauheiten
entfernt und Höhendifferenzen
auf der Waferoberfläche
ausgeglichen werden. Die lokale Ebenheit, die hierdurch erreicht
werden kann, ist auf einige wenige Nanometer begrenzt. Das Spiegelmaterial wird
dann direkt auf die Polymer-Opferschicht gesputtert und jegliche
Unebenheit oder einzelnen Unebenheiten in dem Spacer werden direkt
auf die Spiegel übertragen.
- b) Das Spiegelmaterial ist eine Aluminiumlegierung die eine
Kornstruktur mit Korngrößen in der Größenordnung
von einigen wenigen zehn bis Hunderten von Nanometern aufweist.
Die Kornstruktur wird durch die Sputter-Bedingungen bestimmt, wie beispielsweise
eine Sputter-Rate, einen Druck oder eine Temperatur als auch durch die
physikalischen Eigenschaften des Materials, auf welches aufgesputtert
wird. Obwohl es möglich
ist, einen einigermaßen
homogenen Dünnfilm mit
geringen Spannungsgradienten zu erreichen, ist die Legierung anfällig für Rekristallisation
und Spannungsrelaxation bei Erhitzung und auch empfindlich gegenüber einer
Fehlanpassung bei thermisches Expansion gegenüber dem umgebenden Material,
wie beispielsweise den Spacer. Die Morphologie eines Aluminiumlegierungsdünnfilms
kann sich leicht verändern,
beispielsweise als Ergebnis von veränderten Prozess-Bedingungen.
Geringfügige
Veränderungen
in der Kristallstruktur führen
zu Spannungsgradienten in dem Dünnfilm,
wodurch ein Mikrospiegel, der aus einer solchen Legierung hergestellt
wurde, leicht zerstört
oder verbogen werden kann. Hierdurch ist es extrem schwierig, eine
gute Spiegelplanarität zu
erhalten. Die statistische Natur des Materials selbst als auch Veränderungen
in den Prozess-Bedingungen führen
unweigerlich zu einer begrenzten Reproduzierbarkeit und auch in
einem gewissen Bereich zu einer Abhängigkeit von einer statistischen
Verteilung der Planarität,
so dass es unmöglich
ist, eine exakte Kontrolle und Reproduzier barkeit der Ebenheit durchzuführen. Für jeden großflächigen matrixförmigen räumlichen
Lichtmodulator ist eine gute Matrixgleichmäßigkeit jedoch von zentraler
Bedeutung. Andererseits ist sonst die Wafer-zu-Wafer und Durchlauf-zu-Durchlauf-Reproduzierbarkeit
begrenzt. Eine Aluminiumlegierung ist weiterhin anfällig gegenüber plastischer
Deformation nach einer Biegung. Die Spiegelebenheit kann sich auf
diese Weise durch Gebrauch verändern,
wodurch die Lebenszeit eines solchen SLM begrenzt ist.
-
Ein
erster Ansatz zur Lösung
eines der oben genannten Probleme könnte darin bestehen, ein monokristallines
Silizium zu verwenden. Monokristallines Silizium ist vollständig unempfindlich
gegenüber Prozess-Temperaturen
und hat einen thermischen Expansionskoeffizienten, der gut zu dem
eines CMOS-Wafers angepasst ist. Es ist möglich, Mikrospiegel aus diesem
Material mit einer Spiegelebenheit herzustellen, die lediglich durch
die Polierqualität des
Siliziums begrenzt ist, was unter Verwendung von der derzeitigen
Techniken in der Größenordnung von
Atomlagen möglich
ist. Monokristallines Silizium ist perfekt elastisch und hierdurch
unempfindlich gegenüber
plastischer Deformation durch eine Benutzung. Die Lebenszeit der
SLMs ist hierdurch nicht durch die Materialeigenschaft begrenzt.
-
Die
Idee der Verwendung eines monokristallinen Siliziums zur Herstellung
von räumlichen
Lichtmodulatoren ist nicht neu. Im Stand der Technik wird bereits
eine „Flip-Chip" Verbindung eines
strukturierten Mikrospiegels auf einem Wafer offenbart, welcher Kontrollelektroniken
umfasst (siehe beispielsweise
US 6,587,613 B1 ,
US 6,800,210 B2 oder
US 6,798,561 B2 ).
Diese Verfahren beruhen auf einer separaten Herstellung einer Spiegelstruktur
(MEMS = micro-electromechanical systems = mikroelektromechanische
Systeme) und der Kontrollelektronik (in CMOS-Technologie). Die MEMS
und CMOS werden dann durch die Verwendung eines unspezifizierten Verbindungsverfahrens
integriert, um zwei Strukturen zu vereinen, was entweder auf Chip-
oder Wafer-Ebene erfolgen kann. Ein anderes vorgeschlagenes Verfahren
beruht auf einer Schichtübertragung eines
monokristallinen Dünnfilms
von einem Spenderwafer, auch als SOI bezeichnet (SOI = Siliconon-Insulator
= Silizium auf Isolator), auf einen Wafer, der die Kontrollelektronik
umfasst, was entweder durch eutektisches Verbinden (beispielsweise
gemäß WO 03/068669
A1) oder durch ein Klebe-Verbinden (siehe beispielsweise „Arrays
of Mono Crystalline Silicon Micromirrors Fabricated Using CMOS Compatible
Transfer Bonding",
F. Niklaus, S. Haasl und E. Stemme, Journal of Micro Electromechanical Systems,
vol. 12, no. 4, August 2003, pp. 465–469) erfolgen kann. Eine spezielle
Bedingung für
herkömmliche
räumliche
Lichtmodulatoren besteht in der Dicke der Spiegel, die in der Größenordnung
von 300 Nanometer oder geringer liegen sollte. Solche dünnen Siliziummembrane
konnten jedoch bisher noch nicht erfolgreich auf einen CMOS-Wafer
vorher gebondet werden, wodurch der Stand der Technik diesbezüglich klare
Grenzen aufweist.
-
Weiterhin
wäre zum
Stand der Technik noch die folgenden Nachteile anzuführen: Bezüglich der „Flip-Chip" Verbindung von strukturierten
Mikrospiegel (
US 6,587,613
B2 ,
US 6,800,210
B2 ,
US 6,798,561
B2 ) ist anzuführen,
dass dieses Verbinden eine hochgradig präzise Ausrichtung der Spiegelstruktur
in Bezug auf die Kontrollelektronik erfordert und dass ferner die
Bedingungen für
eine Ausrichtungsgenauigkeit schnell mit einer Reduktion der Pixelgröße steigen,
wodurch das Verfahren eine begrenzte Skalierbarkeit aufweist.
-
In
Bezug auf den Schichttransfer von monokristallinen Silizium durch
eutektisches Bonden (WO 03/068669 A1) ist anzuführen, dass dieses Verbinden
der Wafer auf einer Ausbildung einer eutektischen Gold-Siliziumlegierung
beruht, was Temperaturen von über
363° Celsius
erfordert und hierdurch ein Risiko für eine erhöhte Spannung in dem übertragenen Film
bedeutet. Weiterhin ist als Nachteil diesbezüglich anzuführen, dass eine Eindiffusion
von Gold erfolgen muss, was die mechanische Leistungsfähigkeit
von Elementen in der näheren
Umgebung, wie beispielsweise die Spiegelgelenke, beeinträchtigen
kann. Außerdem
können örtlich begrenzte Spannungen
aufgebaut und Kristalldefekte an den Verbindungsgebieten entstehen,
die Quellen für
eine Bruchbildung während
des Herunterdünnens
bilden. Dies ist insbesondere dann ein Problem, wenn sehr dünne Membrane,
wie sie für
räumliche
Lichtmodulatoren erforderlich sind, gebondet werden müssen. Obwohl
dieses Verfahren des eutektischen Bondens den Vorteil aufweist,
elektrische und mechanische Verbindungen zwischen Spiegeln und Elektronik
direkt ohne weiteres Prozessieren (d.h. Füllelement werden nicht verwendet)
herstellen zu können,
besteht jedoch ein Nachteil darin, dass das Gebiet, in dem gebondet
wird, begrenzt ist und im direkten Konflikt mit der Anforderung
nach einer kompakten Pfostenstruktur steht. Ein hoher Spiegelfüllfaktor,
der einerseits kleine Pfosten und andererseits einem maximal großen Bond-Bereich
zur Sicherstellung einer ausreichenden Membranintegrität erfordert,
erfordert somit zwei Bedingungen, die sich gegenseitig ausschließen. Weiterhin
ist zum eutektischen Verbinden anzumerken, dass es hierbei erforderlich
ist, dass ein Kontakt zwischen dem Pfosten und dem Film an allen Stellen
auf dem Film erreicht wird, was jedoch schwierig ist, da
- a) es geringe Variationen der Pfostenhöhen gibt und
- b) die zusammenpassenden Wafer (d.h. der SOI-Wafer und der Wafer,
der die Kontrollelektronik bereitstellt) Variationen in der Dicke
aufweisen.
-
Die
Schwierigkeit liegt dabei vor allem in der Festigkeit der Wafer
und der Strukturen auf den Wafern, wodurch das Verbinden empfindlich
gegenüber lokalen
Höhenvariationen
wird.
-
In
Bezug auf einen Schichttransfer eines monokristallinen Siliziums
durch Klebebonden (gemäß der oben
genannten Veröffentlichung
von F. Niklaus, S. Haasl und G. Stemme) ist anzumerken, dass dieses
Klebebonden eine begrenzte Verbindungsstärke besitzt, bedingt durch
die Abhängigkeit
der Klebefähigkeit
des verwendeten Klebematerials. Die Klebefähigkeit ist somit hochgradig
von dem verwendeten Material abhängig
und hierdurch nicht die gleiche für alle Strukturen auf dem Wafer.
Außerdem
ist anzumerken, dass eine Dicke eines Überzugspolymer hochempfindlich
gegenüber
einer stark strukturierten Oberflächentopologie ist. Soweit keine
speziellen Vorkehrungen getroffen werden, ist die Lücke zwischen
den gebondeten Wafern nicht gleichmäßig und strukturabhängig. Differenzen
in den Lücken
zwischen den Spiegeln und Elektroden führen zu Variationen in den
Auslenkungseingenschaften.
-
Ferner
ist als Nachteil des adhesiven Bondens (Klebe-Bondens) anzumerken, dass während des
Bondens ein Ausgasen auftreten kann, das zur Bildung von Blasen
führt.
Dieses Problem des Ausgasens kann durch ein Bonden unter Vakuum
abgemildert werden, was jedoch einen deutlichen Mehraufwand durch
das Prozessieren im Vakuum erfordert. Weiterhin ist anzumerken,
dass ein Risiko durch Partikelkontamination vor dem Bonden besteht,
verursacht durch das Fehlen von geeigneten Bond-Werkzeugen, die
ein Reinigen unmittelbar vor dem Bonden als einen Teilschritt des
Bond-Prozesses erlauben. Weiterhin ist als Nachteil des Klebebondens
anzuführen,
dass Temperatureinschränkungen
aufgrund einer Materialinstabilität auftreten, wie beispielsweise
eines Flusses von Material oder einer Zersetzung bei erhöhten Temperaturen,
wodurch möglicherweise
die Verwendung von W-CVD (W-CVD = Wolfram-basierte chemische Gasphasenabscheidung)
für das
Ausbilden der planaren Oberfläche
nach dem Bonden ausschließt.
Ferner ist anzuführen,
dass nicht ideale Materialeigenschaften wie beispielsweise eine
Natriumverunreinigung von bestimmten Polymeren eine Unverträglichkeit
mit einer CMOS-Elektronik oder mit Standardmikrofabrikationsprozessen
herbeiführt.
-
Weiterhin
wird in WO 03/025986 A1 ein Bond-Verfahren („Bonding Method") offenbart, bei dem
Kontaktpfosten zwischen der Spiegelmembran und Elektroden nach dem
Bonden ausgebildet werden. Diese Patentanmeldung offenbart dabei
ganz allgemein Verfahrensschritte, die für eine erfolgreiche Herstellung
von tatsächlichen
SLM-Bauelementen notwendig sind. Dabei lässt sich das hierin beschriebene
Herstellungsverfahren allerdings in einigen Aspekte weiter verbessern,
da lediglich eine allgemeine Aufzählung von verschiedenen allgemein
in Betracht kommenden Verfahren offenbart ist und nur wenig spezifische
Informationen über
die Prozessierungsbedingungen genannt werden. Beispielsweise schließen die
Patentansprüche
alle möglichen
Arten zum Vereinigen von Substraten ein. Es werden in dieser Patentanmeldung
insbesondere grundlegende Prozessierungsbedingungen zum Bonden mit
einem Klebematerial, wie einem Photoresist offenbart (Seite 9 von
WO 03/025986 A1). Weiterhin bleibt die oben genannten Patentanmeldung
unspezifisch, wie ein Dünnfilm
auf dem Elektroniksubstrat aufgebracht werden soll. Auch werden
keine direkten Informationen gegeben, wie dies mit insbesondere
mit einem monokristallinen Siliziumdünnfilm erfolgen soll. Die Offenbarung
in der oben genannten Patentanmeldung, dass ein Abdünnen eines
Teils der Siliziumwafers erfolgen kann (wie beispielsweise auf Seite
3 und 7 der genannten Patentanmeldung offenbart), würde jedoch
Probleme aufwerfen, wenn das Ziel einer 300 nm dicken Membran verfolgt
werden soll, da die Genauigkeit eines solchen Prozesses sehr schlecht
ist. Weiterhin wird in der oben genannten Patentanmeldung ganz allgemein
beschrieben, wie die Verbindung der elektrischen/mechanischen Verbindungen
zwischen der Siliziummembran und der Elektronik erfolgen kann. Außerdem wird
in der oben genannten Patentanmeldung sehr allgemein ausgeführt, dass
das Bond-Material entfernt werden muss, um die Mikrospiegel beweglich
zu machen. An kei ner Stelle ist jedoch erläutert, wie dies durchgeführt werden
könnten.
-
Es
ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren
zum Herstellen eines räumlichen
Lichtmodulators zu schaffen, welches gegenüber den herkömmlichen
Verfahren deutlich verbesserte Eigenschaften aufweist. Ferner soll
auch eine kostengünstige
Möglichkeit
zum Herstellen eines solchen räumlichen
Lichtmodulators bereitgestellt werden.
-
Diese
Aufgabe wird durch ein Verfahren gemäß dem Anspruch 1 gelöst.
-
Die
vorliegende Erfindung schafft ein Verfahren zum Herstellen eines
Bauelementes mit einem beweglichen Abschnitt, der beabstandet von
einem Tragewafer angeordnet ist, mit folgenden Schritten:
Bereitstellen
des Tragewafers, der eine strukturierte Oberfläche aufweist;
Bereitstellen
eines Bauelementwafers mit einer Stützschicht und einer darauf
angeordneten Bauelementschicht;
Erzeugen einer ersten Planarisierungsschicht
aus einem ersten Ausgangsmaterial auf dem Tragewafer mit einem ersten
Verfahren, um die Strukturen der strukturierten Oberfläche des
Tragewafers zu verfüllen,
wodurch eine Oberfläche
mit einem ersten Planarisierungsgrad erhalten wird;
Erzeugen
einer zweiten Planarisierungsschicht aus einem zweiten Ausgangsmaterial
auf der planarisierten Oberfläche
des Tragewafers mit einem zweiten Verfahren, um eine Oberfläche mit
einem zweiten Planarisierungsgrad zu erhalten, der höher ist,
als der erste Planarisierungsgrad, wobei die erste und zweite Planarisierungsschicht
gemeinsam entfernbar sind;
Verbinden des Tragewafers und des
Bauelementwafers derart, dass die Bauelementschicht und die planarisierte
Oberfläche
des Tragewafers verbunden sind;
Entfernen der Stützschicht
des Bauelementwafers; und
Strukturieren der sich ergebenden
Struktur und Entfernen der ersten und zweiten Planarisierungsschichten
mittels eines gemeinsamen Verfahrens, um den bewegliche Abschnitt
des Bauelementes zu erzeugen.
-
Der
vorliegenden Erfindung liegt die Erkenntnis zugrunde durch das Verfüllen der
Strukturen mit der ersten Planarisierungsschicht und dem Aufbringen
der zweiten Planarisierungsschicht als Vorteil eine deutliche Verbesserung
der Ebenheit der Oberfläche
vor einem Bond-Schritt erreichbar ist, was zu einer deutlichen Verbesserung
der Oberflächenbeschaffenheit
der durch den Bond-Prozess herzustellenden Bauelemente führt. Weiterhin
kann durch die vorzugsweise Verwendung eines Silica-Glas-basierten
Materials sowohl für
die erste als auch für
die zweite Planarisierungsschicht eine deutliche Verbesserung bei
der Herstellung des Bauelementes erreicht werden, da in diesem Fall
herkömmliche
Verfahren aus der Halbleitertechnologie verwendbar sind, ohne eine
Verunreinigung oder eine Blasenentwicklung befürchten zu müssen. Außerdem kann bei einer vorzugsweisen
Verwendung derartiger Materialien eine gute Anpassung der Ausdehnungseigenschaften
erreicht werden, wodurch sich eine Spannungsbelastung der Bauelementschicht
bei der weiteren Prozessierung vermeiden lässt. Insbesondere dadurch,
dass die erste und zweite Planarisierungsschicht in einem Prozessschritt
gemeinsam entfernbar sind, kann eine weitere Erhöhung des zur Herstellung eines
solchen Bauelementes notwendigen Aufwandes vermieden werden und
somit ein kostengünstiges
Herstellen eines derartigen Bauelementes erfolgen. Weiterhin ermöglicht die
vorzugsweise Verwendung von einem geeigneten Material für die zweite
Planarisierungsschicht eine deutliche Glättung und eine chemische Aktivierung
der planarisierten Oberfläche
vor einem Bonden des Bauelementwafers auf dieser Oberfläche.
-
Ein
bevorzugtes Ausführungsbeispiel
des erfindungsgemäßen Verfahrens
wird nachfolgend anhand der Figuren näher erläutert. Es zeigen:
-
1A bis 1H Schritte
eines Ausführungsbeispiels
des erfin dungsgemäßen Verfahrens;
-
2 eine
perspektivische Draufsichtdarstellung eines Ausführungsbeispiels des nach dem erfindungsgemäßen Verfahren
erzeugten Bauelements; und
-
3A bis 3G Schritte
eines weiteren Ausführungsbeispiels
des erfindungsgemäßen Verfahrens.
-
In
den beiliegenden Figuren werden gleiche oder ähnliche Elemente mit gleichen
oder ähnlichen Bezugszeichen
versehen, wobei auf eine wiederholte Beschreibung dieser Elemente
verzichtet wurde.
-
Das
direkte Bonden mittels einer Interface-Schicht von beispielsweise
Spin-on-Glas ermöglicht
eine sehr starke Verbindung mit exzellenter Langzeitstabilität. Die Hauptschwierigkeit
besteht darin, eine ausreichend glatte und ebene Oberfläche zu erreichen.
Allgemein gesagt, kann ein Bonden dann erreicht werden, wenn die
RMS-Oberflächenrauheit (RMS
= root mean square = quadratischer Mittelwert) besser als 0,5 Nanometer
ist. Erstens wird dann der CMOS-Wafer planarisiert, beispielsweise
durch die Verwendung eines Oxid-CMP-Verfahrens (CMP = chemical mechanical
polishing = chemisch-mechanisches Polieren), wie es beispielsweise
in 1A dargestellt ist. Die Planarisierung ist ein
Zwei-Schrittprozess, bei dem 1 μm
dicke Elekt roden 10 zuerst durch eine dicke Schicht 12 von
durch PECVD (PECVD = Plasma enhanced chemical vapor desomposition
= Plasma-verbessert chemische Gasphasenabscheidung) abgelagerte
undotiertem Silica-Glas USG (USG = Undoped Silica Glas = undotiertes
Silica-Glas) bedeckt werden, welches dann (beispielsweise auf die
Elektrodenoberfläche)
rückpoliert
werden kann. Die verbleibende Nicht-Ebenheit lässt sich dann durch eine Abscheidung
und ein Polieren einer anderen Lage 14 von USG reduzieren.
Die Oberfläche
wird dann mit einer dünnen
Lage 16 von Spin-on-Glas SOG (SOG = Spin-on-Glas) bedeckt, wodurch
Oberflächenirregularitäten ausgeglichen werden
und wodurch auch eine Pufferschicht ausgebildet wird, die Spannung
während
des Bond-Prozesses abmildert (siehe 1B). Das
SOG wird dann für eine
Stunde bei 400° Celsius
gebacken. Zusammen definieren dann das USG (und SOG) die Lücke zwischen
den Spiegeln und Elektroden in dem letztlich auszubildenden Bauelement.
Das direkte Bonden wird dann beispielsweise in einem SÜSS Microtec
CL 200 Bond-Werkzeug durchgeführt,
welches automatisch die Waferoberfläche reinigt und trocknet, bevor die
Wafer in Kontakt gebracht werden und das spontane Bonden einsetzt
(siehe 1C). Der zweite Wafer umfasst
dabei eine Handhabungsschicht 18, eine vergrabene Oxidschicht 20,
auch BOX-Schicht
genannt (BOX = burried oxide = vergrabenes Oxid) und eine Bauelementschicht 22.
Um eine ausreichend hohe Verbindungsstärke für weitergehende Prozessschritte
zu erreichen, wird das Waferpaar für fünf Stunden bei 300° Celsius
ausgeheilt. Wie auch bei Klebe-Bond-Prozessen, wird der Hauptteil
der Handhabungsschicht 18 (die beispielsweise aus Silizium besteht)
durch ein Schleifen entfernt und das verbleibende Silizium wie auch
die BOX-Schicht 20 durch Schleuderätzen entfernt (siehe 1D).
Zunächst wird
die Bauelementschicht 22 strukturiert, um die beweglichen
Abschnitte und die Stellen für
die Stützpfosten
zu definieren. Hieran anschließend
wird eine Oxidschutzschicht 24 auf der Siliziumoberfläche der Bauelementschicht 22 abgeschieden
(siehe 1E). Löcher 26 werden dann
in das Oxid und die Siliziumschichten geätzt, wobei diese Löcher dann
auf den Elektroden stoppen, wie es in 1F dargestellt
ist. Pfosten 28 werden dann durch die Verwendung einer Wolframbasierten
chemischen Gasphasenabscheidung ausgebildet, welche der Rückätzung folgt
(siehe 1G). Die Verwendung der Wolfram-CVD
ermöglicht
eine dichte Anordnung von Spiegelpfosten 28, die zusätzlich die
notwendige Festigkeit für
eine gute mechanische Unterstützung
der Spiegel bieten. Nachdem die Spiegelpfosten 28 geformt
wurden, können
Spiegel 30 strukturiert und schließlich freigelegt werden (siehe 1H).
Dies kann beispielsweise durch einen Dampf-Ätzprozess
mit einer Flusssäure
(HF) erfolgen, um Oxid selektiv gegenüber Aluminium und Silizium
zu ätzen,
so dass freistehende Spiegel ausgebildet werden, wie sie beispielsweise in 2 dargestellt
sind.
-
Die
in den 3A bis 3G dargestellten Schritte
entsprechen den in den 1A bis 1H dargestellten
Schritte. In den 3A bis 3G ist jeweils
eine Draufsichtdarstellung (linke Seite) und eine Querschnittsdarstellung
(rechte Seite) abgebildet. Ferner ist noch anzumerken, dass in der 3A die
in den 1A bis 1B dargestellten
Schritte zusammengefasst wurden, so dass in 3A die Struktur
nach dem Verbacken dargestellt ist. In 3B ist
dargestellt, wie der SOI-Wafer auf das USG (bzw. die Verbindung
des USG mit dem SOG), wobei ein Grinding und Spin-Etching (Schleuderätzen) erfolgt,
bis die dünne
Bauelement-Siliziummembran
zurückbleibt.
In 3C ist dargestellt, wie die Spiegel (d.h. die
Bauelemente) und die Kontaktlöcher
in die Siliziummembran mit dem Stop auf der USG-Lage definiert bzw.
geätzt
werden. Anschließend
werden Löcher 26 in
den Spacer geätzt,
wie es in 3D dargestellt ist. Das Ätzen stoppt
dabei an den Elektroden 10, die beispielsweise aus Aluminium bestehen.
Zugleich werden Flansche zur verbesserten elektrischen oder mechanischen
Kontaktierung der Spiegel beim Ätzen
der Löcher 26 ausgebildet. Hieran
anschließend
erfolgt ein Sputtern von Aluminium (oder eines anderen Metalles,
welches eine elektrische Verbindung zu den Elektroden bietet), wie in 3E dargestellt
ist.
-
Hierbei
ist anzumerken, dass ein Ionenaufbereiten möglich ist, um einen guten elektrischen Kontakt
zu den Pfosten zu ermöglichen.
Nachfolgend werden Aluminiumpfosten strukturiert und geätzt. Die Ätzmaske
kann dann entfernt werden (siehe 3F). Schließlich werden
die Chips vereinzelt und der Spacer die eine HF-Dampfätzung entfernt,
die beim vorzugsweise auf der Ätzstoppschicht
stoppt.
-
Das
erfindungsgemäße Verfahren
verbessert dabei sowohl die grundlegende Spiegelebenheit als auch
die Reproduzierbarkeit der entsprechenden Elemente. Dies resultiert
insbesondere daraus, dass
- a) das Polymer-Spacermaterial
(d.h. die Opferschicht) vorzugsweise gegen ein undotiertes Silicaglas
(USG) getauscht wird, welches mit exzellenter Gleichmäßigkeit
aufgetragen werden kann und gleichzeitig durch das CMP-Verfahren
zu einer herausragenden Oberflächenebenheit
im Sub-Nanometerbereich poliert werden kann, wobei herkömmliche,
weitverbreitete und hochgradig reproduzierbare Prozesse eingesetzt
werden können.
- b) ein vorzugsweises Vertauschen des Spiegelmaterials in ein
monokristallines Silizium erfolgt, welches nahezu perfekt homogen
und frei von Spannungsgradienten ist, welche sonst die Spiegel verbiegen
würde.
-
Das
erfindungsgemäße Verfahren
basiert daher auf einem direkten Bonden auf einem Silizium-auf-Isolator-Wafer
(SOI = Silicon-on-Insulator = Silizium-auf-Isolator) auf einen Wafer,
der beispielsweise Kontrollelektronik umfasst (beispielsweise in CMOS-Technologie).
Ein Schlüsselelement
ist, dass der Elektronikwafer vor dem Bonden planarisiert wird,
wobei beispielsweise eine Kombination einer chemischen Gasphasenabscheidung
(CVD) von undotiertem Silicaglas (USG) und chemisch mechanischem
Polieren (CMP) verwendet werden kann.
-
Weiterhin
ist es auch ein anderer Aspekt, beispielsweise zur Spannungserleichterung
eine Zwischenschicht eines spezifischen Typs von Spin-on-Glas (SOG)
zu verwenden, um verbleibende Oberflächenrauhigkeiten zu glätten und
um eine chemisch aktive Oberfläche
bereitzustellen, auf der einfach gebondet werden kann. Weiterhin
kann gezeigt werden, dass das Handhabungssilizium des SOI-Wafers
durch eine Kombination von Schleifen und Schleuderätzen eingesetzt
werden kann, um lediglich eine dünne
Lage von monokristallinem Silizium auf dem Elektronikwafer zu belassen.
Weiterhin umfasst das offenbarte Verfahren vorzugsweise das Ausbilden
von elektrisch/mechanischen Verbindungen zwischen den Spiegeln und
der Kontrollelektronik durch die Verwendung von
- a)
Wolframpfosten, die durch ein CVD-Verfahren ausgeformt werden oder
- b) Aluminiumpfosten, die durch ein Sputtern ausgebildet werden
oder
- c) eine Kombination einer Metallleitschicht und einem CVD-abgeschiedenen
Material wie beispielsweise amorphes Silizium.
-
Schließlich können die
Spiegel durch die Verwendung von gasförmiger Flusssäure (HF)
freigelegt werden, was es ermöglicht,
das vorzugsweise verwendete Opferoxid (USG und SOG) mit hoher Selektivität gegenüber Aluminium
und Silizium zu ätzen.
-
Der
Prozessablauf, der in den obigen 1A bis 1H oder 3A bis 3G beschrieben
wurde, führt
somit zu den folgenden Aspekten:
- – die Herstellung
von sehr großen
räumlichen Lichtmodulatoren
auf der Basis von monokristallinen Silizium mikrospiegeln mit integrierter
Kontrollelektronik, beispielsweise in CMOS-Technologie wird ermöglicht;
- – ein
hoher Nutzen lässt
sich dadurch erreichen, dass ein Verfahren zum Befestigen eines
ultradünnen
monokristallinen Siliziumdünnfilms
auf einem CMOS-Wafer auf Waferebene aufgebracht werden kann;
- – die
Herstellung einer Spiegelmatrix wird ermöglicht, die keine Ausrichtung
von zwei zu bondenden Wafern erfordert (außer einer groben Ausrichtung
der Waferflats vor dem Bonden);
- – ein
Bond-Prozess kann bei atmosphärischem Druck
in Werkzeugen ausgeführt
werden, die ein Reinigen unmittelbar vor dem Bond-Schritt ermöglichen
und somit praktisch das Problem der Partikelkontamination eliminieren;
- – die
Verwendung von ausschließlich
anorganischen Materialien während
des gesamten Herstellungsprozesses ist möglich, wodurch standardmäßige und
hierdurch mit weitverbreiteten Herstellungsverfahren und kompatible
Herstellungsverfahren in der Halbleiterindustrie möglich werden,
im Gegensatz zu eutektischem Bonden mit Gold oder Zinn oder Klebebonden
auf der Basis von Polymeren;
- – ein
Niedertemperatur-Waferbondverfahren kann eingesetzt werden, welches
innerhalb der Temperaturgrenze eines CMOS-Prozesses liegt (d.h.
geringer als 400°C
sein kann; in der vorliegenden Erfindung wurde eine Temperatur von
300°C verwendet);
- – ein
chemisch mechanisches Polieren (CMP), kombiniert mit der Verwendung
eines spezifischen Spin-on-Glas (SOG)-Zwischenschicht ist möglich, wodurch
die Oberflächenrauheit
auf weniger als 0,5 Nanometer (RMS) re duziert werden kann, was ausreicht,
um ein automatisches Bonden von zwei Wafern durch die Anziehung
aufgrund der Van-der-Waals-Kraft zu ermöglichen;
- – die
Verwendung von SOG wirkt als Spannungserleichterungsschicht während des
Wafer-Bondens, wodurch der Spannungsaufbau in dem monokristallinen
Siliziumfilm reduziert wird;
- – die
Vermeidung einer Oberflächenaktivierung wie
beispielsweise die Durchführung
einer Sauerstoffplasmabehandlung ist möglich, weil die SOG-Lage ausreichend
Verbindungen beinhaltet, um ein gutes chemisches Bonden sicherzustellen, wenn
die Wafer zusammengefügt
und ausgeheilt werden (insbesondere durch das Ausbilden von Wasserstoffbrücken);
- – das
Verfahren erlaubt die Verwendung von Wolfram-CVD- oder einem Aluminiumsputter-Verfahren
oder einer Kombination eines Sputter-Verfahrens und einer CVD, um
die Pfosten auszubilden, so dass gute elektrische oder mechanische
Verbindungen zwischen den Spiegeln und der Elektronik sichergestellt
werden. Dies ist möglich,
da die Oberfläche
perfekt versiegelt ist (d.h. keine offenen Bereiche vorliegen, die
ungewünschte
Ablagerungen anziehen). Ferner kann eine USG-Opferschicht verwendet
werden, die sicherstellt, dass eine sehr stabile Verbindung mit
einer hohen Verbindungsstärke
ausgebildet wird, wodurch ein CVD-Verfahren bei Temperaturen möglich wird,
die lediglich durch Prozessschritte der CMOS-Technologie (d.h. bis
zu 400°C)
begrenzt werden;
- – die
Freilegung der beweglichen Strukturen (insbesondere bei der Ausgestaltung
der Bauelemente als Mikrospiegel) kann unter Verwendung einer gasförmigen Flusssäure- (HF)
Dampf-Ätzung
erfolgen, wodurch das Glas geätzt
wird und die Siliziumspiegel und die Alu miniumelektroden unbeschädigt bleiben.
Es konnte gezeigt werden, dass durch eine vorsichtige Anpassung
des Ätz-Prozesses
die Glasopferschicht entfernt werden kann, ohne dass eine Verbindung
zwischen dem Spiegel und dem Untergrund besteht.
-
Zusammenfassend
ist anzumerken, dass das erfindungsgemäße Verfahren gegenüber dem Stand
der Technik insbesondere dadurch überlegen ist, dass die Herstellbarkeit
von monokristallinen Siliziummikrospiegeln auf beispielsweise einer CMOS-Schaltung
erhöht
werden kann.