DE102004059754A1 - Ein Disk Array System mit Failover und Load Balance Funktionen - Google Patents

Ein Disk Array System mit Failover und Load Balance Funktionen Download PDF

Info

Publication number
DE102004059754A1
DE102004059754A1 DE102004059754A DE102004059754A DE102004059754A1 DE 102004059754 A1 DE102004059754 A1 DE 102004059754A1 DE 102004059754 A DE102004059754 A DE 102004059754A DE 102004059754 A DE102004059754 A DE 102004059754A DE 102004059754 A1 DE102004059754 A1 DE 102004059754A1
Authority
DE
Germany
Prior art keywords
data
failover
disk array
controller
load balance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004059754A
Other languages
English (en)
Inventor
Yung-Chao Chih
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE202004021253U priority Critical patent/DE202004021253U1/de
Publication of DE102004059754A1 publication Critical patent/DE102004059754A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

Die Erfindung betrifft ein Disk Array System mit einer Failover- und einer Load Balance Funktion zur Speicherung der Daten des Hosts (Hauptcomputers), welches einen Mikroprozessor, von einer Software gesteuerten Failover und Load Balance Funktion zur Verbesserung des Hosts, einen primären Bus mit mehrfach primären Kanälen zum Transport der Daten aus dem vorhergehenden Mikroprozessor, zumindest einen mit dem primären Bus verbundenen Controller (Steuerungsgerät), einen mit dem vorhergehenden Controller (Steuerungsgerät) verbundenen Speicher mit Speicherfunktion für die Befehle von dem vorhergehenden Mikroprozessor und einer Data Buffering (Datenzwischenspeicherung) Funktion, einen mit dem vorhergehenden Controller verbundenen zweiten Bus mit mehrfach zweiten Kanälen und mehrfach mit mehrfachen Kanälen verbundenen Festplatten besitzt.

Description

  • Modernen Datenverarbeitungssysteme sind häufig mit große Kapazität an Datenspeicherung ausgestattet, damit effiziente Datenverarbeitungsverfahren durchgeführt werden kann. Um die Kapazität der Datenspeicherung zu erhöhen, wird bisher üblicherweise ein Disk Array System (RAID) mit einem Host (Hauptcomputer) und einem Controller (Steuerungsgerät) zur Steuerung von mehrfach Festplatten als gängige Lösung auf dem Markt angeboten.
  • Eine fortgeschrittene Variante der Datenverarbeitungssysteme umfasst eine regelmäßige Backup Funktion, eine Festplatte für Fehlerermittelung, einen Fehlerermittelung -Controller und eine Load Balance Funktion. Die vorhergehend beschriebenen Funktionen können dadurch durchgeführt werden, indem der Host einen Fehlerermittelung -Controller mittels Host Bus Adapter (HBA) verbindet, welcher Controller mehrfach Festplatten verbindet, wie es bereits in dem US -Patent, Nr.6578158, "Eine Operation und die Konstruktion eines Controllers mit Failover Funktion und fehlermeldenden -Festplatten" erwähnt wurde. Laut dem oben genannten US- Patent wird ein Host mit Host Bus Adapter (HBA) anhand zwei Hubs (Knotenpunkt)zwei Ports jeweils für Datentransfer und Fehlerüberbrückung verbunden, welche Ports mit zwei Controllers jeweils zum Datentransfer sowie Fehlerüberbrückung vorgesehen sind, wobei die vorhergehend beschriebene Controllers mehrfach Festplatten ansteuern. Der Ablauf des Datentransfer sieht wie folgendes aus: Die Daten aus dem der Host werden durch zwei Hubs über das Port des Controllers zum Datentransfer in die Festplatten eingeleitet und abgespeichert. Die genau umgekehrte Route gilt für den Datentransfer von Festplatten bis zum Host.
  • Die vorhergehend beschriebene Controllers und Festplatten sind mit Unique Identifier (ID, eineindeutiger Schlüssel) und Logic Unit Number (Logische Einheitsnummer) vorgesehen und verbindet den Host, wobei der Daten Austausch zwischen den Controllers mittels Kanäle erfolgt wird, welche der sogenannten SCSI-Schnittstelle (Small Computer System Interface) entsprechen. Zwischen den Controllers werden „ping" -Signale übertragen, um den Betrieb der Controllers zu überwachen. Normalerweise können nicht nur die Daten eines Hosts über einen Haupt Controller in Festplatten übertragen und dann gespeichert werden, auch die Daten einer Festplatte können über denselben Controller in Host übertragen und dann gespeichert werden. Wenn ein Controller zu dem anderen Controller ping -Signale sendet aber keine Rückmeldung erhält, dann empfängt und protokolliert der Port zur Fehlerüberbrückung dieses Controllers die Unique Identifier (ID, eineindeutiger Schlüssel) und Logic Unit Number (Logische Einheitsnummer) von dem anderen Controller und anschließend den Transfer der zu übertragenden Daten übernimmt. Somit bleibt das Disk Array System (RAID) weiter im Betrieb.
  • Diese vorhergehend beschriebene herkömmliche Technik weist den Vorteil auf, dass der Host von Fehlermeldung über der Controller die Übertragung von Daten sowie die Failover Funktion übernimmt und daher die Festplatten oder die Controller entlastet ist. Der Nachteil dafür sind die intensive Kosten durch die Anwendung von Hubs, Controllers, um das Disk Array System auszubauen.
    •
  • VORTEILE DER ERFINDUNG
  • Der Erfindung liegt daher die Aufgabe zugrunde, Mängel des Standes der Technik zu beheben. So soll ein Disk Array System mit von einer sich auf dem Host befindenden Software gesteuerten Failover und Load Balance Funktionen vorgeschlagen werden, so dass der leistungsstarke Mikroprozessor auf dem Host Failover und Load Balance Funktion des Disk Array Systems ausführen kann und somit die Kosten für den herkömmlichen Einsatz eines Controllers mit der Failover und der Load Balance Funktion eingespart werden können.
  • Zudem soll ein Controller, welcher den Datenfluss zur jeweiligen Festplatte hin regelt, vorgeschlagen werden.
  • Außerdem soll ein Speicher, welcher Befehle speichert und die Data Buffering Funktion ausführt, vorgeschlagen werden.
  • Insbesondere soll in der Erfindung ein SATA -Bus, welcher den Datenfluss zwischen dem Host und den Festplatten ermöglicht, vorgeschlagen werden.
  • Die vorliegende Erfindung betrifft im Besonderen ein Disk Array System, welches in einer fehlertoleranten Weise die Daten vom Host verarbeitet und aus folgenden Elementen besteht: einem von einer Software gesteuerten Mikroprozessor zur Regulierung des Hosts mit Failover und Load Balance Funktion; primären Bus mit dem vorhergehend beschriebenen Mikroprozessor und mehrfachen primären Kanälen verbunden; einem mit den vorhergehend beschriebenen Bus verbundener Controller; einem Speicher in Verbindung mit dem oben genannten Controller zur Speicherung der Befehle und zum Data Buffering; sekundären Bus mit dem vorhergehend beschriebenen Mikroprozessor und mehrfach mit den oben genannten sekundären Kanälen verbundenen hin zu den Festplatten.
  • AUSFÜHRUNGSBEISPIELE
    •
  • Nachstehend wird die Erfindung anhand der Figuren der Zeichnung rein beispielhaft näher beschrieben. Gleiche Teile in unterschiedlichen Ausführungsbeispielen, welche dieselben Funktionen ausüben, sind nachstehend mit gleichen Bezeichnungen und Bezugszeichen versehen.
  • Die vorliegende Erfindung betrifft ein Disk Array System, welches die Datenübertragungsprobleme zwischen Disk Array System und dem Mikroprozessor vom Host (Hauptcomputer) mittels einer Software auf dem Host behebt.
  • 1 zeigt die schematische Darstellung des Systemaufbaus der Erfindung Disk Array System, wobei eine Software (nicht in Zeichnungen gezeigt) in dem Mikroprozessor 110 des Hosts 100 installiert ist, welche Software Failover Funktionen für die ausgefallenen Kanäle von 131 bis 134, von 231 bis 234, und für die Daten vom Mikroprozessor oder von den Festplatten zum Host Load Balance Funktion zur Verfügung stellt. Der Mikroprozessor 110 des Hosts 100 exportiert die Daten über den Bus 120 durch die Kanäle von 131 bis 134 und dann durch die Kanäle von 231 bis 234 zum Controller (Steuerungsgerät) 200 hin, danach werden die Daten über den Bus 240 des Controllers 200 durch den Disk Array Proessor 210 importiert. Der Speicher 220 mit Funktionen für Failover, Load Balancing und Instruktion/Data Buffering (Befehls-/Datenzwischenspeicherung) leitet die Daten über den Bus 250 zu den Kanälen von 261 bis 264 und weiter in die Festplatten 270 zur Speicherung. Die in den Festplatten 270 gespeicherten Daten werden über die umgekehrte Route, mit den gleichen Befehlen zum Mikroprozessor des Hosts (Hauptcomputer) 100 hingeführt.
  • 2 zeigt die schematische Darstellung des Systemablaufes der Erfindung Disk Array System. Zuerst startet der Mikroprozessor 110 des Hosts 100 die Treiber- Software um die HAB (Host Bus Adapter) zu aktivieren – Schritt 410, anschließend wird der Controller 200 aktviert- Schritt 420, danach werden die Daten zwischen dem Host 100 und den Festplatten 270 transferiert, in dem die Daten in den Prozessoren 110 und 210 nach Load Balance Kriterien, von der Software mehrfach aufgeteilt werden und über die Kanäle 131 bis 134 und 231 bis 234 zu Bus 120, 240, dann zum Mikroprozessor 110 des Hosts 100 oder den Festplatten 70 übertragen werden- Schritt 430. Die SATA Kanäle des Hosts 100 von 131 bis 134 ermittelt stets, ob die Kanäle normal funktionieren -Schritt 440. Falls einzelne Kanäle ausgefallen sind erteilt der Mikroprozessor 110 des Hosts 100 mittels der Software einen Befehl zur Beendung der Operation an die ausgefallenen Kanäle- Schritt 450 und einen Load Balance Befehl, so dass die ursprünglich über die ausgefallenen Kanäle zu transferierenden Daten durch die verbleibenden überführt werden.- Schritt 460.
  • Wie folgt zeigt sich ein besseres Ausführungsbeispiel der Erfindung: Im Disk Array System werden Daten von dem Mikroprozessor 110 des Hosts über den Controller 200 zu den Festplatten 270 verlagert. In dem folgenden Beispiel wird die Failover und Load Balance Funktion für die Kanäle mittels Software ermöglicht.
  • 1 und 3 zeigen die schematische Darstellung des Systemaufbaus und des ersten der Ausführungsbeispiele der Erfindung. Der Mikroprozessor 110 des Hosts oder der Disk Array Processor 210 des Controllers 200 teilt die Daten (ABCD) 300 in normalen Fällen in vier Teile: Daten (A)310, (B)320, (C)330 und (D)340, die erst über die Busse 120 durch Kanäle 131 bis 134 zum Host 100 exportiert werden. Die Datenteile (A)310, (B)320, (C)330 und (D)340 werden dann über die Kanäle 231 bis 234 durch die Busse 240 zum Disk Array Processor 210 des Controllers 200 zum Datenblock (ABCD)300 wieder zusammen gefügt und über die Busse 250 durch die Kanäle 261 bis 264 zur Speicherung in den Festplatten 270 übertragen.
  • 1 und 4 zeigen die schematische Darstellung des Systemaufbaus und des zweiten der Ausführungsbeispiele der Erfindung. Wenn der Mikroprozessor 110 die Kommunikationsfehler zwischen den Kanälen 131 und den Kanälen 231 erfasst, stoppt der Mikroprozessor 110 zuerst die Operation zwischen den Kanälen 131 und 231, und teilt dann die Daten zu den Kanälen 131 und 231 wie folgt auf: (A)310 durch drei geteilt werden die Daten (A/3)311, die wiederum mit (B)320, (C)330, (D)340 über die Kanäle von 132 bis 134 aus den Host 100, über die Kanäle 232 bis 234 über die Busse 240 zum Disk Array Processor 210 des Controllers 200 transferiert werden. Die Daten (A/3)311, (B)320, (C)330 und (D)340 werden in dem Disk Array Processor 210 zu Daten (ABCD)300 wieder zusammengefügt, und über die Busse 250 über die Kanäle von 261 bis 264 zu den Festplatten 270 zur Speicherung transferiert.
  • 1 und 5 zeigen die schematische Darstellung des Systemaufbaus und des dritten der Ausführungsbeispiele der Erfindung. Wenn der Mikroprozessor 110 die Kommunikationsfehler zwischen den Kanälen 131 und 231 sowie 132 und 232 erfasst, stoppt der Mikroprozessor 110 zuerst die Operation zwischen den Kanälen 131 und 231 sowie 132 und 232, teilt dann die Daten (A) 310 zu Kanälen 131 und 231 durch zwei in (A/2)312, die Daten (B)320 zu Kanälen 132 und 232 ebenfalls durch zwei in (B/2)322, wobei die Daten (A/2)312 und (B/2)322 wiederum mit (C)330, (D)340 über die Kanäle von 133 bis 134 aus dem Host 100, und danach in die Kanäle von 233 bis 234 über die Busse 240 zum Disk Array Processor 210 des Controllers 200 transferiert werden. Die zwei Datenteile (A/2)312, zwei (B/2)322, (C)330 und (D)340 werden in dem Disk Array Processor 210 zum Datenblock (ABCD) 300 wiederhergestellt, und über die Busse 250, über die Kanäle von 261 bis 264 zu den Festplatten 270 zur Speicherung transferiert.
  • 1 und 6 zeigen die schematische Darstellung des Systemaufbaus und des vierten der Ausführungsbeispiele der Erfindung. Wenn der Mikroprozessor 110 die Kommunikationsfehler zwischen den Kanälen 131 und 231, 132 und 232 sowie 133 und 233 erfasst, stoppt der Mikroprozessor 110 zuerst die Operation zwischen den Kanälen 131 und 231, 132 und 232 sowie 133 und 233. Die Daten (A)310 zu Kanälen 131 und 231, die Daten (B)320 zu Kanälen 133 und 232, die Daten (C)330 und (D)340 zu den Kanälen 134 über die Kanäle 234 über die Busse 240 zum Disk Array Processor 210 des Controllers 200 transferiert werden. Die Daten (A)310, (B)320, (C)330 und (D)340 werden in dem Disk Array Processor 210 zu Daten (ABCD)300 wiederherstellt, und über die Busse 250 über die Kanäle von 261 bis 264 zu den Festplatten 270 zur Speicherung transferiert.
  • Liste der Zeichnungen
  • 1 Schematische Darstellung des Systemaufbaus der Erfindung Disk Array System
  • 2 Schematische Darstellung des Systemablaufes der Erfindung Disk Array System
  • 3 Schematische Darstellung einer der Ausführungsbeispiele der Erfindung
  • 4 Schematische Darstellung einer der Ausführungsbeispiele der Erfindung
  • 5 Schematische Darstellung einer der Ausführungsbeispiele der Erfindung
  • 6 Schematische Darstellung einer der Ausführungsbeispiele der Erfindung
    • 100
    der Host (Hauptcomputer)
    110
    der Mikroprozessor
    120
    der Bus
    131
    der Kanal
    132
    der Kanal
    133
    der Kanal
    134
    der Kanal
    200
    Controller (Steuerungsgerät)
    210
    der Disk Array Processor
    220
    der Speicher
    231
    der Kanal
    232
    der Kanal
    233
    der Kanal
    234
    der Kanal
    240
    der Bus
    250
    der Bus
    261
    der Kanal
    262
    der Kanal
    263
    der Kanal
    264
    der Kanal
    270
    die Festplatte
    300
    die Daten ABCD
    310
    die Daten A
    311
    die Daten A/3
    312
    die Daten A/2
    320
    die Daten B
    322
    die Daten B/2
    330
    die Daten C
    340
    die Daten D

Claims (6)

  1. Ein Disk Array System mit Failover und Load Balance Funktionen zur Verarbeitung der Daten vom Host (Hauptcomputer) besteht aus: – einem Mikroprozessor; – einer Software, welche mit Failover und Load Balance Funktionen vorgesehen ist und die Operation des Hosts steuert; – mehrfachen primären Busen, welche mit mehrfach primären Kanälen versehen, zumindest mit einem Controller verbunden sind und die Daten vom Mikroprozessor transferiert werden; – dem Speicher, welcher mit dem Controller (Steuerungsgerät) verbunden ist, Befehle speichern kann und Data Buffering (Datenzwischenspeicherung) vermag; – mehrfach sekundären Bussen, welche mit mehrfach sekundären Kanälen versehen und mit dem Controller (Steuerungsgerät) über diese sekundären Kanälen verbunden sind.
  2. Ein Disk Array System mit Failover und Load Balance Funktionen nach Anspruch 1, dadurch gekennzeichnet, dass deren primäre Busse von dem Mikroprozessor betrieben werden, um den Datentransfer des Hosts zu ermöglichen.
  3. Ein Disk Array System mit Failover und Load Balance Funktionen nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass dessen Mikroprozessor zuerst die primären Busse, dann den Controller (Steuerungsgerät) ansteuert.
  4. Ein Disk Array System mit Failover und Load Balance Funktionen nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass dessen Mikroprozessor die Datentransferfehler von zumindest einem primären Kanal erkennt, die fehlerhafte Operation beendet und die ursprünglich in einen ausgefallenen primären Kanal zu transferierenden Daten über den Controller (Steuerungsgerät) in einen anderen funktionstüchtigen primären Kanal einleitet.
  5. Ein Disk Array System mit Failover und Load Balance Funktionen nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die funktionstüchtigen primären Kanäle nicht nur die ursprünglich zugeteilten Daten, sondern auch die ursprünglich in einen ausgefallenen primären Kanal zu transferierenden Daten anteilig übertragen.
  6. Ein Disk Array System mit Failover und Load Balance Funktionen nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass dessen sekundäre Busse zu den Serial ATA Standard beutzen.
DE102004059754A 2003-12-25 2004-12-11 Ein Disk Array System mit Failover und Load Balance Funktionen Ceased DE102004059754A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE202004021253U DE202004021253U1 (de) 2003-12-25 2004-12-11 Ein Disk Array System mit Failover und Load Balance Funktionen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW092136887 2003-12-25
TW092136887A TWI256612B (en) 2003-12-25 2003-12-25 RAID system with fail over and load balance

Publications (1)

Publication Number Publication Date
DE102004059754A1 true DE102004059754A1 (de) 2005-07-28

Family

ID=34699319

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004059754A Ceased DE102004059754A1 (de) 2003-12-25 2004-12-11 Ein Disk Array System mit Failover und Load Balance Funktionen

Country Status (4)

Country Link
US (1) US20050144511A1 (de)
JP (1) JP2005190479A (de)
DE (1) DE102004059754A1 (de)
TW (1) TWI256612B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11108850B2 (en) * 2019-08-05 2021-08-31 Red Hat, Inc. Triangulating stateful client requests for web applications

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404036B2 (en) * 2005-11-23 2008-07-22 International Business Machines Corporation Rebalancing of striped disk data
US7962567B1 (en) * 2006-06-27 2011-06-14 Emc Corporation Systems and methods for disabling an array port for an enterprise
US8204980B1 (en) 2007-06-28 2012-06-19 Emc Corporation Storage array network path impact analysis server for path selection in a host-based I/O multi-path system
US8806081B2 (en) * 2008-02-19 2014-08-12 International Business Machines Corporation Open host issued statesave to attached storage
US9258242B1 (en) 2013-12-19 2016-02-09 Emc Corporation Path selection using a service level objective
RU2013156784A (ru) 2013-12-20 2015-06-27 ИЭмСи КОРПОРЕЙШН Способ и устройство выбора маршрута чтения и записи данных

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001001262A1 (fr) * 1999-06-24 2001-01-04 Fujitsu Limited Controleur de peripherique et systeme d'entree/sortie
US6772108B1 (en) * 1999-09-22 2004-08-03 Netcell Corp. Raid controller system and method with ATA emulation host interface
US6578158B1 (en) * 1999-10-28 2003-06-10 International Business Machines Corporation Method and apparatus for providing a raid controller having transparent failover and failback
JP2002190825A (ja) * 2000-12-21 2002-07-05 Fujitsu Ltd トラフィックエンジニアリング方法及びそれを用いたノード装置
JP3714613B2 (ja) * 2001-12-12 2005-11-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 記憶装置、該記憶装置を含む情報処理装置および情報記憶システムのリカバリ方法
US7076573B2 (en) * 2003-11-20 2006-07-11 International Business Machines Corporation Method, apparatus, and program for detecting sequential and distributed path errors in MPIO

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11108850B2 (en) * 2019-08-05 2021-08-31 Red Hat, Inc. Triangulating stateful client requests for web applications

Also Published As

Publication number Publication date
JP2005190479A (ja) 2005-07-14
US20050144511A1 (en) 2005-06-30
TWI256612B (en) 2006-06-11
TW200521965A (en) 2005-07-01

Similar Documents

Publication Publication Date Title
DE69615611T2 (de) Externes Speichersystem mit redundanten Speichersteuerungen
DE112004002797B4 (de) Ausfallsicherung und Lastausgleich
DE112008001682B4 (de) Speicherbereichsnetzwerk mit Erkennung auf der Zielseite und dem Hochladen einer Routing- Tabelle
DE69636663T2 (de) System und Verfahren zur Zugriffsverteilung von Mehrfachspeichermatrixen zwischen Mehrfachwirtrechnersystemen
DE69626947T2 (de) Reservekopie-Generierung in einem RAID-Untersystem
DE69827693T2 (de) Geschlichtete "Fibre-Channel"-Schleife mit dynamischer Schleifenausdehnung
DE69409602T2 (de) Datenspeicherungssystemarchitektur
DE69621209T2 (de) Direkte Massendatenübertragung
DE10297430T5 (de) Datenspiegelung unter Anwendung von shared Bussen
DE10297278B4 (de) Netzwerkspeicher-Vorrichtung für das Verbinden eines Host-Rechners mit mindestens einer Speichervorrichtung und Verfahren für die Verzonung (zoning) eines Speichercontrollermoduls (CMM) zu einem Kanal-Schnittstellenmodul (CIM) innerhalb einer Netzwerkspeicher-Vorrichtung (100)
DE602005001851T2 (de) Speicherplattenanordnungsgerät und Steuerverfahren dafür
DE69811150T2 (de) Verfahren und Gerät für hochverfügbare Cachedatenspeicherungsanordnungen
DE69702523T2 (de) Cache-speichersteuereinheit in einer raid-schnittstelle
DE10297284T5 (de) Modulare Architektur für einen Netzwerk-Speicher Controller
DE102017204691B3 (de) Steuervorrichtung zum redundanten Ausführen einer Betriebsfunktion sowie Kraftfahrzeug
DE102004025921A1 (de) Speichersystem mit mehreren Schnittstellen sowie Datenzugriffsverfahren in einem derartigen Speichersystem
DE602004004063T2 (de) Informationsverarbeitungssystem und -verfahren
DE69534994T2 (de) Steuerungsvorrichtung für speicherplattenanordnung und speicherplattenanordnungsgerät
DE112008002273B4 (de) Optimale Lösung zur Steuerung von Datenkanälen
WO2011032909A2 (de) Steuervorrichtung, ein-/ausgabevorrichtung, verbindungsschaltevorrichtung und verfahren für ein flugzeug-steuersystem
DE112010003594T5 (de) Dynamische Ressourcen-Zuordnung für verteilte Gruppen-speichernetze
EP2163979A2 (de) Anschlussvorrichtung zum Anschluss einer Mehrzahl von Peripheriegeräten und Betriebsverfahren
DE112020003608T5 (de) Wiederherstellung der verbindungsgeschwindigkeit in einem datenspeichersystem
DE10317925A1 (de) Steuerungskommunikation über eine ständig eingeschaltete Steuerungsverbindung
DE4429969A1 (de) Verfahren für einen Programmpaketeaustausch in einem Mehrrechnersystem und Rechner dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection