DE102004046806A1 - Leistungshalbleitermodul - Google Patents

Leistungshalbleitermodul Download PDF

Info

Publication number
DE102004046806A1
DE102004046806A1 DE102004046806A DE102004046806A DE102004046806A1 DE 102004046806 A1 DE102004046806 A1 DE 102004046806A1 DE 102004046806 A DE102004046806 A DE 102004046806A DE 102004046806 A DE102004046806 A DE 102004046806A DE 102004046806 A1 DE102004046806 A1 DE 102004046806A1
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor module
module according
components
substrate surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004046806A
Other languages
English (en)
Other versions
DE102004046806B4 (de
Inventor
Reinhold Dr. Bayerer
Markus Dr. Thoben
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Priority to DE102004046806A priority Critical patent/DE102004046806B4/de
Priority to US11/234,999 priority patent/US7701051B2/en
Publication of DE102004046806A1 publication Critical patent/DE102004046806A1/de
Application granted granted Critical
Publication of DE102004046806B4 publication Critical patent/DE102004046806B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

Leistungshalbleitermodul (1) mit auf einem Substrat (14) angeordneten Leistungshalbleiterbauelementen (2, 4, 6, 8, 10, 12), von welchen wenigstens ein Teil parallel geschaltet und symmetrisch auf dem Substrat (14) angeordnet ist, wobei für die Kontaktierung der Leistungshalbleiterbauelemente (2, 4, 6, 8, 10, 12) eine zweite Leitungsebene (24, 26) vorgesehen ist, welche elektrisch isoliert von der Substratoberfläche (16) oberhalb der Leistungshalbleiterbauelemente (2, 4, 6, 8, 10, 12) angeordnet ist.

Description

  • Leistungshalbleitermodule werden üblicherweise zum Steuern und Schalten großer Stromstärken verwendet. Derartige Leistungshalbleiterbauelemente sind beispielsweise aus der WO 03/030247 A2 oder der US 5,637,922 A bekannt.
  • Die Stromtragfähigkeit solcher Leistungshalbleitermodule ist begrenzt. So können beispielsweise auf Grund der mit dem Steuern bzw. Schalten von hohen Strömen einhergehenden Wärmeentwicklung Leistungshalbleitermodule mit einer begrenzten Fläche nur bis zur einer gewissen Stromstärke belastet werden.
    •
  • Der Erfindung liegt daher das Problem zu Grunde, ein Leistungshalbleitermodul mit einer erhöhten Stromtragfähigkeit pro Fläche des Leistungshalbleitermoduls zur Verfügung zu stellen.
  • Dieses Problem wird erfindungsgemäß gelöst durch ein Leistungshalbleitermodul mit den Merkmalen des Anspruchs 1.
  • Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand abhängiger Unteransprüche.
  • Grundgedanke der Erfindung ist es, bei einem Leistungshalbleitermodul mit Leistungshalbleiterbauelementen auf einem Substrat wenigstens einen Teil der Leistungshalbleiterbauelemente parallel zu schalten und symmetrisch auf dem Substrat anzuordnen. Hierdurch wird die in den Leistungshalbleiterbauelementen anfallende Verlust- oder Abwärme besser auf die gesamte Substratfläche und somit auch annähernd über die gesamte den Leistungshalbleiterbauelementen abgewandte Unterseite des Substrats verteilt. Es ergibt sich dann ein verbesserter thermischer Widerstand zwischen den Leistungshalbleiterbauelementen und einem üblicherweise an der Unterseite des Substrats angeordneten Kühlkörper sowie zur Umgebung.
  • Für die Verdrahtung der Leistungshalbleiter-Chips wird eine zweite Leitungsebene genutzt, die isoliert über der Substratleiterebene und den Chips liegt. Dadurch können die Trenngräben und Leiterbahnen neben den Lötflächen der Chips eliminiert werden und die Fläche zur Auflötung größerer Chips oder bevorzugt weiterer parallelgeschalteter Chips genutzt werden. Durch die Auslegung des Moduls sind die Chips symmetrisch niederinduktiv angeordnet.
  • Die Wärmewiderstände werden drastisch reduziert, wobei Reduktionen im Bereich von 30% möglich sind. Dieser Effekt ergibt sich durch die auf diese Weise mögliche Ausnutzung der Wärmespreizung in dem Substrat und den an dieses angrenzenden Schichten, wie beispielsweise Wärmeleitpasten oder Kühlkörper. Infolgedessen wird die Verlustwärme der Leistungshalbleiterbauelemente deutlich besser abgeführt, so dass diese größere Stromstärken schalten und steuern können als bei konventioneller Ausgestaltung des Leistungshalbleitermoduls, ohne hierbei Schaden zu nehmen.
    •
  • Die Erfindung wird nachfolgend anhand eines in den Figuren der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigen:
  • 1 die schematische Darstellung des Grundaufbaus eines Ausführungsbeispiels des erfindungsgemäßen Leistungshalbleitermoduls,
  • 2 die Metallisierungen in einer zweiten Leitungsebene des Leistungshalbleitermoduls aus 1,
  • 3 ein mit magnetischen Folien versehenes Leistungshalbleitermodul aus 2,
  • 4 ein Ausführungsbeispiel eines erweiterten Leistungshalbleitermoduls, welches aus drei Basis-Leistungs-halbleitermodulen gemäß den 1 bis 3 aufgebaut ist,
  • 5 ein Leistungshalbleitermodul aus 4 mit darin angeordnetem Zwischenkreiskondensator,
  • 6 eine schematische Darstellung der Verbindung des Leistungshalbleitermoduls aus 5 mit einer Leiterplatte,
  • 7 eine vergleichende Darstellung der simulierten Temperaturverteilung in einem konventionellen (a) und einem erfindungsgemäßen Leistungshalbleitermodul (b), und
  • 8 den thermischen Widerstand bei einem wassergekühlten erfindungsgemäßen Leistungshalbleitermodul.
  • 1 zeigt eine schematische Darstellung des Grundaufbaus eines erfindungsgemäßen Leistungshalbleitermoduls 1, bei welchem auf der Substratoberfläche 16 des Substrats 14 Leistungshalbleiterbauelemente in Form der bipolaren Transistoren mit isoliertem Gate (IGBT) 2, 4, 6, 8 und der Dioden 10 und 12 in konzeptionell unterteilten Flächenabschnitten 20 und 22 der Substratoberfläche 16 angeordnet sind. Der erste Flächenabschnitt 20 und zweite Flächenabschnitt 22 sind identisch ausgeführt und somit mit denselben Leistungshalbleiterbauelementen 2, 4, 6, 8, 10 und 12 bestückt.
  • In einer vorteilhaften Ausgestaltungsvariante sind die beiden Flächenabschnitte 20 und 22 elektrisch leitend ausgeführt, was insbesondere dadurch realisiert sein kann, dass als Substrat 14 ein DCB-(Direct-Copper-Bonding) Substrat vorgesehen ist.
  • In einer Weiterbildung der Erfindung erfolgt die Kontaktierung der Leistungshalbleiterbauelemente 2, 4, 6, 8, 10 und 12 in einer zweiten Leitungsebene, die im in der 2 dargestellten Ausführungsbeispiel durch die Metallisierungen in der zweiten Leitungsebene 24 und 26 gebildet ist. Diese zweite Leitungsebene bzw. die darin angeordneten Metallisierungen 24 und 26 sind elektrisch isoliert von der Substratoberfläche 16 oberhalb der dieser Substratfläche 16 abgewandeten Oberflächen der Leistungshalbleiterbauelemente 2, 4, 6, 8, 10 und 12 angeordnet.
  • Durch das Vorsehen dieser zweiten Leitungsebene können Trenngräben und Leiterbahnen, welche üblicherweise neben Lötflächen für die Leistungshalbleiterbauelemente auf der Substratoberfläche 16 angeordnet sind, von dieser Substratoberfläche 16 entfernt werden. Man erhält demzufolge einen freien Bereich der Substratoberfläche, welcher zur Auflötung größerer Leistungshalbleiterbauelemente oder bevorzugt für die Anordnung weiterer parallel geschalteter Leistungshalbleiterbauelemente genutzt werden kann. Somit kann bezogen auf die Fläche des Leistungshalbleitermoduls eine höhere Strom- bzw. Leistungstragfähigkeit des Leistungshalbleitermoduls erzielt werden.
  • Weiterhin sind bevorzugt auf den der Substratoberfläche 16 abgewandten Oberflächen der Leistungshalbleiterbauelemente 2, 4, 6, 8, 10, 12 jeweils Kontaktflächen für Versorgungs- und Steuerleitungen 30 dieser Leistungshalbleiterbauelemente 2, 4, 6, 8, 10, 12 vorgesehen.
  • Im in den 1 und 2 dargestellten Ausführungsbeispiel sind die IGBTs 2, 4, 6 und 8 parallel geschaltet und symmetrisch bezüglich der Anschlüsse des Leistungshalbleitermoduls angeordnet. Weiterhin sind die Dioden 10 und 12 parallel geschaltet und in der selben Weise symmetrisch angeordnet.
  • Weiterhin sind die IGBTs 2, 4, 6 und 8 für den selben Nennstrom ausgelegt, beispielsweise 25A, und ersetzen so einen IGBT mit einem Nennstrom von 100A. Auch die Dioden 10 und 12 sind hinsichtlich ihres Nennstroms identisch ausgeführt, beispielsweise 50A-Dioden, die zusammen genommen eine 100A-Diode ersetzen.
  • Durch die symmetrische Anordnung der Leistungshalbleiterbauelemente 2, 4, 6, 8, 10, 12 sowie deren identische Ausführung ergibt sich eine gleichmäßige Belastung der Halbleiter und Strombahnen. Die in der 7 dargestellten Ergebnisse von Simulationsrechnungen zeigen, welchen Einfluss das Ersetzen eines Leistungshalbleiterbauelements mit hohem Nennstrom durch mehrere parallel geschaltete und symmetrisch angeordnete Leistungshalbleiterbauelemente 2, 4, 6, 8 mit kleinerem Nennstrom auf die Temperaturverteilung in einem Leistungshalbleitermodul im Betriebszustand hat.
  • In 7a ist die Temperaturverteilung in einem Leistungshalbleitermodul 69 in welchem ein IGBT mit einen Nennstrom von 100A vorgesehen ist, gezeigt. 7b hingegen illustriert die Temperaturverteilung in einem entsprechenden Leistungshalbleitermodul 79, in welchem vier IGBTs mit einen Nennstrom von 25A 80, 82, 84, 86 vorgesehen sind. Der Übersichtlichkeit halber wurde in beiden Simulationsrechnungen davon ausgegangen, dass jeweils nur ein Flächenabschnitt in Betrieb ist. Ein Vergleich der Temperaturverteilungen zeigt, dass im Fall des Leistungshalbleitermoduls 79 die Ab- bzw. Verlustwärme der IGBTs 80, 82, 84 und 86 deutlich besser auf die gesamte Substratfläche verteilt wird und damit auch annähernd auf die gesamte Unterseite des Substrats, so dass sie besser abgeführt werden kann.
  • Dementsprechend fällt der Wärmewiderstand bzw. thermische Widerstand für das Leistungshalbleitermodul 69 bzw. 100A-IGBT deutlich höher aus als für die Summe der vier 25A-IGBTs im Leistungshalbleitermodul 79. Dieser Sachverhalt ist in 8 illustriert, welche die thermischen Widerstände in den Leistungshalbleitermodulen 69 bzw. 79 unter Betriebsbedingungen zeigen. Hierbei wurden auch die Wärmewiderstände in denjenigen Schichten berücksichtigt, die im Betriebszustand mit den Leistungshalbleitermodulen in Verbindung stehen. Dies sind im Einzelnen ein Kühler, eine Wärmeleitpaste, eine Grundplatte, ein Lot, welches die Grundplatte mit der Unterseite des Substrats, welches als DCB-Substrat ausgeführt ist, verbindet, der Kern des Substrats aus Al2O3, die obige Kupferschicht des DCB-Substrats, das oberseitige Lot sowie das Silizium der Leistungshalbleiterbauelemente.
  • Auf Grund des verringerten thermischen Widerstandes können bei erfindungsgemäßen Leistungshalbleitermodulen Leistungshalbleiterbauelemente vorgesehen werden, deren Nennstrom in ihrer Summe über dem Nennstrom liegt, den ein einzelnes Leistungshalbleiterbauelement aufweisen kann, ohne im Betrieb auf Grund gestauter Verlustwärme Schaden zu erleiden. In Folge ergibt sich für das erfindungsgemäße Leistungshalbleitermodul bei vergleichbarer Fläche eine höhere Stromtragfähigkeit.
  • In einer Weiterbildung der Erfindung sind die beiden Flächenabschnitte 20 und 22 mittels einer Reihenschaltung miteinander elektrisch leitend verbunden. Auf diese Weise ist eine Halbbrückenschaltung einfach realisierbar.
  • Eine vorteilhafte Ausgestaltungsvariante der Erfindung sieht vor, das einander entsprechende Versorgungs- und Steuerleitungen 30 parallel geschalteter Leistungshalbleiterbauelemente 2, 4, 6, 8, 10, 12 jeweils durch eine zusammenhängende Metallisierung verbunden sind, wobei diese Metallisierungen bevorzugt in der zweiten Leitungsebene angeordnet sind. Im in 2 dargestellten Ausführungsbeispiel sind diese Metallisierungen durch die Metallisierungen in der zweiten Leitungsebene 24 und 26 gebildet, welche entsprechende Anoden, Kathoden, Emitter, Gates oder Basen der IGBTs bzw. Dioden jeweils miteinander verbinden.
  • Vorzugsweise weisen die zusammenhängenden Metallisierungen 24, 26 eine Dicke in einem Bereich von 20 μm bis 1 mm auf.
  • Eine vorteilhafte Weiterbildung der Erfindung sieht ferner vor, dass die geometrische Struktur der zusammenhängenden Metallisierungen 24, 26 derart gestaltet ist, dass die Entstehung parasitärer Schwingungen im Betrieb des Leistungshalbleitermoduls 1 vermieden werden, insbesondere parasitäre Schwingungen mit Frequenzen über 100 MHz. Derartige parasitäre Schwingungen treten i.d.R. vor allem bei Schaltvorgängen auf. Hinsichtlich genaurer Ausführungen zu der geometrischen Struktur der zusammenhängenden Metallisierung sowie zu deren Wirkungsweise sei an dieser Stelle auf die DE 101 59 851 verwiesen. Ein Ausführungsbeispiel für solch eine parasitäre Schwingungen unterdrückende geometrische Struktur der Metallisierung ist durch Metallisierungen in der zweiten Leitungsebene 24 und 26 in 2 gegeben.
  • Bevorzugt werden die Leistungshalbleiterbauelemente 2, 4, 6, 8, 10, 12 direkt miteinander verbunden, um sehr hohe Eigenfrequenzen des Schwingkreises, welcher aus den Kapazitäten der Leistungshalbleiterbauelementen 2, 4, 6, 8, 10, 12 und den Induktivitäten der Zwischenverbindungen gebildet sind, zu erhalten, so dass diese durch Schaltvorgänge nicht angeregt werden können.
  • Eine weitere Ausgestaltungsvariante der Erfindung sieht vor, dass zur Isolierung der zweiten Leitungsebene, welche in den 2 und 3 durch die Metallisierungen 24 und 26 gebildet ist, von der Substratoberfläche 16 zwischen diesen wenigstens eine Isolierfolie mit magnetischen Bestandteilen angeordnet ist. Diese bewirkt zwischen der zweiten Leitungsebene und einer auf der Substratoberfläche 16 vorgesehenen leitenden Fläche, wie beispielsweise der Oberfläche eines DCB-Substrats, eine geringfügige Induktivitätserhöhung. Diese kann so ausgestaltet sein, dass die Eigenfrequenzen des Leistungshalb leitermoduls unter die Erregerfrequenz der Schaltvorgänge sinkt, so dass parasitäre Schwingungen unterdrückt werden.
  • Alternativ oder ergänzend hierzu sieht eine weitere Ausgestaltungsvariante der Erfindung vor, dass auf der der Substratoberfläche 16 abgewandten Seite der zweiten Leitungsebene wenigstens eine magnetische Folie angeordnet ist, welche die zweite Leistungsebene zumindest teilweise überdeckt. In 3 sind schematisch solche magnetischen Folien 32, 34 dargestellt, welche die Metallisierungen der zweiten Leitungsebene 24 und 26 überdecken. Deren magnetischen Bestandteile nehmen wiederum Einfluss auf die Eigenfrequenz des Leistungshalbleitermoduls, sodass bei entsprechender Ausgestaltung diese sich hinreichend von den Schaltfrequenzen unterscheidet, sodass parasitäre Schwingungen stark gedämpft bzw. vermieden werden können.
  • In einer Weiterbildung der Erfindung ist zumindest ein Teil der Gatekontakte derjeniger Leistungshalbleiterbauelemente, welche Transistoren sind, im in den 1 bis 3 dargestellten Ausführungsbeispiel also die IGBTs 2, 4, 6, 8, mittels schmaler, dünner Leisterbahnen 30 verbunden, wobei diese Leiterbahnen 30 in ihrer Länge, Breite und Dicke so bemessen sind, dass vor jedem mit diesem Leiterbahnen 30 kontaktierten Transistor bzw. IGBT 2, 4, 6, 8, 10 ein verteilter Widerstand mit einem Widerstandswert größer als 0,1 Ohm gegeben ist. Auf diese Weise lassen sich Schwingungen im Gatekreis vermeiden, welcher gebildet ist aus der Kapazität des Gatekontaktes, der Induktivität der Leiterbahnen sowie der Kapazität zwischen Leiterbahnen und Substratoberseite. Die Integration von entsprechenden Widerständen im betreffenden Leistungshalbleiterbauelement oder die Anordnung zusätzlicher Widerstände vor jedem betreffenden Leistungshalbleiterbauelement, wie dies nach dem Stand der Technik üblich ist, kann auf diese Weise entfallen. Typische Widerstandwerte, mit welchen sich eine Eigenfrequenz des Gatekreises erzielen lässt, welche sich hinreichend von der Anregungsfrequenz, welche beispielsweise durch Schaltvorgänge gegeben ist, unterscheidet, liegt im Bereich zwischen 1 und 8 Ohm.
  • Eine bevorzugte Ausgestaltungsvariante der Erfindung sieht vor, das die Gateleitungen auf der zwischen der zweiten Leitungsebene 24, 26 und der Substratoberfläche 16 angeordneten Isolierfolie angeordnet sind, wobei die Anordnung durch Aufdampfen oder Aufsputtern dünner TiW- und TiCu-Schichten realisiert ist. Für die erforderlichen Leitfähigkeiten und Widerstände hat sich eine Cu-Schichtdicke von etwa 200 nm bewährt. So lässt sich beispielsweise mit einer 200 nm dicken, 1 mm breiten und 1 cm langen Bahn ein Gatewiderstand von ca. 1 Ohm erzielen. Durch geeignete Veränderungen der Geometrie der Leiterbahn sind Werte im oben aufgeführten Widerstandsbereich und darüber hinaus realisierbar.
  • In einer vorteilhaften Ausführungsform der Erfindung sind Anschlusspins für einen +/– Zwischenkreis entlang der Längsseiten des Leistungshalbleitermoduls angeordnet, wie dies anhand des Ausführungsbeispiels des Leistungshalbleitermoduls 100 in den 4 und 5 dargestellt ist. Das Leistungshalbleitermodul 100 ist aufgebaut aus drei Leistungshalbleitermodulen 1, dessen Aufbau schematisch in den 1 bis 3 dargestellt ist und weiter oben näher beschrieben wurde.
  • Weiterhin ist bei wenigstens einem Transistor bzw. IGBT 2, 4, 6, 8 die Kontaktierung des Emitters bei dem aus Gate und Emitter gebildeten Steuerkreis und bei dem aus Emitter und Kollektor gebildeten Laststromkreis über denselben Kontakt realisiert. Auf einen Hilfsemitter wird also bewusst verzichtet, was aufgrund der symmetrischen inneren Verdrahtung des Leistungshalbleitermoduls und der niedrigen vorherrschenden Induktivität möglich ist. Infolgedessen entsteht ein Stromkreis von + nach – im +/– Zwischenkreis und innerhalb des Leistungshalbleitermoduls 100, welcher sehr niederinduktiv ist und symmetrisch verläuft.
  • Die niedrige Induktivität ergibt sich hierbei durch die breite Stromführung und die Rückführung direkt über dem flachen Leistungshalbleitermodul 100, beispielsweise auf einer darüber angeordneten Leiterplatte. Die Induktivität berechnet sich näherungsweise als Produkt aus Breite und Länge des Leistungshalbleitermoduls multipliziert mit der Induktionskonstante μ0, wobei unter der Breite des Leistungshalbleitermoduls dessen längliche Ausdehnung von der Oberseite des Leistungshalbleitermoduls bis zum Höhenniveau der Leistungshalbleiterbauelemente zu verstehen ist. Ein typischer Wert für die auf dieser Weise erzielbaren Induktivitäten ist 10 nH.
  • Im Fall des Leistungshalbleitermoduls 100 aus den 4 und 5 sind die Anschlusspins für den +/– Zwischenkreis gebildet aus den positiven Anschlusspins 35 und 36 sowie den negativen Anschlusspins 40, 41 und 42. Ein üblicherweise vorgesehener Zwischenkreiskondensator könnte beispielsweise als schmaler, länglicher Block an einer der Längsseiten des Leistungshalbleitermoduls 100 angeordnet sein und z. B. an eine zweilagige Leiterplatte angeschlossen sein.
  • Bevorzugt sind auch die übrigen Anschlusspins des Leistungshalbleitermoduls, im Fall des Leistungshalbleitermoduls 100 aus den 4 und 5 die Anschlusspins für die Phase u, v, w, entlang der Seiten des Leistungshalbleitermoduls angeordnet.
  • Auf diese Weise ergibt sich im Innenbereich des Leistungshalbleitermoduls 100 über den Leistungshalbleiterbauelementen 2, 4, 6, 8, 10, 12 ein Freiraum.
  • In einer vorteilhaften Weiterbildung der Erfindung ist wenigstens ein Teil eines Zwischenkreiskondensators im Leistungshalbleitermodul in dem beschriebenen Freiraum über den Leistungshalbleiterbauelementen angeordnet, wobei dieser Teil des Zwischenkreiskondensators insbesondere quaderförmig ausgestaltet ist.
  • Diesen Sachverhalt illustriert 5, welche einen im beschriebenen Freiraum des Leistungshalbleitermoduls 100 über den Leistungshalbleiterbauelementen 2, 4, 6, 8, 10, 12 (vgl. 4) angeordneten Zwischenkreiskondensators 46 zeigt, welcher überdies quaderförmig ausgestaltet ist. Dies führt letztlich zu einer kompakten Bauform derart ausgestalteter Leistungshalbleitermodule.
  • Ermöglicht wird diese Bauform für Leistungshalbleitermodule dadurch, dass über den Leistungshalbleiterbauelementen 2, 4, 6, 8, 10, 12 entgegen dem Stand der Technik keine Bonddrähte mehr vorgesehen sind und die auf diesen Leistungshalbleiterbauelementen aufgebrachten Schichten bzw. Folien mechanisch robust und ausreichend passiviert sind, wobei die Schichten durch Laminationsverfahren oder die oben bereits erwähnten Auf dampf- oder Sputtertechniken hergestellt sein können. Infolgedessen kann in der Regel auf das Vergießen des Leistungshalbleitermoduls und das Vorsehen eines Deckels für das selbige verzichtet werden, so dass im Innenbereich des Leistungshalbleitermoduls ein Freiraum existiert, in welchem der Zwischenkreiskondensator angeordnet werden kann.
  • Der Zwischenkreiskondensator ist auf die geeignete Flächen des Leistungshalbleitermoduls aufgelötet oder mittels Drahtbonds mit dem Substrat und/oder Anschlusspins verbunden.
  • Eine Weiterbildung der Erfindung sieht hingegen vor, dass der Zwischenkreiskondensator auf einer Leiterplatte angeordnet ist und diese Leiterplatte durch Auflöten und/oder Aufpressen des Zwischenkreiskondensators auf das Leistungshalbleitermodul mit diesem verbunden ist, wobei hierbei der Zwischenkreiskondensator ins Leistungshalbleitermodul hineinragt. 6 zeigt eine solche Anordnung im Querschnitt. Auf der Leiterplatte 44 ist der Zwischenkreiskondensator 46 angeordnet, welcher durch Auflöten oder Aufpressen mit dem Leis tungshalbleitermodul 100 verbunden ist. Dementsprechend ragt er in dieses Leistungshalbleitermodul 100 hinein. Selbstverständlich können alternativ oder ergänzend zum Zwischenkreiskondensator 46 auch andere Bauteile, welche mit der Leiterplatte 54 verbunden sind, in den Freiraum des Leistungshalbleitermoduls 100 hineinragen, beispielsweise Ansteuerungen.
  • Im in den 4 und 5 dargestellten Ausführungsbeispiel erfolgt die Ansteuerung der positiven Anschlusspins 35, 36, der negativen Anschlusspins 40, 41, 42 und von Gate-Anschlüssen g-hs-w, g-hs-v, g-hs-u mittels Verbindungen 60, 61, welche mit Bonddrähten oder geschweißten, insbesondere lasergeschweißten, oder gelöteten Bügeln realisiert sind. Bei der Verwendung von Bügeln kann überdies die Verbindung mittels Niedertemperaturverbindungstechniken (NTV) realisiert sein.
  • Wird, wie oben beschrieben, auf den Leistungshalbleiterbauelementen eine dicke zusammenhängende Metallisierung vorgesehen, so können die Bondlandepunkte überdies direkt auf den Leistungshalbleiterbauelementen angeordnet sein, ohne dass bei den hiermit verbundenen Bond- bzw. Schweißvorgängen eine Zerstörung der Leistungshalbleiterbauelemente einhergeht. Bei den bislang bekannten Leistungshalbleitermodulen ist dies hingegen auf Grund von zu hohen Ausbeuteeinbußen nicht sinnvoll.
  • Die in der 5 gezeigten positiven und negativen Zuleitungen 48 bzw. 50 zum Zwischenkreiskondensator 46 sind ebenfalls in Form von Bonddrähten oder gelöteten Bügeln in der oben beschriebenen Weise ausgeführt.
  • Wie die 4 und 5 zeigen, liegen bei einem erfindungsgemäßen Leistungshalbleitermodul 100 eine große Anzahl von Anschlusspins 35, 36, 40, 41, 42, u, v, w, g-hs-u, g-hs-v, g-hs-w vor, die sehr breit und gleichmäßig verteilt sind. Dies bewirkt in Verbindung mit der über dem Leistungshalblei termodul 100 angeordneten Leiterplatte 54 (vgl. 6) eine breite Verteilung des Laststromes und des Stromes im Zwischenkreis. Infolgedessen können mit dem erfindungsgemäßen Leistungshalbleitermodul 100 deutlich höhere Stromstärken über das Leistungshalbleitermodul 100 und die zugehörige Leiterplatte (54) geführt werden. Beispielsweise erhöht sich bei Umrichtern, die Leiterplatten für die gesamte Verdrahtung verwenden, der zuführbare Strom um mehr als den Faktor 2.
  • Zur Stabilisierung der Verbindungen zu Anschlusspins, wie den Verbindungen 60 zu den Anschlusspins 35, 36, 40, 41, 42, u, v, w, g-hs-u, g-hs-v, g-hs-w im Fall des Leistungshalbleitermoduls 100 in den 5 und 6, sieht eine Weiterbildung der Erfindung vor, dass zumindest ein Teil der auf dem Leistungshalbleitermodul vorgesehenen Verbindungen zu Anschlusspins eingegossen ist.
  • Darüber hinaus sieht eine vorteilhafte Ausgestaltungsvariante der Erfindung vor, dass auf dem Leistungshalbleitermodul zumindest ein Rahmen vorgesehen ist, welcher so dimensioniert und angeordnet ist, dass er die Verbindungen zumindest teilweise vor Berührung und mechanischer Schädigung schützt. Selbstverständlich sind hierfür nicht nur durchgehende Rahmen geeignet, sondern auch Rahmen, welche durch Rahmenabschnitte gebildet sind, die an Unterbrechungen des Rahmens grenzen. Derartige Unterbrechungen können beispielsweise dazu genutzt werden, um Verbindungen durch den Rahmen hindurchzuführen.
  • Derartige Rahmen 64, 65, 66 sind im in 4 gezeigten Ausführungsbeispiel dargestellt. Die Rahmen 64, 65, 66 umgeben jeweils ein „Basis"-Leistungshalbleitermodul 1, welches Gegenstand der Darstellungen in den 1 bis 3 und der zugehörigen Beschreibung ist.
    • 1
    Leistungshalbleitermodul
    2
    IGBT
    4
    IGBT
    6
    IGBT
    8
    IGBT
    10
    Diode
    12
    Diode
    14
    Substrat
    16
    Substratoberfläche
    20
    erster Flächenabschnitt
    22
    zweiter Flächenabschnitt
    24
    Metallisierung in zweiter Leitungsebene
    26
    Metallisierung in zweiter Leitungsebene
    30
    Versorgungs-/Steuerleitung
    32
    magnetische Folie
    33
    magnetische Folie
    35
    positive Anschlusspins
    36
    positive Anschlusspins
    40
    negative Anschlusspins
    41
    negative Anschlusspins
    42
    negative Anschlusspins
    46
    Zwischenkreiskondensator
    48
    positive Zuleitungen
    50
    negative Zuleitungen
    54
    Leiterplatte
    60
    Verbindungen zu Anschlusspins
    64
    Rahmen
    65
    Rahmen
    66
    Rahmen
    69
    Leistungshalbleitermodul
    70
    IGBT 100A
    79
    Leistungshalbleitermodul
    80
    IGBT 25A
    82
    IGBT 25A
    84
    IGBT 25A
    86
    IGBT 25A
    100
    Leistungshalbleitermodul
    u
    Anschlusspins für Phase
    v
    Anschlusspins für Phase
    w
    Anschlusspins für Phase
    g-hs-u
    Gateanschluss
    g-hs-v
    Gateanschluss
    g-hs-w
    Gateanschluss

Claims (18)

  1. Leistungshalbleitermodul (1) mit auf einem Substrat (14) angeordneten Leistungshalbleiterbauelementen (2, 4, 6, 8, 10, 12), wobei wenigstens ein Teil der Leistungshalbleiterbauelemente (2, 4, 6, 8, 10, 12) elektrisch parallel geschaltet und symmetrisch auf dem Substrat (14) angeordnet sind, dadurch gekennzeichnet, dass für die Kontaktierung der Leistungshalbleiterbauelemente (2, 4, 6, 8, 10, 12) eine zweite Leitungsebene (24, 26) vorgesehen ist, welche elektrisch isoliert von der Substratoberfläche (16) oberhalb der der Substratoberfläche (16) abgewandten Oberflächen der Leistungshalbleiterbauelemente (2, 4, 6, 8, 10, 12) angeordnet ist.
  2. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, dass die parallel geschalteten Leistungshalbleiterbauelemente (2, 4, 6, 8; 10, 12) identisch sind.
  3. Leistungshalbleitermodul nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass die den Leistungshalbleiterbauelementen (2, 4, 6, 8, 10, 12) zugewandte Substratoberfläche (16) in zwei Flächenabschnitte (20, 22) unterteilt ist, welche elektrisch leitend ausgeführt sind.
  4. Leistungshalbleitermodul nach Anspruch 3, dadurch gekennzeichnet, dass die Flächenabschnitte (20, 22) mittels Reihenschaltung miteinander elektrisch leitend in Halbbrückenschaltung verbunden sind.
  5. Leistungshalbleitermodul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass auf den der Substratoberfläche (16) abgewandten Oberflächen der Leistungshalbleiterbauelemente (2, 4, 6, 8, 10, 12) jeweils Kontaktflächen für Versorgungs- und Steuerleitungen (30) der Leistungshalbleiterbauelemente (2, 4, 6, 8, 10, 12) vorgesehen sind.
  6. Leistungshalbleitermodul nach Anspruch 5, dadurch gekennzeichnet, dass einander entsprechende Versorgungs- und Steuerleitungen (30) parallel geschalteter Leistungshalbleiterbauelemente (2, 4, 6, 8; 10, 12) jeweils durch eine zusammenhängende Metallisierung (24, 26) verbunden sind, insbesondere durch eine Metallisierung (24, 26) mit einer Dicke in einem Bereich von 20 μm bis 1 mm.
  7. Leistungshalbleitermodul nach Anspruch 6, dadurch gekennzeichnet, dass die geometrische Struktur der zusammenhängenden Metallisierungen (24, 26) derart gestaltet ist, dass die Entstehung parasitärer Schwingungen, insbesondere von parasitären Schwingungen mit Frequenzen über 100 MHz, unterdrückt ist.
  8. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zur Isolierung der zweiten Leitungsebene (24, 26) von der Substratoberfläche (16) zwischen diesen wenigstens eine Isolierfolie mit magnetischen Bestandteilen angeordnet ist.
  9. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass auf der der Substratoberfläche (16) abgewandten Seite der zweiten Leitungsebene (24, 26) wenigstens eine die zweite Leitungsebene (24, 26) zumindest teilweise überdeckende magnetische Folie (32, 24) angeordnet ist.
  10. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zumindest ein Teil der Leistungshalbleiterbauelemente (2, 4, 6, 8, 10, 12) Transistoren (2, 4, 6, 8) sind, insbesondere bipolare Transistoren mit isoliertem Gate.
  11. Leistungshalbleitermodul nach Anspruch 10, dadurch gekennzeichnet, dass zumindest ein Teil der Gate-Kontakte mittels schmalen, dünnen Leiterbahnen (30) miteinander verbunden ist, wobei diese Leiterbahnen (30) in ihrer Länge, Breite und Dicke so bemessen sind, dass vor jedem mit diesen Leiterbahnen (30) kontaktierten Transistoren (2, 4, 6, 8) ein verteilter Widerstand mit einem Widerstandswert > 0,1 Ohm gegeben ist.
  12. Leistungshalbleitermodul nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, dass bei wenigstens einem Transistor (2, 4, 6, 8) die Kontaktierung des Emitters bei dem aus Gate und Emitter gebildeten Steuerkreis und bei dem aus Emitter und Kollektor gebildeten Laststromkreis über denselben Kontakt realisiert ist.
  13. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass Anschlusspins (35, 36, 40, 41, 42) für einen +/– Zwischenkreis entlang der Längsseiten des Leistungshalbleitermoduls (100) angeordnet sind.
  14. Leistungshalbleitermodul nach Anspruch 13, dadurch gekennzeichnet, dass die übrigen Anschlusspins (u, v, w) an den Seiten des Leistungshalbleitermoduls (100) angeordnet sind.
  15. Leistungshalbleitermodul nach Anspruch 14, dadurch gekennzeichnet, dass wenigstens ein Teil eines Zwischenkreiskondensators (46) im Leistungshalbleitermodul (100) über den Leistungshalbleiterbauelementen (2, 4, 6, 8, 10, 12) angeordnet ist, wobei dieser Teil des Zwischenkreiskondensators (46) insbesondere quaderförmig ausgestaltet ist.
  16. Leistungshalbleitermodul nach Anspruch 15, dadurch gekennzeichnet, dass der Zwischenkreiskondensator (46) auf einer Leiterplatte (54) angeordnet ist und diese Leiterplatte (54) durch Auflöten und/oder Aufpressen des Zwischenkreiskondensators (46) auf das Leistungshalbleitermodul (100) mit diesem verbunden ist.
  17. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zumindest ein Teil der auf dem Leistungshalbleitermodul (100) vorgesehenen Verbindungen (60) zu Anschlusspins (35, 36, 40, 41, 42) eingegossen ist.
  18. Leistungshalbleitermodul nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass auf dem Leistungshalbleitermodul (100) zumindest ein Rahmen (64, 65, 66) vorgesehen ist, welcher so dimensioniert und angeordnet ist, dass er die Verbindungen (60) zumindest teilweise vor Berührung und mechanischer Schädigung schützt.
DE102004046806A 2004-09-27 2004-09-27 Leistungshalbleitermodul Expired - Fee Related DE102004046806B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004046806A DE102004046806B4 (de) 2004-09-27 2004-09-27 Leistungshalbleitermodul
US11/234,999 US7701051B2 (en) 2004-09-27 2005-09-26 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004046806A DE102004046806B4 (de) 2004-09-27 2004-09-27 Leistungshalbleitermodul

Publications (2)

Publication Number Publication Date
DE102004046806A1 true DE102004046806A1 (de) 2006-04-13
DE102004046806B4 DE102004046806B4 (de) 2009-07-09

Family

ID=36088650

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004046806A Expired - Fee Related DE102004046806B4 (de) 2004-09-27 2004-09-27 Leistungshalbleitermodul

Country Status (2)

Country Link
US (1) US7701051B2 (de)
DE (1) DE102004046806B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791208B2 (en) 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
US8362829B2 (en) 2010-05-20 2013-01-29 Mitsubishi Electric Corporation Semiconductor device
DE102015221925A1 (de) * 2015-11-09 2017-05-11 Continental Automotive Gmbh Leistungsschalter für ein Kraftfahrzeug mit Bondverbindung zwischen Zwischenkreiskondensator und Leistungselektronikeinheit

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106305B2 (en) * 2009-07-30 2012-01-31 Agilent Technologies, Inc. Print circuit board with high insulated region, method of manufacturing thereof, and print circuit board assembly thereof
US9402319B2 (en) 2011-05-11 2016-07-26 Vlt, Inc. Panel-molded electronic assemblies
US8966747B2 (en) 2011-05-11 2015-03-03 Vlt, Inc. Method of forming an electrical contact
EP2660863B1 (de) * 2012-05-02 2019-07-10 ABB Schweiz AG Leistungshalbleitermodul
US9936580B1 (en) 2015-01-14 2018-04-03 Vlt, Inc. Method of forming an electrical connection to an electronic module
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
US10158357B1 (en) 2016-04-05 2018-12-18 Vlt, Inc. Method and apparatus for delivering power to semiconductors
CN112740401B (zh) * 2018-09-20 2023-11-03 三菱电机株式会社 功率半导体模块以及复合模块
EP3770962A1 (de) * 2019-07-26 2021-01-27 Infineon Technologies AG Halbleitermodulanordnung
CN111106098B (zh) * 2019-12-13 2021-10-22 扬州国扬电子有限公司 一种低寄生电感布局的功率模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293578A (ja) * 1995-04-21 1996-11-05 Toshiba Corp 半導体装置
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE69532700T2 (de) * 1994-08-10 2005-01-13 Fuji Electric Co., Ltd., Kawasaki Steuerschaltungsmodul

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5956231A (en) * 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements
DE19549011C2 (de) 1995-12-28 1998-12-03 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips und zusätzlicher Verbindung der Emitterkontakte
EP1430524A2 (de) * 2001-09-28 2004-06-23 Siemens Aktiengesellschaft Verfahren zum kontaktieren elektrischer kontaktflächen eines substrats und vorrichtung aus einem substrat mit elektrischen kontaktflächen
DE10159851B4 (de) * 2001-12-06 2006-05-24 Infineon Technologies Ag Halbleiterbauelementanordnung mit verminderter Oszillationsneigung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69532700T2 (de) * 1994-08-10 2005-01-13 Fuji Electric Co., Ltd., Kawasaki Steuerschaltungsmodul
JPH08293578A (ja) * 1995-04-21 1996-11-05 Toshiba Corp 半導体装置
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791208B2 (en) 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
US8362829B2 (en) 2010-05-20 2013-01-29 Mitsubishi Electric Corporation Semiconductor device
DE102011007624B4 (de) * 2010-05-20 2017-09-14 Mitsubishi Electric Corporation Halbleitervorrichtung
DE102015221925A1 (de) * 2015-11-09 2017-05-11 Continental Automotive Gmbh Leistungsschalter für ein Kraftfahrzeug mit Bondverbindung zwischen Zwischenkreiskondensator und Leistungselektronikeinheit

Also Published As

Publication number Publication date
DE102004046806B4 (de) 2009-07-09
US7701051B2 (en) 2010-04-20
US20060072261A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
EP3942603B1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE102011083223B4 (de) Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
DE10237561C1 (de) Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE102017220212B4 (de) Halbleitervorrichtung und elektrische Leistungswandlungsvorrichtung
EP1062698A1 (de) Elektronisches halbleitermodul
DE102012213407A1 (de) Halbleiteranordnung
DE102012212119A1 (de) Leistungshalbleitervorrichtung
DE102019112935B4 (de) Halbleitermodul
DE102004046806B4 (de) Leistungshalbleitermodul
DE102020109347A1 (de) Packungsstruktur für stromversorgungsgerät
DE19549011C2 (de) Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips und zusätzlicher Verbindung der Emitterkontakte
DE102004019443B3 (de) Leistungsmodul
DE112021001976T5 (de) Halbleiterbauteil
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102019112936A1 (de) Halbleitermodul
DE102019112934A1 (de) Halbleitermodul
DE102019204889A1 (de) Elektronische Schaltungseinheit
EP2290688A2 (de) Anordnung mit zumindest einem Halbleiterbauelement, insbesondere einem Leistungshalbleiterbauelement zur Leistungssteuerung hoher Ströme
DE102021213497A1 (de) Halbleiterpackage, Halbleitermodul, Stromrichter, elektrischer Achsantrieb sowie Kraftfahrzeug
DE10109548A1 (de) Schaltungsaufbau für eine Schaltung zum Schalten von Strömen
DE102019114524A1 (de) Anordnung mit einem Leistungselektroniksubstrat und einem Kontaktelement, Leistungselektronikeinheit und Stromrichter
DE102022202252B3 (de) Leistungshalbleitermodul mit zwei gegenüberliegenden Halbbrücken
DE112021001168B4 (de) Halbleiterbauteil
DE102022208580A1 (de) Halbbrückenmodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee