DE102004045966B4 - Vertikal-Feldeffekttransistor in Source-Down-Struktur - Google Patents

Vertikal-Feldeffekttransistor in Source-Down-Struktur Download PDF

Info

Publication number
DE102004045966B4
DE102004045966B4 DE102004045966A DE102004045966A DE102004045966B4 DE 102004045966 B4 DE102004045966 B4 DE 102004045966B4 DE 102004045966 A DE102004045966 A DE 102004045966A DE 102004045966 A DE102004045966 A DE 102004045966A DE 102004045966 B4 DE102004045966 B4 DE 102004045966B4
Authority
DE
Germany
Prior art keywords
trench
conductivity type
field effect
effect transistor
vertical field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004045966A
Other languages
English (en)
Other versions
DE102004045966A1 (de
Inventor
Jenö Dr.-Ing. Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102004045966A priority Critical patent/DE102004045966B4/de
Priority to US11/233,472 priority patent/US7375395B2/en
Publication of DE102004045966A1 publication Critical patent/DE102004045966A1/de
Application granted granted Critical
Publication of DE102004045966B4 publication Critical patent/DE102004045966B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66696—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Vertikal-Feldeffekttransistor in Source-Down-Struktur, umfassend:
– einen Halbleiterkörper (1) aus einem Halbleitersubstrat (2) des einen Leitungstyps, auf dem eine Halbleiterschicht (3) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps vorgesehen ist, die eine Hauptoberfläche (4) des Halbleiterkörpers (1) bildet,
– mindestens einen sich von der Hauptoberfläche (4) bis zum Halbleitersubstrat (2) erstreckenden ersten Graben (5), der von einer Zone (7) des einen Leitungstyps wenigstens teilweise umgeben ist und der mit polykristallinem Halbleitermaterial (6) gefüllt ist, das mit einem Dotierstoff des einen Leitungstyps dotiert und in direktem elektrisch leitenden Kontakt mit dem Halbleitersubstrat (2) und der Zone (7) des einen Leitungstyps ist,
– mindestens einen zweiten Graben (8) und mindestens einen dritten Gräben (9),
die sich von der Hauptoberfläche (4) in die Halbleiterschicht (3) hinein erstrecken, ohne das Halbleitersubstrat (2) zu erreichen,
die weiterhin in einer ersten horizontalen Richtung auf der Hauptoberfläche (4) jeweils auf einer ersten...

Description

  • Die vorliegende Erfindung betrifft einen Vertikal-Feldeffekttransistor (FET) in Source-Down-Struktur. Unter "Source-Down-Struktur" ist zu verstehen, dass bei dem Vertikal-FET auf der einen Seite (Oberseite) eines Halbleiterkörpers Drain- und Gate-Anschlüsse gelegen sind, während sich der Source-Anschluss auf der anderen Seite (Unterseite) des Halbleiterkörpers befindet.
  • Eine hohe Packungsdichte wird ganz allgemein in der Halbleitertechnik und damit auch für Vertikal-FETs seit jeher angestrebt. Weiterhin gibt es Anwendungen, bei denen gewünscht wird, dass sich der Source-Anschluss eines FETs auf der Unterseite eines Halbleiterkörpers befindet. Dies gilt beispielsweise für Halbleiterbauelemente, die mit ihrem Source-Anschluss auf Bezugspotenzial liegen und eine gute Kühlung erfordern. Ein mögliches Anwendungsgebiet sind FETs für den Automobilsektor.
  • Im Einzelnen ist es aus US 6 373 097 B1 , EP 0 440 394 A2 oder US 6 284 604 81 bekannt, bei einem Vertikal-Feldeffekttransistor in Source-Down-Struktur vom Verarmungstyp ein Sourcegebiet mit einem Bodygebiet über einen Graben kurzzuschliessen. Weiterhin beschreibt die DE 102 49 633 A1 einen Vertikal-Feldeffekttransistor in Source-Down-Struktur vom Verarmungstyp, bei dem ein Bodygebiet durch eine Halbleiterschicht des einen Leitungstyps gebildet wird und ein zweiter Graben ein Halbleitersubstrat erreicht, wobei das Halbleitersubstrat das Bodygebiet anschliesst, jedoch kein weiterer erster Graben zur direkten Kontaktierung des Bodygebietes vorhanden ist.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, einen Vertikal-FET hoher Packungsdichte in Source-Down-Struktur zu schaffen.
  • Diese Aufgabe wird erfindungsgemäß durch einen Vertikal-FET in Source-Down-Struktur mit den Merkmalen des Patentanspruches 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Der erfindungsgemäße Vertikal-Feldeffekttransistor in Source-Down-Struktur umfasst also insbesondere:
    Einen Halbleiterkörper aus einem Halbleitersubstrat des einen Leitungstyps, auf dem eine Halbleiterschicht des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps vorgesehen ist, welche ihrerseits eine Hauptoberfläche des Halbleiterkörpers bildet. Der eine Leitungstyp ist dabei vorzugsweise der p-Leitungstyp.
  • Von der einen Hauptoberfläche erstreckt sich mindestens ein erster Graben bis zum Halbleitersubstrat. Dieser mindestens eine erste Graben ist von einer Zone des einen Leitungstyps wenigstens teilweise umgeben und mit polykristallinem Halbleitermaterial gefüllt, das mit einem Dotierstoff des einen Leitungstyps dotiert ist. Vorzugsweise umgibt die Zone des einen Leitungstyp den mindestens einen Graben ganz, und für das polykristalline Halbleitermaterial wird insbesondere polykristallines Silizium gewählt.
  • Weiterhin erstrecken sich von der einen Hauptoberfläche aus mindestens ein zweiter Graben und mindestens ein dritter Graben in die Halbleiterschicht hinein, ohne das Halbleitersubstrat zu erreichen. Diese zweiten und dritten Gräben sind in einer ersten horizontalen Richtung auf der Hauptoberfläche jeweils auf der einen ersten bzw. auf der anderen zweiten Seite des ersten Grabens gelegen und beide jeweils von einer Zone des anderen Leitungstyps wenigstens teilweise umgeben. Wie der erste Graben sind auch die zweiten und dritten Gräben mit polykristallinem Halbleitermaterial, insbesondere polykristallinem Silizium gefüllt, welches mit einem Dotierstoff des anderen Leitungstyps dotiert ist. Vorzugsweise sind auch die zweiten und dritten Gräben jeweils vollständig von einer Zone des anderen Leitungstyps umgeben.
  • Ein vierter Graben erstreckt sich ebenfalls von der einen Hauptoberfläche aus in die Halbleiterschicht hinein und ist an seinen Wänden und auf seinem Boden mit einer Isolierschicht ausgekleidet. Dieser vierte Graben ist mit leitendem Material gefüllt. Er ist auf der Hauptoberfläche in einer zur ersten Richtung im Wesentlichen senkrechten zweiten Richtung im Abstand von dem ersten Graben und in der ersten Richtung im Abstand von den zweiten und dritten Gräben gelegen. Der mindestens eine vierte Graben kann, muss aber nicht bis zu dem Halbleitersubstrat reichen. Für das leitende Material kann dotiertes polykristallines Halbleitermaterial, insbesondere polykristallines Silizium, oder ein Metall gewählt werden.
  • Zwischen dem polykristallinem Halbleitermaterial des zweiten Grabens und dem polykristallinen Halbleitermaterial des ersten Grabens besteht vorzugsweise auf der einen Hauptoberfläche eine leitende Verbindung, für die beispielsweise ebenfalls dotiertes polykristallines Halbleitermaterial, insbesondere Silizium, herangezogen werden kann.
  • Schließlich sind noch eine in elektrischer Verbindung mit dem Halbleitersubstrat, also der Unterseite des Halbleiterkörpers, stehende Source-Elektrode, eine in elektrischer Verbindung mit dem polykristallinen Halbleitermaterial des vierten Grabens stehende Drain-Elektrode auf der einen Hauptoberfläche und eine in elektrischer Verbindung mit dem leitenden Material des mindestens einen vierten Grabens stehende Gate-Elektrode ebenfalls auf der einen Hauptoberfläche vorgesehen.
  • Der erfindungsgemäße Vertikal-FET in Source-Down-Struktur zeichnet sich durch eine sehr hohe Packungsdichte aus, da sämtliche Zonen über Gräben kontaktiert sind. Außerdem liegt bei ihm der Source-Anschluss in Folge der leitenden Verbin dung zwischen dem polykristallinen Halbleitermaterial des zweiten Grabens und dem polykristallinen Halbleitermaterial des ersten Grabens auf der zur einen Hauptoberfläche gegenüberliegenden Unterseite des Halbleiterkörpers.
  • Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 eine perspektivische Darstellung des erfindungsgemäßen Vertikal-FETs,
  • 2 einen Schnitt II-II durch den FET von 1, und
  • 3 ein Ersatzschaltbild des erfindungsgemäßen FETs.
    •
  • Die 1 und 2 zeigen einen Halbleiterkörper 1 aus einem p+-leitenden Halbleitersubstrat 2 und einer darauf durch Epitaxie aufgebrachten n-leitenden Halbleiterschicht 3. Das Halbleitersubstrat 2 und die Halbleiterschicht 3 bestehen vorzugsweise aus Silizium. Es können aber auch andere Halbleitermaterialien, wie beispielsweise SiC, Verbindungshalbleiter AIIIBV usw. gewählt werden. Ebenso können die angegebenen Leitungstypen jeweils umgekehrt sein, d. h., die p-Leitfähigkeit kann durch die n-Leitfähigkeit ersetzt werden, wenn anstelle der n-Leitfähigkeit die p-Leitfähigkeit gewählt wird.
  • In der Halbleiterschicht 3 sind von deren, dem Halbleitersubstrat gegenüberliegenden Hauptoberfläche 4 aus insbesondere durch Ätzen gebildete erste Gräben 5 vorgesehen, die sich bis zum Halbleitersubstrat 2 erstrecken und mit p+-dotiertem polykristallinem Silizium 6 gefüllt sind. Aus diesem polykristallinem Silizium 6 ist in den die Gräben 5 umgebenden Bereich p-Dotierstoff, beispielsweise Bor, in die Halbleiterschicht 3 eingebracht, so dass eine zusammenhängende p-do tierte Zone 7 entsteht, die die Gräben 5 vorzugsweise ganz umgibt. Die Zone 7 ist also durch Ausdiffusion aus dem p+-dotierten polykristallinen Silizium 6 aus Gräben 5 erzeugt. Die Anzahl der Gräben 5 beträgt wenigstens Eins. Es können gegebenenfalls aber auch mehrere Gräben vorgesehen sein, wie dies im Ausführungsbeispiel der 1 und 2 gezeigt ist.
  • Weiterhin sind mindestens ein zweiter Graben 8 und mindestens ein dritter Graben 9 vorgesehen, die sich ebenfalls von der ersten Hauptoberfläche 4 aus in die Halbleiterschicht 3 erstrecken, wobei sie aber nicht das Halbleitersubstrat 2 erreichen. Die Gräben 8 und 9 sind ebenfalls durch Ätzen erzeugt, verlaufen jeweils in einer ersten Richtung (Schnittebene der 2) und sind auf der einen Seite bzw. der anderen Seite der Erstreckungsrichtung der ersten Gräben 5 gelegen. Wie die ersten Gräben 5 sind auch die Gräben 8 und 9 mit polykristallinem Halbleitermaterial, insbesondere polykristallinem Silizium 18 bzw. 19, gefüllt, das hier in den Gräben 8 und 9 aber n+-leitend ist. Aus den Gräben 8 und 9 ist n-leitender Dotierstoff, beispielsweise Phosphor oder Arsen, in den die Gräben 8 und 9 umgebenden Bereich der Halbleiterschicht 3 ausdiffundiert, so dass jeweils n+-leitende Zonen 10 und 11 entstehen.
  • Schließlich sind von der Hauptoberfläche 4 in die Halbleiterschicht 3 noch vierte Gräben 12 ebenfalls durch Ätzen eingebracht, die sich bis zu dem Halbleitersubstrat 2 erstrecken können, jedoch auch in der Halbleiterschicht 3 vor Erreichen des Halbleitersubstrates 2 enden können. Diese vierten Gräben 12 sind mit einer Isolierschicht 13 aus beispielsweise Siliziumdioxid und/oder Siliziumnitrid an ihren Wänden und auf ihrem Boden ausgekleidet und im Übrigen mit leitendem Material 14, wie insbesondere dotiertem polykristallinem Silizium und/oder Metall gefüllt.
  • Das polykristalline Halbleitermaterial 6 des Grabens 5 ist über eine leitende Verbindung 15 aus beispielsweise ebenfalls dotiertem polykristallinem Silizium mit dem n+-dotierten polykristallinen Halbleitermaterial 18 im Graben 8 verbunden. Diese leitende Verbindung 15 wird vorzugsweise auf der Hauptoberfläche 4 gebildet, bevor auf dieser eine ganzflächige Drain-Metallisierungsschicht (nicht gezeigt) aufgetragen wird. Selbstverständlich ist diese leitende Verbindung 15 durch eine Isolierschicht, beispielsweise aus Siliziumdioxid, von dieser Drain-Metallisierung elektrisch getrennt.
  • Damit bildet der Graben 9 mit dem darin eingefüllten polykristallinen Halbleitermaterial 19 einen Drain-Trench, während der Graben 8 mit dem darin eingefüllten dotierten polykristallinen Halbleitermaterial 18 einen Source-Trench darstellt. In Folge der leitenden Verbindung 15 steht das polykristalline Halbleitermaterial 18 des Source-Trenches über das polykristalline Halbleitermaterial 6 des Trenches 5 in direkter elektrischer Verbindung mit dem Halbleitersubstrat 2, so dass eine Source-Down-Struktur vorliegt.
  • Während sich die Gräben 5, 8 und 9 in der ersten Richtung erstrecken, sind die Gate-Trenches darstellenden Gräben 12 in einer zur ersten Richtung senkrechten zweiten Richtung ausgedehnt.
  • Das Halbleitersubstrat 2 ist mit einer Source-Elektrode S verbunden, die vorzugsweise geerdet ist (vergleiche 3), während das polykristalline Halbleitermaterial 19 des Drain-Trenches 9 an eine Drainelektrode D angeschlossen ist. Weiterhin ist das leitende Material 14 der Gräben 12 an eine Gate-Elektrode G angeschlossen.
  • Der erfindungsgemäße Vertikal-FET in Source-Down-Struktur zeichnet sich durch eine sehr hohe Packungsdichte aus, da alle Zonen über Trenches eingebracht sind.

Claims (10)

  1. Vertikal-Feldeffekttransistor in Source-Down-Struktur, umfassend: – einen Halbleiterkörper (1) aus einem Halbleitersubstrat (2) des einen Leitungstyps, auf dem eine Halbleiterschicht (3) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps vorgesehen ist, die eine Hauptoberfläche (4) des Halbleiterkörpers (1) bildet, – mindestens einen sich von der Hauptoberfläche (4) bis zum Halbleitersubstrat (2) erstreckenden ersten Graben (5), der von einer Zone (7) des einen Leitungstyps wenigstens teilweise umgeben ist und der mit polykristallinem Halbleitermaterial (6) gefüllt ist, das mit einem Dotierstoff des einen Leitungstyps dotiert und in direktem elektrisch leitenden Kontakt mit dem Halbleitersubstrat (2) und der Zone (7) des einen Leitungstyps ist, – mindestens einen zweiten Graben (8) und mindestens einen dritten Gräben (9), die sich von der Hauptoberfläche (4) in die Halbleiterschicht (3) hinein erstrecken, ohne das Halbleitersubstrat (2) zu erreichen, die weiterhin in einer ersten horizontalen Richtung auf der Hauptoberfläche (4) jeweils auf einer ersten bzw. einer zweiten Seite des ersten Grabens (5) gelegen sind, wobei. sich die erste bzw. zweite Seite des mindestens einen ersten Grabens (5) in der ersten horizontalen Richtung gegenüberliegen, die ferner beide jeweils von einer Zone (10, 11) des anderen Leitungstyps wenigstens teilweise umgeben sind, und die schließlich mit polykristallinem Halbleitermaterial (18, 19) gefüllt sind, das mit einem Dotierstoff des anderen Leitungstyps dotiert und in direktem Kontakt mit der jeweiligen Zone (10, 11) des anderen Leitungstyps ist, – mindestens einen vierten Graben (12), der sich von der Hauptoberfläche (4) aus in die Halbleiterschicht (3) hinein erstreckt, der an seinen Wänden und auf seinem Boden mit einer Isolierschicht (13) ausgekleidet ist, der weiterhin mit leitendem Material (14) gefüllt ist, und der schließlich in einer zur ersten Richtung im Wesentlichen senkrechten zweiten Richtung im Abstand von dem ersten Graben (5) und in der ersten Richtung im Abstand von dem mindestens einen zweiten Graben (8) und dem mindestens einen dritten Graben (9) und zwischen diesen Gräben (8, 9) gelegen ist, – eine leitende Verbindung (15) zwischen dem polykristallinen Halbleitermaterial (18) des mindestens einen zweiten Grabens (8) und dem polykristallinen Halbleitermaterial (6) des mindestens einen ersten Grabens (5), – eine in elektrischer Verbindung mit dem Halbleitersubstrat (2) stehende Source-Elektrode (S), – eine in elektrischer Verbindung mit dem polykristallinen Halbleitermaterial (19) des mindestens einen dritten Grabens (9) stehende Drain-Elektrode (D) und – eine in elektrischer Verbindung mit dem leitenden Material (14) des mindestens einen vierten Grabens (12) stehende Gate-Elektrode (G).
  2. Vertikaler Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass der eine Leitungstyp der p-Leitungstyp ist.
  3. Vertikaler Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der mindestens eine erste Graben (5) vollständig von der Zone (7) des einen Leitungstyps umgeben ist.
  4. Vertikaler Feldeffekttransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der mindestens eine zweite Graben (8) und/oder der mindestens eine dritte Graben (9) vollständig von der Zone (10, 11) des anderen Leitungstyps umgeben ist.
  5. Vertikaler Feldeffekttransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das polykristalline Halbleitermaterial (6, 18, 19) in den mindestens einen ersten, mindestens einen zweiten und mindestens einen dritten Gräben (5, 8, 9) polykristallines Silizium ist.
  6. Vertikaler Feldeffekttransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Isolierschicht (13) im mindestens einen vierten Graben (12) aus Siliziumdioxid und/oder Siliziumnitrid besteht.
  7. Vertikaler Feldeffekttransistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das leitende Material (14) im mindestens einen vierten Graben (12) dotiertes polykristallines Silizium oder metallisches Material ist.
  8. Vertikaler Feldeffekttransistor nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die leitende Verbindung (15) aus dotiertem polykristallinen Silizium gebildet ist.
  9. Vertikaler Feldeffekttransistor nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die leitende Verbindung (15) auf der Hauptoberfläche (4) vorgesehen ist.
  10. Vertikaler Feldeffekttransistor nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der mindestens eine vierte Graben (12) bis zum Halbleitersubstrat (2) reicht oder vor diesem endet.
DE102004045966A 2004-09-22 2004-09-22 Vertikal-Feldeffekttransistor in Source-Down-Struktur Expired - Fee Related DE102004045966B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004045966A DE102004045966B4 (de) 2004-09-22 2004-09-22 Vertikal-Feldeffekttransistor in Source-Down-Struktur
US11/233,472 US7375395B2 (en) 2004-09-22 2005-09-22 Vertical field-effect transistor in source-down structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004045966A DE102004045966B4 (de) 2004-09-22 2004-09-22 Vertikal-Feldeffekttransistor in Source-Down-Struktur

Publications (2)

Publication Number Publication Date
DE102004045966A1 DE102004045966A1 (de) 2006-04-06
DE102004045966B4 true DE102004045966B4 (de) 2006-08-31

Family

ID=36061879

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004045966A Expired - Fee Related DE102004045966B4 (de) 2004-09-22 2004-09-22 Vertikal-Feldeffekttransistor in Source-Down-Struktur

Country Status (2)

Country Link
US (1) US7375395B2 (de)
DE (1) DE102004045966B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
KR100944622B1 (ko) * 2007-12-26 2010-02-26 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8871573B2 (en) 2011-04-18 2014-10-28 Infineon Technologies Austria Ag Method for forming a semiconductor device
US8404557B2 (en) 2011-04-18 2013-03-26 Infineon Technologies Austria Ag Method for forming a semiconductor device and a semiconductor device
DE102013107380B4 (de) * 2012-07-12 2016-07-21 Infineon Technologies Austria Ag Ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102015119771B4 (de) * 2015-11-16 2024-10-02 Infineon Technologies Ag Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0440394A2 (de) * 1990-01-29 1991-08-07 Motorola Inc. Mosfet mit Substrat-Source-Kontakt
US6284604B1 (en) * 1996-09-19 2001-09-04 Infineon Technologies Ag Method for producing a field-effect-controllable, vertical semiconductor component
US6373097B1 (en) * 1996-09-19 2002-04-16 Infineon Technologies Ag Field-effect-controllable, vertical semiconductor component, and monolithically integrated half bridge
DE10249633A1 (de) * 2002-10-24 2004-05-13 Infineon Technologies Ag Source-Down-Leistungstransistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3534084B2 (ja) * 2001-04-18 2004-06-07 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0440394A2 (de) * 1990-01-29 1991-08-07 Motorola Inc. Mosfet mit Substrat-Source-Kontakt
US6284604B1 (en) * 1996-09-19 2001-09-04 Infineon Technologies Ag Method for producing a field-effect-controllable, vertical semiconductor component
US6373097B1 (en) * 1996-09-19 2002-04-16 Infineon Technologies Ag Field-effect-controllable, vertical semiconductor component, and monolithically integrated half bridge
DE10249633A1 (de) * 2002-10-24 2004-05-13 Infineon Technologies Ag Source-Down-Leistungstransistor

Also Published As

Publication number Publication date
US20060076615A1 (en) 2006-04-13
US7375395B2 (en) 2008-05-20
DE102004045966A1 (de) 2006-04-06

Similar Documents

Publication Publication Date Title
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102007057222B4 (de) Transistor mit isoliertem Gate
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE112010005271B4 (de) Bipolare Halbleitervorrichtungen
DE102004055640B4 (de) LDMOS-Transistorvorrichtung, Integrierter Schaltkreis und Herstellungsverfahren hiervon
DE19839970A1 (de) Randstruktur und Driftbereich für Halbleiterbauelement
DE19743342A1 (de) Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE102007060837A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE10024480B4 (de) Kompensationsbauelement mit verbesserter Robustheit
DE10127950B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE10309400B4 (de) Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE102014013947A1 (de) Halbleiterbauelement
DE102004045966B4 (de) Vertikal-Feldeffekttransistor in Source-Down-Struktur
DE10310552B4 (de) Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor
DE19534154C2 (de) Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE10063443B4 (de) Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
DE102016110645B4 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102004056772B4 (de) Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben
DE102018119098B4 (de) Elektronische schaltung mit einem transistorbauelement und einem pegelumsetzer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee