DE102004044740B4

DE102004044740B4 - Multiplexer mit Taktunterdrückung

Info

Publication number: DE102004044740B4
Application number: DE102004044740A
Authority: DE
Inventors: Ralph Dr. Oppelt
Original assignee: Siemens AG
Current assignee: Siemens Healthcare GmbH
Priority date: 2003-10-09
Filing date: 2004-09-15
Publication date: 2011-03-03
Anticipated expiration: 2024-09-16
Also published as: DE102004044740A1

Abstract

Multiplexer umfassend
a) mindestens zwei Eingänge (E₁, ..., E_N), mindestens einen Ausgang (A) und
b) Mittel zur Taktung (T₁, ..., T_N) der Eingänge (E₁, ..., E_N),
dadurch gekennzeichnet, dass
c) jeder Eingang (E_n)
– Mittel zur Symmetrierung (SY_n) eines Eingangssignals (S_n) in zwei symmetrische Eingangssignale (S_n ⁺, S_n ^–)
und
– eine zwei Transistoren (T_n1, T_n2) mit miteinander verbundenen und mit einem Potenzial (KP_n) beaufschlagten Kollektoren (KT_n1, KT_n2) umfassende Transistor-Schaltung (GE_n),
der das erste symmetrierte Eingangssignal (S_n ⁺) auf einem ersten basisseitig mit dem ersten Transistor (T_n1) verbundenen Eingangssignalweg (E_n ⁺) und das zweite symmetrierte Eingangssignal (S_n ^–) auf einem zweiten basisseitig mit dem zweiten Transistor (T_n2) verbundenen Eingangssignalweg (E_n ^–) zuzuführen ist, wobei die beiden symmetrischen Eingangssignale (S_n ⁺, S_n ^–) von einer Treiberschaltung (TR_n) getaktet mit einem vorbestimmten Schaltpotenzial zu beaufschlagen sind,
aufweist
und
d) emitterseitig von jeder Transistor-Schaltung (GE_n) ausgehend, zwei abführende Signalwege...

Description

Die Erfindung bezieht sich auf einen Multiplexer, der mindestens zwei Eingänge, mindestens einen Ausgang und Mittel zur Taktung der Eingänge umfasst. Ein derartiger Multiplexer geht aus der DE 38 08 036 A1 hervor.
Multiplexer kommen in Schaltkreisen zum Einsatz, wenn es darum geht, mehrere Kanäle auf einen gemeinsamen Kanal zu konzentrieren. Möchte man beispielsweise N Analogkanäle digitalisieren, benötigt man dazu normalerweise N AD(Analog-Digital)-Wandler. Unter Verwendung eines Multiplexer können alle N Analogkanäle auf einen gemeinsamen Analogkanal zeitlich gemultiplext und von einem einzigen AD-Wandler digitalisiert werden. Da N AD-Wandler in der Regel teurer sind als ein einzelner, N-fach schnellerer AD-Wandler, ist damit eine Kostenersparnis verbunden. Hinzu kommt, dass das Layout eines Schaltkreises deutlich vereinfacht wird, indem N-1 Leitungen und N-1 AD-Wandler wegfallen.
Bei signalkritischen Anwendungen in MR(Magnet Resonance)-Anlagen beispielsweise, müssen die verwendeten Multiplexer besondere hohe Anforderungen erfüllen, da hier der Erhalt einer hohen Signalqualität bei der Signalverarbeitung vorausgesetzt wird. Vorzugsweise sollte hierfür ein Multiplexer eine hohe Kanaltrennung aufweisen, so dass das Übersprechen möglichst gering gehalten wird. Er sollte zudem eine entsprechend hohe Dynamik von mindestens 100 dB verarbeiten und mit hohen Taktraten im Bereich von 40 MHz betrieben werden können. Bei einer Taktrate von 40 MHz sollte die Zeit zum Ein- und Ausschalten höchstens 5 ns betragen, wenn von einer Einschaltdauer von 15 ns ausgegangen wird. Bei Verwendung einer analogen Signalkompression zwischen Multiplexer und AD-Wandler zur Reduktion der Bittiefe des AD-Wandlers sollte der Multiplexer den Multiplextakt, d. h. den Schalttakt und viele seiner Harmonischen ausreichend unterdrücken können, da sonst der Kompressor in den nichtlinearen Bereich ausgesteuert wird und die Expansion zurück zu den Original-Nutzsignalen fehlerhaft wird.
Die meisten bekannten Multiplexer sind integrierte Bausteine und beruhen größtenteils auf CMOS-Technik. In der Regel wird jedoch mindestens eine der vorgehend genannten Anforderungen von ihnen nicht erfüllt. Beispielsweise hat der Vierfachmultiplexer MAX4559 von Maxim Integrated Products, Inc. bei 2 MHz zwar eine Kanaltrennung von 60 dB und mehr, er benötigt aber etwa 150 ns allein zum Ein- oder Ausschalten. Die Multiplexer der Serie ADG781, ADG782 und ADG783 von Analog Devices, Inc. sind mit 16 ns Ein- und 10 ns Ausschaltzeit um eine Größenordnung schneller als der vorgenannte, was dennoch nicht an die vorgehend genannten Anforderungen heranreicht. Auch die Schalttaktunterdrückung genügt in allen genannten Beispielen diesen hohen Anforderungen nicht.
Mit der DE 38 08 036 A1 ist ein Multiplexer für die zeitmäßige Zusammenfassung von vier digitalen Signalen zu einem Ausgangssignal offenbart. Der Multiplexer enthält dabei vier Signaltransistoren mit jeweils einem Emitteranschluss, vier Takttransistoren mit je zwei Emitteranschlüssen und einen Multiemittertransistor mit vier Emitteranschlüssen. Die Emitter der Signaltransistoren sind dabei mit den Emittern der Doppelemitter-Takttransistoren und den vier Emitteranschlüssen des vierfachen Multiemittertransistors in bestimmter Weise verbunden. Der Kollektoranschluss des Multiemitter-Transistors stellt dabei den Signalausgang des Multiplexers dar. Zur Erzeugung symmetrischer Ausgangssignale kann mit dem Signalausgang ein emittergekoppelter Differenzverstärker verbunden sein. Für diese auf Emitterfolgern basierende Multiplexer-Schaltung ist jedoch keine Schalttaktunterdrückung und kein Multiplexen analoger Signale vorgesehen.
Auf dem Gebiet elektronischer Gegentakt- und Brückenmischer, so genannter Ringmodulatoren, sind Gegentakt- oder Brückenanordnungen mit symmetrischem Aufbau bekannt, um ein Lokaloszillatorsignal zu unterdrücken (vgl. Buch von Zinke, Brunswig: ”Hochfrequenztechnik 2”, 5. Auflage, Springer-Verlag (DE), 1999, Seiten 492 bis 494). Probleme solcher Mischer sind nicht ohne weiteres auf Multiplexer übertragbar.
Eine Druckschrift WO 93/17500 A1 beschreibt eine differentielle ECL (emitter coupled logic) Schaltung.
Aufgabe der vorliegenden Erfindung ist es, einen Multiplexer der eingangs bezeichnenden Art anzugeben, der eine hohe Kanaltrennung gewährleistet, eine hohe Dynamik verarbeiten kann, mit hohen Taktraten betrieben werden kann und den Schalttakt und viele seiner Harmonischen zumindest weitgehend unterdrücken kann.
Zur Lösung der Aufgabe wird ein Multiplexer entsprechend den Merkmalen des Patentanspruchs 1 angegeben.
Der erfindungsgemäße Multiplexer ist gekennzeichnet dadurch, dass jeder Eingang Mittel zur Symmetrierung eines Eingangssignals und eine Transistor-Schaltung aufweist. Diese Transistor-Schaltung umfasst zwei Transistoren, deren Kollektoren miteinander verbundenen und mit einem Potenzial beaufschlagt sind. Der Transistor-Schaltung ist ein erstes symmetriertes Eingangssignal auf einem ersten basisseitig mit dem ersten Transistor verbundenen Eingangssignalweg und ein zweites symmetriertes Eingangssignal auf einem zweiten basisseitig mit dem zweiten Transistor verbundenen Eingangssignalweg zuzuführen, wobei die beiden symmetrischen Eingangssignale von einer Treiberschaltung getaktet mit einem Vorbestimmten Schaltpotenzial zu beaufschlagen sind. Des Weiteren ist der erfindungsgemäße Multiplexer gekennzeichnet dadurch, dass emitterseitig von jeder Transistor-Schaltung ausgehend, zwei abführende Signalwege zu mindestens zwei Ausgangsignalwegen des mindestens einen Ausgangs zusammenzufassen sind. Die beiden Ausgangssignalwege sind dabei symmetrisch bezüglich eines Bezugspotenzials zu verbinden.
Die Erfindung beruht dabei auf der Erkenntnis, dass bei der Übertragung von Gegentaktsignalen sich störende Gleichtaktsignale unterdrücken lassen, wenn ein System mit hoher Gleichtaktunterdrückung eingesetzt wird. Angewendet auf den Multiplexer bedeutet dies, dass die zu schaltenden Signale als Gegentaktsignale ein- und ausgekoppelt werden, während der Multiplextakt und somit das digitale Schaltsignal als Gleichtaktsignal eingespeist wird. Damit ist eine Schalttaktunterdrückung bei gleichzeitig hoher Kanaltrennung, hoher zu verarbeitender Dynamik und hohen Taktraten zu erreichen.
Vorteilhafte Ausgestaltungen des Multiplexers gemäß der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Vorzugsweise ist das Schaltpotenzial symmetrisch an die Eingangssignalwege anzulegen. Damit wird gewährleistet, dass beide Eingangssignalwege gleichen Potenzialbedingungen ausgesetzt sind, so dass das Schaltsignal zeitgleich über beide Eingangssignalwege an der Transistor-Schaltung ankommen kann.
Vorteilhaft sind die beiden Ausgangssignalwege über mindestens eine mit einer Mittelanzapfung versehenen Induktivität und mindestens einen mit der Mittelanzapfung verbundenen Widerstand mit dem Bezugspotenzial verbunden sind. Damit wirkt die mindestens eine Induktivität als Symmetrierdrossel, die bei möglichst fester Kopplung beider Induktivitätshälften für die kontrollierte Schalttaktdämpfung im Ausgang verantwortlich ist.
Vorzugsweise ist der Primärwicklung eines Übertragers das noch unsymmetrische Eingangssignal zuzuführen. Dabei ist dessen Sekundärwicklung mit den Eingangssignalwegen verbunden. Dies ist ein zuverlässige Weise, ein Eingangssignal effektiv zu symmetrieren. Es ist lediglich ein Transformator notwendig, dessen Primärwicklung mittels ihrer zweiten Zuführung mit einem Bezugspotenzial, insbesondere dem Erdpotenzial verbunden ist.
Bevorzugt ist das Schaltpotenzial über eine Mittelanzapfung einer beide Eingangssignalwege verbindenden und mit der Mittelanzapfung versehenen Induktivität zuzuführen. Die mindestens eine Induktivität wirkt dabei als Symmetrierdrossel, die gewährleistet, dass das Schaltsignal unverzögert und zeitgleich über beide Eingangssignalwege an der Transistor-Schaltung ankommen kann und gleichzeitig den nötigen Gleichstrompfad darstellt.
Dabei ist vorteilhaft, dass die mindestens eine, die beiden Eingangssignalwege verbindende Induktivität die Sekundärwicklung des Übertragers ist. Ein entsprechender Aufbau lässt sich einfach erstellen, da in der Anordnung durch den Übertrager bereits eine entsprechende Induktivität in Form der Sekundärwicklung integriert ist. Man kann dadurch auf zusätzliche Induktivitäten und Signalwege verzichten.
Ebenso ist eine Variante möglich, bei der zwischen der Sekundärwicklung des Übertragers und der mindestens einen, die beiden Eingangssignalwege verbindenden Induktivität jeweils ein Tiefpass-Filter für beide Eingangssignalwege angeordnet ist. Dies hat den Vorteil, dass das Schaltsignal, das stets wesentlich hochfrequenter als die zu multiplexenden Eingangssignale ist, in Rückwärtsrichtung durch das Tiefpasspaar vom Einspeisekreis ferngehalten werden kann.
Dabei ist vorteilhaft, dass mindestens eine Induktivität der Tiefpass-Filter einstellbar ist. So kann, um eine optimale Schalttaktunterdrückung zu erreichen, die Amplitude des Schaltpulses an der aktivierten Transistor-Schaltung exakt ausbalanciert werden.
Bevorzugt ist der Übertrager mit einem Ringkern ausgestaltet, der eine gute magnetische Kopplung von Primär- und Sekundärwicklung bei gleichzeitig niedriger kapazitiver Kopplung ermöglicht.
Eine weitere vorteilhafte Ausgestaltung des Multiplexers gemäß der Erfindung ist, dass das Schaltpotenzial jedem der beiden Eingangssignalwege über eine Parallelschaltung von mindestens einem Widerstand und mindestens einer Kapazität zuzuführen ist. Die mindestens eine Kapazität leitet den Schaltpuls unverzögert an die Basiselektroden der Transistor-Schaltung weiter, während der mindestens eine Widerstand den nötigen Gleichstrompfad darstellt.
Dabei ist vorteilhaft, dass zwischen dem Mittel zur Symmetrierung und der Zuführung des Schaltpotenzials jeweils ein Tiefpass-Filter für beide Eingangssignalwege angeordnet ist. Dies hat den Vorteil, dass das Schaltsignal, das stets wesentlich hochfrequenter als die zu multiplexenden Eingangssignale ist, in Rückwärtsrichtung durch das Tiefpasspaar vom Einspeisekreis ferngehalten werden kann.
Dabei ist vorteilhaft, dass mindestens eine Induktivität der Tiefpass-Filter einstellbar ist. So kann, um eine optimale Schalttaktunterdrückung zu erreichen, die Amplitude des Schaltpulses an der aktivierten Transistor-Schaltung exakt ausbalanciert werden.
Vorteilhaft ist zwischen dem Mittel zur Symmetrierung und der Zuführung des Schaltpotenzials ein Bandpass-Filter für beide Eingangssignalwege angeordnet. In vielen Fällen, wie z. B. auf dem MRI(Magnet Resonance Imaging)-Gebiet, ist das zu multiplexende Eingangssignal ein Bandpasssignal. Dann ist zum Fernhalten der Schaltsignale vom Einspeisekreis vorzugsweise ein Bandpass-Filter zu verwenden, der auf die Bandbreite der Eingangssignale abgestimmt ist. Damit können beispielsweise störende eingestreute niederfrequente Signale, die keine Eingangssignale sind, ferngehalten werden.
Dabei ist vorteilhaft, dass mindestens eine Induktivität des Bandpass-Filters einstellbar ist. So kann einerseits, um eine optimale Schalttaktunterdrückung zu erreichen, die Amplitude des Schaltpulses an der aktivierten Transistor-Schaltung exakt ausbalanciert werden. Andererseits kann der gewünschte Frequenzgang für das Eingangssignal bei gleichzeitig maximaler Schalttaktunterdrückung eingestellt werden, wenn jeweils mindestens eine Induktivität in den beiden Längszweigen einstellbar ist.
Dabei ist vorteilhaft, dass mindestens eine Kapazität des Bandpass-Filters einstellbar ist, um ein weiteres Mittel zu erhalten, den Bandpass-Filter exakt einstellen zu können.
Vorteilhaft ist das symmetrierte Eingangssignal mittels eines Eingangsübertragers dem Bandpass-Filter zuzuführen. Ein entsprechender Aufbau lässt sich einfach erstellen, da die Sekundärwicklung des Eingangsübertragers damit gleichzeitig als Induktivität im Bandpass-Filters integriert ist.
Dabei ist vorteilhaft, dass der Eingangsübertrager mit einem Ringkern ausgestaltet ist, der eine gute magnetische Kopplung von Primär- und Sekundärwicklung bei gleichzeitig niedriger kapazitiver Kopplung ermöglicht.
Vorteilhaft ist, dass die Zuführung des Schaltpotenzials und der Bandpass-Filter einen Bandpass-Filter 3. Ordnung ausbilden, mit dem es möglich ist, den hohen Anforderungen entsprechend, den notwendigen Durchlassbereich bei maximaler Dämpfung der übrigen Frequenzen einzustellen.
Es stellt ist von besonderem Vorteil, die mindestens zwei Widerstände der beiden Parallelschaltungen, über die das Schaltpotenzial jedem der beiden Eingangssignalwege zuzuführen ist, als Wellenwiderstandsabschluss auszulegen. Damit lässt sich der Tiefpassfilter oder auch der Bandpassfilter mittels der zwischen den Basisanschlüssen liegenden Widerstände zur Erzielung einer speziell gewünschten Frequenzcharakteristik mit dem dazu nötigen Wellenwiderstand abschließen.
Vorteilhaft ist das Mittel zur Symmetrierung ein Differenzverstärker, mit dem unter anderem auch niederfrequente Eingangssignale von weniger als 10 kHz auf einfache Weise effektiv symmetriert werden können.
Bevorzugte, jedoch keinesfalls einschränkende Ausführungsbeispiele des Multiplexers werden nunmehr anhand der Zeichnung näher erläutert. Zur Verdeutlichung ist die Zeichnung nicht maßstäblich ausgeführt und gewisse Merkmale sind schematisiert dargestellt. Im Einzelnen zeigt
1 einen Multiplexer in prinzipieller Ausführung mit N Eingängen, einem Ausgang und Mittel zur Taktung,
2 einen Multiplexer mit Tiefpass-Filtern zur Dämpfung des Schaltpulses in Rückwärtsrichtung,
3 einen Multiplexer mit Tiefpass-Filtern zur Dämpfung des Schaltpulses in Rückwärtsrichtung erlaubt niederfrequenten Eingangsfrequenzbereich bis DC,
4 einen Symmetrischen Bandpass 3. Ordnung und
5 einen Multiplexer mit Bandpass-Filter zur Dämpfung des Schaltpulses in Rückwärtsrichtung.
Einander entsprechende Teile sind in den 1 bis 5 mit denselben Bezugszeichen versehen.
1 zeigt die prinzipielle Ausführungsform eines Multiplexers mit N Eingängen E₁ bis E_N, einem Ausgang A und Mittel zur Taktung T₁ bis T_N. Gezeichnet sind jeweils die erste und N-te Stufe, d. h. die letzte Stufe, sowie der gemeinsame Ausgang A.
Ein, an dem n-ten (n = 1 bis N) Eingang E_n eingespeistes Eingangssignal S_n wird mit einem Mittel zur Symmetrierung SY_n, das in diesem Ausführungsbeispiel einen Übertrager TR_n umfasst, als symmetriertes Eingangssignal S_n ⁺ und S_n ^– über zwei Eingangssignalwege E_n ⁺ und E_n ^– zwei Basiselektroden BT_n1 und BT_n2 zweier Transistoren T_n1 und T_n2 zugeführt. Dabei ist es von Vorteil, möglichst identische Transistoren T_n1 und T_n2 zu verwenden. Hierfür eignen sich insbesondere so genannte Doppeltransistoren. 1 zeigt weiter, dass die beiden Transistoren T_n1 und T_n2 zu einer Transistor-Schaltung GE_n angeordnet sind, bei der die Kollektorelektroden KT_n1 und KT_n2 des Transistorpaares T_n1 und T_n2 miteinander verbunden sind. Diese Verbindung beider Kollektorelektroden KT_n1 und KT_n2 ist darüber hinaus an einem Knotenpunkt K_n sowohl mit einem Potenzial KP_n als auch über eine Kapazität Cb, die für hohe Frequenzen eine niedrige Impedanz aufweist, mit einem Bezugspotenzial P_n2, vorzugsweise dem Erdpotenzial, verbunden. Die beiden Kollektoren KT_n1 und KT_n2 des Transistorpaares T_n1 und T_n2 sind somit auf ein gemeinsames, insbesondere konstantes Potenzial KP_n von beispielsweise +5 V gelegt.
Zur Aktivierung der n-ten Stufe wird über eine mit einem Potenzial PT_n verbundene Treiberschaltung TR_n ein Schaltpuls der Mittelanzapfung einer Induktivität SDr_n, die mit beiden Eingangssignalwegen E_n ⁺ und E_n ^– verbunden ist, zugeführt. Die Induktivität SDr_n ist in diesem Ausführungsbeispiel auch gleichzeitig die Sekundärseite des Übertragers Tr_n. Die Höhe des entsprechenden Schaltpotenzials ist dabei durch das Potenzial PT_n von beispielsweise +3 V gegeben. Die Taktrate ist nach dem Nyquist-Shannon-Abtasttheorem stets höher als die Frequenz des eingespeisten Eingangssignals zu wählen und liegt für den erfindungsgemäßen Multiplexer im Bereich von 100 kHz bis 10 GHz. Als mögliche Treiberschaltung TR_n eignet sich zum Beispiel der CMOS-Treiber: 74AC573 von „STMicroelectronics, Genf (Schweiz)”.
Bei Betrieb des Multiplexers werden die N Treiberschaltungen TR₁ bis TR_N der einzelnen N Stufen derart von Adressierpulsen Adr1 bis AdrN angesteuert, dass stets einer der N Schaltpulse auf „High” ist (hier z. B. +3 V) und damit die entsprechende Stufe aktiviert wird, während die restlichen N-1 Schaltpulse auf „Low” (z. B. 0 V) sind.
Haben beide Wicklungshälften des Übertragers TR_n feste Kopplung, so kompensieren sich die vom Schaltpuls hervorgerufenen Flüsse, d. h. der Puls sieht keine Induktivität und ist dadurch verzögerungsfrei an den Basiselektroden BT_n1 und BT_n2 der Transistor-Schaltung GE_n. Das dadurch aktivierte Transistorpaar T_n1 und T_n2 leitet somit das symmetrierte Eingangssignal S_n ⁺ und S_n ^– impedanzgewandelt zunächst über die von der Transistor-Schaltung GE_n abführenden, mit den entsprechenden Emitterelektroden ET_n1 und ET_n2 des Transistorpaares T_n1 und T_n2 verbundenen Ausgangssignalwege A_n ⁺ und A_n ^–, dann nach Zusammenführung, über die Ausgangssignalwege A⁺ und A^– an die gemeinsame Induktivität SDr_A am Ausgang A weiter. Die Induktivität SDr_A wirkt hier als Symmetrierdrossel. Je fester deren Wicklungshälften gekoppelt sind, umso besser werden Gleichtaktreste des Schaltpulses zwischen den Ausgangssignalwegen A⁺ und A^– kurzgeschlossen und damit unterdrückt. Die Induktivität SDr_A ist dabei mittels einer Mittelanzapfung über einen Widerstand R_A mit dem Bezugspotenzial P₁, das insbesondere das Erdpotenzial ist, verbunden, welcher den Ruhestrom in den beiden aktivierten Transistoren T_n1 und T_n2 festlegt.
Da stets eine Transistor-Schaltung GE_n aktiviert ist und die entsprechenden Emitter ET_n1 und ET_n2 aller N-Stufen miteinander verbunden sind, liegen diese auf einem gemeinsamen Potenzial, in diesem Beispiel von etwa +2,3 V. Das ist der im Beispiel angenommene „High”-Pegel des aktivierenden Schaltpulses von +3 V reduziert um die Basis-Emitter-Durchlassspannung von beispielsweise etwa 0,7 V. Alle Basiselektroden BT_n1 und BT_n2 der N-1 nicht aktivierten Transistorpaare T_n1 und T_n2 liegen im zeitlichen Mittel aber auf 0 V, dem „Low”-Pegel. Dem überlagert ist das momentan anliegende symmetrierte Eingangssignal S_n ⁺ und S_n ^–. Solange dieses an den Basiselektroden BT_n1 und BT_n2 nicht höher als beispielsweise +2,0 V ist, bleiben die nicht aktivierten Basis-Emitter-Strecken sicher in Sperrrichtung gepolt. Der Gegentakt-Pegel zwischen zwei Basiselektroden BT_n1 und BT_n2 kann in diesem Beispiel also sicher eine Spannungsdifferenz von bis zu 8 V_ss (V_ss: Volt „Spitze-zu-Spitze”) zwischen den Spannungsspitzen beider symmetrierter Eingangssignale S_n ⁺ und S_n ^– annehmen.
Zur Abschätzung der Isolation im Ausschaltzustand wird von einem Quellwiderstand des Eingangssignals zwischen den Basiselektroden BT_n1 und BT_n2 von beispielsweise 200 Ω ausgegangen. Bei einer Stromverstärkung von β = 100 erscheint dieses Signal an den Emitterknoten EK⁺ und EK^– dann mit einem dynamischen Quellwiderstand von 2 Ω. Eine in Sperrrichtung gepolte Basis-Emitter-Strecke hat beispielsweise eine Restkapazität von 1 pF. Ein ausgeschaltetes Signal erscheint damit an den beiden den Emitterknoten EK⁺ und EK^–, wie wenn es 0,5 pF Innenwiderstand hätte. Theoretisch entspricht dies bei 1 MHz einer Sperrdämpfung von über 100 dB
Für eine gute Sperrdämpfung ist ferner zu beachten, dass der Induktivitätswert der ausgangsseitigen Induktivität SDr_A ausreichend groß gewählt wird.
Zur Abschätzung der Dynamik werde wieder auf die „Spitze-zu-Spitze”-Spannung 8 V_ss Bezug genommen. Etwaige Rauschanteile im Schaltpuls heben sich wegen seines Gleichtaktcharakters weg. Auch die N-1 deaktivierten Transistorpaare tragen praktisch nichts zum Rauschen bei. Es verbleibt somit im Wesentlichen der Rauschbeitrag des Spannungsrauschens des aktivierten Transistorpaares T_n1 und T_n2. Ein einigermaßen rauscharmer Bipolartransistor hat beispielsweise 2 nV_eff/√Hz (V_eff: Volt „effektiv Spannung”) äquivalente Eingangsrauschspannungsdichte. Dies entspricht wegen der Korrelationsfreiheit der beiden aktivierten Transistoren T_n1 und T_n2 einem Gegentaktwert von 2 nV_eff/√Hz , was bei einem beispielsweise 1 MHz breiten Signal einer Effektivspannung von 2√2μV_eff entspricht. Wegen 8 V_ss = 2√2 V_eff ergibt sich also für dieses Beispiel eine Dynamik von 120 dB.
Für eine gute Schalttaktunterdrückung ist es wesentlich, dass der Schaltpuls an beiden Basiselektroden BT_n1 und BT_n2 eines Transistorpaares T_n1 und T_n2 möglichst gleichzeitig und mit gleicher Amplitude eintrifft. Eine gewisse Unsymmetrie kann nun in 1 von der kapazitiven Verkopplung von Primär- und Sekundärwicklung des Übertragers TR_n hervorgerufen werden. Deshalb ist es wichtig, den Übertrager TR_n insbesondere mit einem Ringkern auszugestalten, der eine gute magnetische Kopplung bei gleichzeitig niedriger kapazitiver Kopplung ermöglicht. In 1 sind des Weiteren bezeichnet mit P₁₃ ein Bezugspotenzial, vorzugsweise dem Erdpotenzial, mit P₁₄ ein Bezugspotenzial, vorzugsweise dem Erdpotenzial und mit Ausg+ und Ausg– das symmetrierte Ausgangssignal.
In 2 ist eine weitere Schaltungsanordnung dargestellt. Der Übertrager U_n entspricht im Wesentlichen dem Übertrager TR_n. Der Unterschied besteht lediglich darin, dass der Übertrager U_n nicht wie der Übertrager TR_n mit einer Mittelanzapfung versehen ist. Die Einspeisung des Schaltpulses erfolg in diesem Ausführungsbeispiel daher über eine mit einer Mittelanzapfung versehenen Induktivität SDr_n, die nicht Bestandteil des Übertragers U_n ist, sondern separat von diesem angeordnet ist. Da der Schaltpuls stets wesentlich hochfrequenter als die zu multiplexenden Eingangssignale S_n ist, kann dieser in Rückwärtsrichtung durch zwei Tiefpass-Filter TP_n ⁺ und TP_n ^–, hier bestehend aus den Induktivitäten Dr_n1, DR_n2 und den Kapazitäten C_n1, C_n2 vom Einspeisekreis ferngehalten werden. Die kapazitive Verkopplung der Wicklungen im Übertrager U_n ist dann im Gegensatz zum Übertrager TR_n aus der Schaltungsanordnung in 1 weitgehend unkritisch. Die Symmetrierung des Eingangssignals S_n wird hierbei von den Kapazitäten C_n1 und C_n2, die aus diesem Grund möglichst identische Werte haben sollen, zusätzlich unterstützt. Wird eine Induktivität des Paares Dr_n1 und Dr_n2 einstellbar ausgeführt, so kann damit im Interesse einer optimalen Schalttaktunterdrückung die Amplitude des Schaltpulses an den Basiselektroden BT_n1 und BT_n2 des aktivierten Transistorpaares T_n1 und T_n2 exakt ausbalanciert werden. In 2 ist weiter mit P₁₅ ein Bezugspotenzial, vorzugsweise Erdpotenzial, bezeichnet.
Für das Eingangssignal S_n weisen der Übertrager U_n und die Induktivität SDr_n Hochpasscharakter auf. Es können somit tiefen Frequenzen mit weniger als 10 kHz schwieriger übertragen werden. Für solche Applikationen ist eine Schaltungsmodifikation, wie in 3 dargestellt, besser geeignet. Bei dieser Anordnung ist die Induktivität SDr_n ersetzt durch die Widerstände R_n1 = R_n2 und die Kapazitäten C_n3 = C_n4. Letztere leiten den Schaltpuls unverzögert an die Basiselektroden BT_n1 und BT_n2 der Transistor-Schaltung GE_n weiter, während erstere den nötigen Gleichstrompfad darstellen. Die Symmetrierung des Eingangssignals S_n kann beispielsweise mit einem Differenzverstärker mit Stromausgang erfolgen. Es ist aber auch ein entsprechender Übertrager U_n gemäß 2 denkbar. Bei geeigneter Bemessung der Kapazitäten C_n1 = C_n2 und C_n3 = C_n4, der Induktivitäten Dr_n1 = Dr_n2, der Widerstände R_n1 = R_n2 und des Quellwiderstandes kann der Spektralbereich nach oben gezielt begrenzt werden. Hierzu werden diese so gewählt, dass sie einen bestimmten symmetrischen Tiefpass 3. Ordnung, beispielsweise einen Tschebyscheff-Tiefpass, darstellen. Auch höhere Filterordnungen sind denkbar.
In vielen Fällen, wie beispielsweise auf dem MRI-Gebiet, ist das zu multiplexende Eingangssignal S_n ein Bandpasssignal. Dann kann die vorstehend angegebene Tiefpassstruktur auch als Bandpass ausgestaltet werden. Zum besseren Verständnis ist zunächst ein symmetrischer Bandpass 3. Ordnung in 4 gezeigt.
In der Mehrzahl aller Fälle ist ein derartiges erdsymmetrisches Filter auch symmetrisch zur Signalrichtung ausgeführt, dann gilt für die Induktivitäten L_BP_1 = L_BP_4 und die Kapazitäten C_BP_1 = C. Der Eingangswiderstand entspricht dann dem Widerstand R, wenn dieser gleich dem Wellenwiderstand gewählt wird. Wie in 4 ferner zu erkennen ist, werden nur Gegentaktsignale mit der entsprechenden Filtercharakteristik gedämpft, während für Gleichtaktsignale die Querzweige mit den Induktivitäten L_BP_1 und L_BP_4, mit den Kapazitäten C_BP_1 und C und mit dem Widerstand R unwirksam bleiben.
Der für den Einsatz im Multiplexer geeignete Bandpass-Filter muss leicht modifiziert werden, damit die Dämpfung des Schalttaktes in Rückwärtsrichtung nicht zu sehr verringert wird. Ein solcher Bandpass-Filter (BP_n) ist in 5 dargestellt. Der größte Teil der nötigen Kapazität C_BP_1 aus 4 ist hier in der Kapazität C_BP_n1 vertreten, der Rest je zur Hälfte in den Kapazitäten C_n1 = C_n2. Es muss also gelten: C_BP_1 = C_BP_n1 + (C_n1)/2.
Die C_n1 = C_n2 werden gerade so groß gewählt, dass die Schalttaktdämpfung in Rückwärtsrichtung ein Maß erreicht, das die kapazitive Kopplung im Eingangsübertrager U_n mit der Sekundärinduktivität L_BP_n1 unkritisch werden lässt. In der Praxis wählt man die Kapazität C_n1 zu etwa 5% von der Kapazität C_BP_n1. Es ist auch möglich die Kapazität C_BP_n1 ganz weg zu lassen. Dafür muss für die entsprechenden Kapazitäten gelten: C_n1 = C_n2 = 2·C_BP_1.
Dies erfordert aber sehr eng tolerierte Bauelemente. Da die ausgangsseitige Induktivität SDr_A ein völlig symmetrisches Signal erzwingt, können bei einer leichten eingangsseitig eingebrachten Unsymmetrie bei hoher Aussteuerung sehr hohe Emitterströme hervorgerufen werden, die zu Signalverzerrungen führen.
Ferner ist durch Vergleich der 4 und 5 ersichtlich, dass für die Kapazitäten gilt: C_n3 = C_n4 = 2·C, sowie für die Widerstände gilt: R_n1 = R_n2 = R/2.
Für die genaue Einstellung des Bandpass-Filters (BP_n) können in den Querzweigen die Induktivität L_BP_n1, oder alternativ die Kapazität C_BP_n1 sowie die Induktivität L_BP_n4 einstellbar ausgeführt werden. In den Längszweigen sind vorzugsweise beide Induktivitäten L_BP_n2 und L_BP_n3 abzugleichen, da dann der gewünschte Frequenzgang für das symmetrierte Eingangssignal S_n ⁺ und S_n ^– bei gleichzeitig maximaler Schalttaktunterdrückung einstellbar bleibt.
Bei allen vorstehend genannten Ausführungsbeispielen ist das eingespeiste Eingangssignal S_n vorzugsweise ein analoges Eingangssignal. Es ist aber auch ohne weiteres denkbar ein digitales Eingangssignal zu verwenden. Der erfindungsgemäße Multiplexer liefert hierfür in seinen vorstehend genannten Ausführungsformen keine Einschränkungen.

Claims

Multiplexer umfassend a) mindestens zwei Eingänge (E₁, ..., E_N), mindestens einen Ausgang (A) und b) Mittel zur Taktung (T₁, ..., T_N) der Eingänge (E₁, ..., E_N), dadurch gekennzeichnet, dass c) jeder Eingang (E_n) – Mittel zur Symmetrierung (SY_n) eines Eingangssignals (S_n) in zwei symmetrische Eingangssignale (S_n ⁺, S_n ^–) und – eine zwei Transistoren (T_n1, T_n2) mit miteinander verbundenen und mit einem Potenzial (KP_n) beaufschlagten Kollektoren (KT_n1, KT_n2) umfassende Transistor-Schaltung (GE_n), der das erste symmetrierte Eingangssignal (S_n ⁺) auf einem ersten basisseitig mit dem ersten Transistor (T_n1) verbundenen Eingangssignalweg (E_n ⁺) und das zweite symmetrierte Eingangssignal (S_n ^–) auf einem zweiten basisseitig mit dem zweiten Transistor (T_n2) verbundenen Eingangssignalweg (E_n ^–) zuzuführen ist, wobei die beiden symmetrischen Eingangssignale (S_n ⁺, S_n ^–) von einer Treiberschaltung (TR_n) getaktet mit einem vorbestimmten Schaltpotenzial zu beaufschlagen sind, aufweist und d) emitterseitig von jeder Transistor-Schaltung (GE_n) ausgehend, zwei abführende Signalwege (A_n ⁺, A_n ^–) zu mindestens zwei Ausgangssignalwegen (A⁺, A^–) des mindestens einen Ausgangs (A) zusammenzufassen sind, wobei die beiden Ausgangssignalwege (A⁺, A^–) symmetrisch bezüglich eines Bezugspotenzials (P₁) zu verbinden sind.
Multiplexer nach Anspruch 1, dadurch gekennzeichnet, dass das Schaltpotenzial symmetrisch an die Eingangssignalwege (E_n ⁺, E_n ^–) anzulegen ist.
Multiplexer nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die beiden Ausgangssignalwege (A⁺, A^–) über mindestens eine mit einer Mittelanzapfung versehenen Induktivität (SDr_A) und mindestens einen mit der Mittelanzapfung verbundenen Widerstand (R_A) mit dem Bezugspotenzial (P₁) verbunden sind.
Multiplexer nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Primärwicklung eines Übertragers (TR_n) das noch unsymmetrische Eingangssignal (S_n) zuzuführen ist und dass dessen Sekundärwicklung mit den Eingangssignalwegen (E_n ⁺, E_n ^–) verbunden ist.
Multiplexer nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Schaltpotenzial über eine Mittelanzapfung einer beide Eingangssignalwege (E_n ⁺, E_n ^–) verbindenden und mit der Mittelanzapfung versehenen Induktivität (SDr_n) zuzuführen ist.
Multiplexer nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, dass die mindestens eine, die beiden Eingangssignalwege (E_n ⁺, E_n ^–) verbindende Induktivität (SDr_n) die Sekundärwicklung des Übertragers (TR_n) ist.
Multiplexer nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, dass zwischen der Sekundärwicklung des Übertragers (TR_n) und der mindestens einen, die beiden Eingangssignalwege (E_n ⁺, E_n ^–) verbindenden Induktivität (SDr_n) jeweils ein Tiefpass-Filter (TP_n ⁺, TP_n ^–) für beide Eingangssignalwege (E_n ⁺, E_n ^–) angeordnet ist.
Multiplexer nach Anspruch 7, dadurch gekennzeichnet, dass mindestens eine Induktivität (Dr_n1) der Tiefpass-Filter (TP_n ⁺, TP_n ^–) einstellbar ist.
Multiplexer nach einem der Ansprüche 4 und 6 bis 8, dadurch gekennzeichnet, dass der Übertrager (TR_n) mit einem Ringkern ausgestaltet ist.
Multiplexer nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Schaltpotenzial jedem der beiden Eingangssignalwege (E_n ⁺, E_n ^–) über eine Parallelschaltung von mindestens einem Widerstand (R_n1, R_n2) und mindestens einer Kapazität (C_n3, C_n4) zuzuführen ist.
Multiplexer nach Anspruch 10, dadurch gekennzeichnet, dass zwischen dem Mittel zur Symmetrierung (SY_n) und der Zuführung des Schaltpotenzials jeweils ein Tiefpass-Filter (TP_n ⁺, TP_n ^–) für beide Eingangssignalwege (E_n ⁺, E_n ^–) angeordnet ist.
Multiplexer nach Anspruch 11, dadurch gekennzeichnet, dass mindestens eine Induktivität (Dr_n1) der Tiefpass-Filter (TP_n ⁺, TP_n ^–) einstellbar ist.
Multiplexer nach Anspruch 10, dadurch gekennzeichnet, dass zwischen dem Mittel zur Symmetrierung (SY_n) und der Zuführung des Schaltpotenzials ein Bandpass-Filter (BP_n) für beide Eingangssignalwege (E_n ⁺, E_n ^–) angeordnet ist.
Multiplexer nach Anspruch 13, dadurch gekennzeichnet, dass mindestens eine Induktivität (L_BP_n2) des Bandpass-Filters (BP_n) einstellbar ist.
Multiplexer nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass mindestens eine Kapazität (C_BP_n1) des Bandpass-Filters (BP_n) einstellbar ist.
Multiplexer nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass das symmetrierte Eingangssignal (S_n ⁺, S_n ^–) mittels eines Eingangsübertragers (U_n) dem Bandpass-Filter (BP_n) zuzuführen ist.
Multiplexer nach Anspruch 16, dadurch gekennzeichnet, dass der Eingangsübertrager (U_n) mit einem Ringkern ausgestaltet ist.
Multiplexer nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, dass die Zuführung des Schaltpotenzials und der Bandpass-Filter (BP_n) einen Bandpass-Filter 3. Ordnung ausbilden.
Multiplexer nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, dass die mindestens zwei Widerstände (R_n1, R_n2) der beiden Parallelschaltungen, über die das Schaltpotenzial jedem der beiden Eingangssignalwege (E_n ⁺, E_n ^–) zuzuführen ist, als Wellenwiderstandsabschluss ausgelegt sind.
Multiplexer nach einem der Ansprüche 10 bis 19, dadurch gekennzeichnet, dass das Mittel zur Symmetrierung (SY_n) ein Differenzverstärker ist.