DE102004032761A1 - Strip conductor production method for complex-structured strip conductor surfaces with contact surfaces on electronic components deposits a germinal coating on a surface with bond pads - Google Patents

Strip conductor production method for complex-structured strip conductor surfaces with contact surfaces on electronic components deposits a germinal coating on a surface with bond pads Download PDF

Info

Publication number
DE102004032761A1
DE102004032761A1 DE200410032761 DE102004032761A DE102004032761A1 DE 102004032761 A1 DE102004032761 A1 DE 102004032761A1 DE 200410032761 DE200410032761 DE 200410032761 DE 102004032761 A DE102004032761 A DE 102004032761A DE 102004032761 A1 DE102004032761 A1 DE 102004032761A1
Authority
DE
Germany
Prior art keywords
layer
structured
complex
dielectric
resist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200410032761
Other languages
German (de)
Inventor
Octavio Trovarelli
Axel Brintzinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410032761 priority Critical patent/DE102004032761A1/en
Publication of DE102004032761A1 publication Critical patent/DE102004032761A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

A cold-curing dielectric is used as a dielectric. A germinal coating is produced so as to deposit a structured strip conductor surface by means of a resist mask and then a further coated structured strip conductor surface is repeated so as to cover with a first dielectric layer (8).

Description

Die Erfindung betrifft ein Verfahren zur Herstellung komplex strukturierter Leitbahnebenen mit Kontaktflächen auf elektronischen Bauelementen, wobei auf der die Bond-Pads aufweisenden Oberfläche des Bauelements eine Keimschicht abgeschieden wird, auf der mittels einer ersten Resist-Maske eine erste strukturierte Leitbahnebene einschließlich der Flächen der Kontakt-Pads galvanisch abgeschieden und nach dem Strippen der Resist-Maske sowie der Keimschicht die erste Leitbahnebene mit einer ersten Dielektrikumsschicht, die Kontakt-Pads frei lassend, abgedeckt werden.The The invention relates to a process for the preparation of complex structured Leitbahnebenen with contact surfaces on electronic components, having on the the bond pads surface of the device, a seed layer is deposited on the means of a first resist mask a first structured Leitbahnebene including the surfaces the contact pads are electrodeposited and after stripping the Resist mask and the seed layer, the first Leitbahnebene with a first Dielectric layer, leaving the contact pads free to be covered.

Derartige Leitbahnen dienen bekanntermaßen insbesondere der Umverdrahtung der Kontaktflächen des Bauelements (Bond-Pads) in die auf der gesamten Oberfläche des Bauelements oder in deren Randbereich angeordnete Anschlusskontakte, welche in verschiedenen Anwendungsfällen auch als Kontaktflächen ausgeführt sind und mit deren Hilfe das Bauelement in eine elektronische Schaltung integriert wird (Kontakt-Pads). Diese Anordnungen gewinnen zunehmend für Wafer-Level-Packages, Multi-Chip-Packages oder Chip-Size-Packages an Bedeutung, die im Wafer-Verband gefertigt werden, wobei sie vor der Vereinzelung für die üblichen, nachfolgenden Montageprozesse alle zugleich Umverdrahtung, Schutzpassivierung und Anschlusskontakte erhalten, und getestet (Know-Good-Die-Konzept) werden.such Channels are known to serve in particular the rewiring of the contact surfaces of the component (bond pads) in the on the whole surface the component or in the edge region arranged connection contacts, which in different applications also as contact surfaces accomplished are and with their help the device in an electronic circuit integrated (contact pads). These arrangements are increasingly gaining for wafer-level packages, Multi-chip packages or chip-size packages in importance in the Wafer dressing are made, taking them before the singling for the usual, subsequent assembly processes all at the same time rewiring, protective passivation and connection contacts obtained, and tested (know-good-the-concept) become.

Da diese die Umverdrahtung bildenden Leitbahnen kreuzungsfrei innerhalb einer Ebene angeordnet sind (Redistribution-Layer), verursachen komplexe Anordnungen von Bond-Pads sehr komplexe Strukturierungen der Redistribution-Layer und eine Verringerung der Flexibilität im Design der Kontakt-Pads. Die Strukturierung der Redistribution-Layer wird unter anderem auch dadurch bestimmt, dass es technologisch nicht möglich ist, Kreuzungen der Leitbahnen innerhalb des Layers auszuführen, und dass es erforderlich ist, die Länge der Leitbahnen zwecks Anpassung der Signallaufzeiten anzugleichen. Somit sind der Strukturierung der bekannten Redistribution-Layer und damit auch des Designs der Bond-Pads Grenzen gesetzt, die den wachsenden Anforderungen an die Bauelemente nicht mehr gerecht werden. Diesen Einschränkungen im Kontakt-Pad-Design wird, soweit möglich, von den Anwendern der Bauelemente begegnet, indem die Boards dementsprechend angepasst werden, was mit hohen Kosten bei den Anwendern verbunden ist und die genannten Probleme nicht beseitigt,' sondern lediglich zu den Anwendern verlagert.There these interconnections forming interconnections without crossing within a layer (redistribution layer), cause complex arrangements From bond pads very complex structuring of the redistribution layer and a reduction in flexibility in the design of the contact pads. The structuring of the redistribution layer will be among other things determined by the fact that it is technologically not possible intersections of the interconnects within the layer, and that it is necessary to change the length of the interconnects for the purpose of adaptation to match the signal transit times. Thus, the structuring the well-known redistribution layer and thus also the design of the bond pads Limits set the growing demands on the components can no longer do justice. These limitations in contact pad design will, as far as possible, by the users of the components encountered by the boards accordingly be adapted, which is associated with high costs among users is and does not eliminate the mentioned problems, 'but only to the users relocated.

Ein wesentliches Problem komplexer Redistribution-Layer-Strukturen ist überdies das als „cross talk" bekannte, die Signale störende Übersprechen (cross talk) infolge kapazitiver Kopplung benachbarter Leitbahnen, was zur weiteren Einschränkung hinsichtlich der Strukturierung der Redistribution-Layer führt.One A major problem of complex redistribution layer structures is also the signals known as "cross talk" disturbing crosstalk (cross talk) due to capacitive coupling of adjacent interconnects, which for further restriction regarding the structuring of the redistribution layer.

Eine bekannte Möglichkeit, die Umverdrahtung auch für komplexe Bond-Pad-Anordnungen zu gestatten, ist die Anordnung des elektronischen Bauelements auf einem zusätzlichen Trägersubstrat und der Aufbau einer mehrlagigen Umverdrahtung darauf. Dies führt jedoch zu einer wesentlichen Erhöhung der Kosten für das Bauelement in Folge der Notwendigkeit der Herstellung des Trägersubstrats und infolge der Beschränkung der im Verbund gleichzeitig herstellbaren Substrate auf weinige Exemplare. Ferner stehen die mit dem Trägersubstrat verbundenen größeren Abmessungen dem Erfordernis der Verkleinerung von Bauelementen entgegen.A known possibility the rewiring also for To allow complex bond pad arrangements, the arrangement of the electronic component on an additional carrier substrate and the structure a multi-layer rewiring on it. However, this leads to a substantial increase the cost of the device due to the necessity of producing the carrier substrate and as a result of the restriction the simultaneously producible substrates in the composite on winy Copies. Furthermore, there are the larger dimensions associated with the carrier substrate the requirement of the reduction of components.

Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren zur kostengünstigen Herstellung komplex strukturierter Leitbahnen auf der Oberfläche von elektronischen Bauelementen darzustellen, mit dem die beschriebenen Nachteile bekannter Leitbahnenstrukturen vermieden werden können.Of the Invention is therefore the object of a method for cost-effective Production of complex structured interconnects on the surface of represent electronic components with which the described Disadvantages of known interconnect structures can be avoided.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, dass als Dielektrikum ein kalt härtendes Dielektrikum verwendet wird und dass die Prozessschritte zur Herstellung einer Keimschicht, zur Abscheidung einer strukturierten Leitbahnebene mittels Resist-Maske und zur Abdeckung mit einer Dielektrikumsschicht zumindest ein weiteres Mal zur Herstellung einer weiteren abgedeckten, strukturierten Leitbahnebene wiederholt werden.According to the invention Task solved by that as a dielectric a cold-curing Dielectric is used and that the process steps to manufacture a seed layer, for the deposition of a structured Leitbahnebene by means of a resist mask and for covering with a dielectric layer at least once again to make another covered, be repeated structured interconnect level.

Durch ein- oder mehrfaches Wiederholen der drei prozesstypischen Verfahrensschritte wird die bisherige Planare Umverdrahtungstechnologie in die dritte Dimension erweitert (Multi-Layer-Redistribution), so dass die Flexibilität der Strukturen der Leitbahnebenen gegenüber den bekannten Verfahren wesentlich verbessert werden kann. Zum Beispiel können sich Leitbahnen, in zwei verschiedenen Ebenen, kreuzen und die Längen der Leitbahnen werden nicht mehr ausschließlich durch die Struktur der Leitbahnebene, sondern durch die signaltechnischen Anforderungen und geometrischen Möglichkeiten auf der Bauelementeoberfläche bestimmt. Die Abstände paralleler Leitbahnen können durch Einführung einer weiteren Leitbahnebene so erweitert werden, dass das „cross talk" nahezu vollständig vermieden wird. In jedem Fall jedoch ist die gesamte Multi-Layer-Redistribution durch die abschließende Dielektrikumsschicht für weitere Prozessschritte oder die Integration in eine Leiterplatte geschützt.By one or more repetitions of the three process-typical process steps becomes the former Planare rewiring technology in the third Dimension extended (multi-layer redistribution), allowing the flexibility of the structures the Leitbahnebenen opposite the known method can be significantly improved. For example, yourself Intersections, in two different planes, intersect and the lengths of the Channels are no longer exclusively due to the structure of Leitbahnebene, but by the signaling requirements and geometric possibilities on the component surface certainly. The distances parallel Channels can through introduction be extended to another Leitbahnebene so that the "cross talk "almost completely avoided becomes. In any case, however, the entire multi-layer redistribution through the final Dielectric layer for further process steps or the integration into a printed circuit board protected.

Dieses Verfahren passt die Strukturen der Leitbahnebenen nicht nur den derzeitigen Anforderungen an, sondern kann durch seine Erweiterungsfähigkeit auch zukünftiger erhöhter Design-Flexibilität und elektrischer Performance, beispielsweise für gestapelte Speicherbausteine Rechnung tragen.This Method not only fits the structures of the Leitbahnebenen the current requirements, but can by its extensibility also in the future increased Design flexibility and electrical performance, for example for stacked memory modules Take into account.

Darüber hinaus nutzt das Verfahren ausschließlich bekannte und erprobte Prozesse und bringt besonders bei elektronischen Bauelementen im Wafer-Verband eine hohe Kostenersparnis aufgrund der gleichzeitig hergestellten Multi-Layer-Redistribution auf allen auf dem Wafer vorhandenen Bauelemente. Das Verfahren ist jedoch auch für bereits vereinzelte Bauelemente im Front-End-Prozess anwendbar. In jedem Fall kann durch Umstrukturierung, zum Beispiel auch nur einzelner Leitbahnebenen, auf die anwenderseitigen Anforderungen besonders flexibel reagiert werden.Furthermore uses the procedure exclusively well-known and proven processes and brings especially in electronic Components in the wafer bandage a high cost savings due the simultaneously produced multi-layer redistribution on all on the wafer existing components. However, the procedure is already for isolated components in the front-end process applicable. In each Case can be due to restructuring, for example, even single Leitbahnebenen, on the user-side requirements particularly to react flexibly.

Die Nutzung prozesstypischer Schritte und der damit stabilen Prozessierbarkeit ermöglicht es insbesondere, die Schichtdicken sowohl der Dielektrikumsschichten als auch der Leitbahnen optimal den elektrischen sowie den geometrischen Anforderungen und Möglichkeiten anzupassen.The Use of process-typical steps and thus stable processability allows in particular, the layer thicknesses of both the dielectric layers as well as the interconnects optimally the electrical as well as the geometric Requirements and possibilities adapt.

Ein wesentlicher Vorteil der erfindungsgemäßen Multi-Layer-Redistribution besteht darin, dass die Kontakt-Pads bereits in der ersten Leitbahnebene angelegt und – indem sie in jeder Dielektrikumsschicht erfindungsgemäß ebenfalls frei bleiben – von der Oberfläche des Bauelements durch den gesamten Multi-Layer-Aufbau bis zur Oberfläche der obersten Dielektrikumsschicht geführt werden. Diese Ausführung der Kontakt-Pads erhöht deren elektrische und mechanische Stabilität.One significant advantage of the multi-layer Redistribution invention exists in that the contact pads already created in the first orbit plane and - by According to the invention they also remain free in each dielectric layer - of the surface of the device through the entire multi-layer structure to the surface of the top dielectric layer are performed. This version of the Contact pads increased their electrical and mechanical stability.

Indem in einer besonders vorteilhaften Ausführungsform die Leitbahnebenen aus Kupfer bestehen, wird den optimalen elektrischen Leitungseigenschaften von Kupfer Rechnung getragen, so dass die Dicke der Leitbahnebenen entsprechend den elektrischen Leistungsanforderungen optimal anpassbar ist. Da die Kupferleitbahnen vollständig in den Dielektrikumsschichten eingebettet sind, wird deren Korrosion, insbesondere bei Zuverlässigkeitstest vermieden.By doing in a particularly advantageous embodiment, the Leitbahnebenen Made of copper, the optimum electrical conduction properties accounted for by copper, so that the thickness of the Leitbahnebenen is optimally adaptable according to the electrical power requirements. Since the copper conductive tracks completely embedded in the dielectric layers, their corrosion, especially at reliability test avoided.

Entsprechend einer weiteren vorteilhaften Ausgestaltung der Erfindung wird die oberste, aus Kupfer bestehende Leitbahnebene vor dem Strippen der obersten Resist-Maske von einer Nickel-Gold-Schicht abgedeckt, so dass zum einen die zwischenzeitliche Korrosion auch an den frei liegenden Kontakt-Pads verhindert werden kann und zum anderen die Nickelschicht als Diffusionsbarriere sowie die guten elektrischen Kontaktierungseigenschaften der Goldschicht nutzbar sind.Corresponding a further advantageous embodiment of the invention is the uppermost, copper conductor layer before stripping the top resist mask covered by a nickel-gold layer, so that on the one hand the interim corrosion also on the free lying contact pads can be prevented and on the other hand, the nickel layer as a diffusion barrier as well as the good electrical contacting properties of the gold layer are usable.

Darüber hinaus ist es dienlich, dass die Flächen über den Bond-Pads des Bauelements in jeder Dielektrikumsschicht frei bleiben. Somit werden die Bond-Pads, wie auch die Kontakt-Pads durch den gesamten Multi-Layer-Aufbau bis an die Oberfläche der obersten Dielektrikumsschicht geführt und sind dort für Testzwecke verfügbar, bei denen das Bauelement unabhängig von der Multi-Layer-Redistribution getestet werden soll.Furthermore It is useful that the surfaces over the Bond pads of the device remain free in each dielectric layer. Thus, the bond pads, as well as the contact pads through the entire multi-layer structure to the surface of the top dielectric layer and are there for testing purposes available, where the device is independent to be tested by the multi-layer redistribution.

Eine besonders günstige Ausgestaltung ergibt sich daraus, dass zumindest die oberste Dielektrikumsschicht mittels Spin-Coat-Verfahren aufgebracht wird. Das Spin-Coat-Verfahren zur abschließenden Dielektrikumsbeschichtung führt infolge der Drehbewegung der Bauelemente und der dadurch über deren Rand fließenden Suspension in vorteilhafter Weise zur Seitenrandpassivierung des gesamten Schichtaufbaus.A especially cheap Embodiment results from the fact that at least the uppermost dielectric layer is applied by spin-coat method. The spin-coat process for the final dielectric coating leads due the rotational movement of the components and thereby on their Edge flowing Suspension advantageously for Seitenrandpassivierung of entire layer structure.

Alternativ erweist es sich auch von Vorteil, dass in zumindest einer Dielektrikumsschicht, welche sich zwischen zwei strukturierten Leitbahnebenen befindet, eine metallische Abschirmschicht (Shield-Schicht) eingebettet wird, so dass ein triaxialer Aufbau realisiert ist. Der triaxiale Aufbau ist zur Vermeidung kapazitiver Lasten zwischen zwei benachbarten Leitbahnebenen erforderlich. In diesem Fall wird die Shield-Schicht auf das Potential der inneren abzuschirmenden Leitbahnebene gelegt, so dass eine kapazitive Last auf der abzuschirmenden Leitbahnebene verhindert wird.alternative it is also advantageous that in at least one dielectric layer, which is located between two structured track levels, a metallic shield layer (shield layer) is embedded, so that a triaxial structure is realized. The triaxial structure is to avoid capacitive loads between two adjacent ones Conductor levels required. In this case, the shield layer becomes the potential the inner conductor plane to be shielded so that a capacitive Load is prevented on the Leitbahnebene to be shielded.

Die Erfindung soll nachfolgend anhand eines Ausführungsbei spieles näher erläutert werden. Die zugehörige Zeichnung zeigt inThe Invention will be explained in more detail with reference to an Ausführungsbei game. The associated Drawing shows in

1 ein Beispiel der Umverdrahtung von zwei Bond-Pads in einer 2-Layer-Redistribution als Draufsicht, 1 an example of the rewiring of two bond pads in a 2-layer redistribution as plan view,

2a) und 2b) bis 11a) und 11b) die schematisch dargestellten Verfahrensschritte des erfindungsgemäßer Verfahrens zur Umverdrahtung nach 1 und 2a ) and 2 B ) to 11a ) and 11b ) The schematically illustrated method steps of the inventive method for rewiring after 1 and

12 die Oberfläche der fertig gestellten 2-Layer-Redistribution als Draufsicht. 12 the surface of the completed 2-layer redistribution as a top view.

In 1 ist ein Ausschnitt aus der Oberfläche eines Halbleiterbauelements 6 dargestellt, welcher zwei Bond-Pads 1, 2 aufweist die zu den mit 3, 4 gekennzeichneten, mit der Umverdrahtung herzustellenden Kontakt-Pads mittels in zwei Ebenen ausgeführten Leitbahnen A, B umverdrahtet werden sollen. Hierfür verbindet die in der unteren Leitbahnebene ausgeführte Leitbahn A das Bond-Pad 1 mit dem Kontakt-Pad 3 und die in der oberen Leitbahnebene ausgeführte Leitbahn B das Bond-Pad 2 mit dem Kontakt-Pad 4. Die in dieser 1 dargestellte Schnittlinie X – Y ist jene Schnittlinie, in der die einzelnen Verfahrensschritte entsprechend den 2a, 3a bis 11a dargestellt sind. Die Verfahrensschritte, betrachtet an der Schnittlinie M – N, sind in den 2b, 3b bis 11b dargestellt.In 1 is a section of the surface of a semiconductor device 6 shown which two bond pads 1 . 2 has those with the 3 . 4 marked to be produced with the rewiring contact pads to be rewired by means of executed in two levels interconnects A, B. For this purpose, the executed in the lower Leitbahnebene interconnect A connects the bond pad 1 with the contact pad 3 and those in the upper track plane executed track B the bond pad 2 with the contact pad 4 , The in this 1 illustrated section line X - Y is that section line in which the individual process steps corresponding to 2a . 3a to 11a are shown. The method steps, considered at the section line M - N, are in the 2 B . 3b to 11b shown.

In 2a und 2b ist ein mittels erster Keimschicht 5 kupferkaschiertes, elektronisches Halbleiterbauelement 6, welches die beiden Bond-Pads 1, 2 aufweist. In 3a und 3b ist auf dem elektronischen Halbleiterbauelement 6 die erste Resist-Maske 7 mit einem geeigneten, nicht näher beschriebnen Verfahren aufgebracht und anschließend strukturiert. Die Strukturierung des Resist erfolgt lithografisch und weist Öffnungen überall dort auf, wo sich die Bond-Pads 1, 2 befinden, sowie dort, wo die Leitbahn A und die bis in die zweite Leitbahnebene reichenden Kontakt-Pads 3, 4 herzustel len sind.In 2a and 2 B is a first germ layer 5 copper-clad, electronic semiconductor device 6 which are the two bond pads 1 . 2 having. In 3a and 3b is on the electronic semiconductor device 6 the first resist mask 7 applied with a suitable, unspecified procedure and then patterned. The structuring of the resist is lithographic and has openings wherever the bond pads 1 . 2 and where the interconnect A and the contact pads reaching into the second interconnect level 3 . 4 Herzustel len are.

Entsprechend der 4a und 4b wird nachfolgend auf den in den Öffnungen der ersten Resist-Maske 7 frei liegenden ersten Keimschicht 5 Kupfer abgeschieden und anschließend die erste Resist-Maske 7 und die erste Keimschicht 5 gestrippt (5a und 5b). Das danach mit beispielsweise dem Spin-Coat-Verfahren, bei welchem eine gleichmäßige, dünne Beschichtung mit dem als Suspension vorliegenden Dielektrikum bei drehendem Halbleiterbauelement 6 erfolgt, aufgebrachte erste Dielektrikumsschicht 8, zum Beispiel aus dem Epoxydharz WPER 1050, wird lithografisch strukturiert, so dass die Flächen über den Bond-Pads 1,2 und unter den späteren Kontakt-Pads 3, 4 frei bleiben (6a und 6b).According to the 4a and 4b is subsequent to that in the openings of the first resist mask 7 exposed first germ layer 5 Copper deposited and then the first resist mask 7 and the first germ layer 5 stripped (stripped) 5a and 5b ). This is followed, for example, by the spin-coat method, in which a uniform, thin coating with the dielectric present as a suspension is rotating when the semiconductor component is rotating 6 takes place, applied first dielectric layer 8th , for example, from the epoxy resin WPER 1050, is lithographically structured so that the surfaces above the bond pads 1 . 2 and under the later contact pads 3 . 4 remain free ( 6a and 6b ).

Die Oberfläche der ersten Dielektrikumsschicht 8 und deren Öffnung flächig überdeckend, ist die zweite Keimschicht 9 im beschriebenen Ausführungsbeispiel aus Kupfer aufgesputtert, wie in 7a und 7b ersichtlich, so dass damit der in den 2a, 2b bis 6a, 6b dargestellte Prozessablauf von neuem beginnt. Nachfolgend wird somit die zweite Resist-Maske 10 aufgebracht und ebenfalls lithografisch strukturiert. Jedoch stellen nunmehr die Öffnungen der zweiten Resist-Maske 10 die Strukturen der Bond-Pads 1, 2, der Kontakt-Pads 3, 4 und der oberhalb der bereits angelegten Leitbahn A liegenden Leitbahn B dar (8a, 8b).The surface of the first dielectric layer 8th and covering their opening flat, is the second germ layer 9 sputtered copper in the described embodiment, as in 7a and 7b apparent, so that in the 2a . 2 B to 6a . 6b process sequence starts anew. Subsequently, the second resist mask thus becomes 10 applied and also lithographically structured. However, now make the openings of the second resist mask 10 the structures of the bond pads 1 . 2 , the contact pads 3 . 4 and the lying above the already applied interconnect A interconnect B ( 8a . 8b ).

In den darauf folgenden 3 nacheinander ausgeführten Beschichtungen, beispielsweise mittels Sputtern oder galvanische Abscheidung (Plating), wird das Kupfer der Bond-Pads 1, 2, der Kontakt-Pads 3, 4 und der Leitbahn B sowie die darüber liegende Diffusionsbarriere 11 aus Nickel und die Deckschicht 12 aus Gold aufgebracht (9a, 9b). Nach dem anschließendem Strippen des zweiten Resist-Maske 10 und der zweiten Keimschicht 9 (10a, 10b) wird in einem weiteren Spin-Coat-Prozess die die Leitbahnebenen abdeckende zweite Dielektrikumsschicht 13 aufgebracht und anschließend so strukturiert, dass lediglich die Flächen über den Bond-Pads 1, 2 und die Kontakt-Pads 3, 4 frei liegen (11a, 11b). Das Spin-Coat-Verfahren zur abschließenden zweiten Dielektrikumsbeschichtung führt infolge der Drehbewegung des Halbleiterbauelements 6 und der dadurch über deren Rand fließenden Suspension des Dielektrikum in vorteilhafter Weise zur Seitenrandpassivierung des gesamten Schichtaufbaus.In the following 3 One after another coatings, for example by sputtering or plating, the copper of the bond pads 1 . 2 , the contact pads 3 . 4 and the interconnect B and the overlying diffusion barrier 11 made of nickel and the top layer 12 made of gold ( 9a . 9b ). After the subsequent stripping of the second resist mask 10 and the second germ layer 9 ( 10a . 10b ), in a further spin-coat process, the second dielectric layer covering the conductive layers is formed 13 applied and then patterned so that only the areas above the bond pads 1 . 2 and the contact pads 3 . 4 lie free ( 11a . 11b ). The spin-coating process for the final second dielectric coating results from the rotational movement of the semiconductor device 6 and the suspension of the dielectric flowing over its edge in an advantageous manner for the side edge passivation of the entire layer structure.

Die in 12 dargestellte Oberfläche des die 2-Layer-Redistribution aufweisenden Halbleiterbauelements 6 zeigt somit lediglich noch die Flächen über den Bond-Pads 1, 2, welche zu den Kontakt-Pads 3, 4 mittels der zwei über einander liegenden und durch eine Dielektrikumsschicht isolierten Leitbahnebenen umverdrahtet sind. Die Bond-Pads 1, 2 wurden im beschriebenen Ausführungsbeispiel für unabhängig von der Umverdrahtung mögliche Testzwecken bis an die Oberfläche der 2-Layer-Redistribution geführt und die Kontakt-Pads 3, 4 erfindungsgemäß bereits auf der Oberfläche des Halbleiterbauelements angelegt.In the 12 illustrated surface of the 2-layer redistribution having semiconductor device 6 thus only shows the areas above the bond pads 1 . 2 leading to the contact pads 3 . 4 are rewired by means of two overlying and insulated by a dielectric layer interconnect levels. The bond pads 1 . 2 In the described exemplary embodiment, possible test purposes were carried out independently of the rewiring up to the surface of the 2-layer redistribution and the contact pads 3 . 4 According to the invention already applied to the surface of the semiconductor device.

Das beschriebene Ausführungsbeispiel ist zur besseren Übersicht auf zwei Bond-Pads und zwei Leitbahnebenen beschränkt, ist aber bei komplexen Bond-Pad-Anordnungen durch mehrfache Wiederholungen der Prozessschritte zum Aufbringen der Keimschicht, der Resist-Maske, der Leitbahnen und Pads in den Maskenöffnungen und dem Strippen der Resist-Maske und der Keimschicht sowie dem Auftragen der Dielektrikumsschicht vor dem Aufbringen der Nickel- und Gold-Schicht den Anwenderanforderungen entsprechend erweiterbar.The described embodiment is for a better overview limited to two bond pads and two conductive layers but in complex bond pad arrangements by multiple repetitions the process steps for applying the seed layer, the resist mask, the conductive lines and pads in the mask openings and stripping the resist mask and the seed layer as well as the application of the dielectric layer prior to applying the nickel and gold layer to user requirements expandable accordingly.

11
Bond-Pad, Fläche über dem Bond-PadBond pad, Area above the Bonding pad
22
Bond-Pad, Fläche über dem Bond-PadBond pad, Area above the Bonding pad
33
Kontakt-Pad, Fläche unter dem Kontakt-PadContact pad, area under the contact pad
44
Kontakt-Pad, Fläche unter dem Kontakt-PadContact pad, area under the contact pad
55
erste Keimschichtfirst seed layer
66
HalbleiterbauelementSemiconductor device
77
erste Resist-Maskefirst Resist mask
88th
erste Dielektrikumsschichtfirst dielectric
99
zweite Keimschichtsecond seed layer
1010
zweite Resist-Maskesecond Resist mask
1111
Diffusionsbarrierediffusion barrier
1212
Deckschichttopcoat
1313
zweite Dielektrikumsschichtsecond dielectric
M – NM - N
Schnittlinieintersection
X – YX - Y
Schnittlinieintersection

Claims (6)

Verfahren zur Herstellung komplex strukturierter Leitbahnebenen mit Kontaktflächen auf elektronischen Bauelementen, wobei auf der die Bond-Pads aufweisenden Oberfläche des Bauelements eine Keimschicht abgeschieden wird, auf der mittels einer ersten Resist-Maske eine erste strukturierte Leitbahnebene einschließlich der Flächen der Kontakt-Pads galvanisch abgeschieden und nach dem Strippen der Resist-Maske sowie der Keimschicht die erste Leitbahnebene mit einer ersten Dielektrikumsschicht, die Kontakt-Pads frei lassend, abgedeckt werden, dadurch gekennzeichnet, dass als Dielektrikum ein kalt härtendes Dielektrikum verwendet wird und dass die Prozessschritte zur Herstellung einer Keimschicht (5), zur Abscheidung einer strukturierten Leitbahnebene mittels Resist-Maske (7) und zur Abdeckung mit einer Dielektrikumsschicht (8) zumindest ein weiteres Mal zur Herstellung einer weiteren abgedeckten, strukturierten Leitbahnebene wiederholt werden.A method for producing complex-structured Leitbahnebenen with contact surfaces on electronic components, wherein on the surface of the device having the bonding pads a seed layer is deposited on the means of a first resist mask, a first patterned Leitbahnebene including the surfaces of the contact pads galvanically deposited and after stripping the resist mask and the seed layer, the first conductive layer plane having a first dielectric layer leaving the contact pads free, characterized in that a cold-hardening dielectric is used as the dielectric and that the process steps for producing a seed layer ( 5 ), for depositing a structured interconnect plane by means of a resist mask ( 7 ) and for covering with a dielectric layer ( 8th ) are repeated at least once more to produce another covered, structured track plane. Verfahren zur Herstellung komplex strukturierter Leitbahnebenen Nach Anspruch 1, dadurch gekennzeichnet, dass die Leitbahnebenen aus Kupfer bestehen.Process for the preparation of complex structured Leitbahnebenen According to claim 1, characterized in that the Leitbahnebenen consist of copper. Verfahren zur Herstellung komplex strukturierter Leitbahnebenen nach Anspruch 2, dadurch gekennzeichnet, dass die oberste Leitbahnebene vor dem Strippen der obersten Resist-Maske von einer Nickel-Gold-Schicht (11;12) abgedeckt wird.Process for the production of complex structured conductive track planes according to claim 2, characterized in that the uppermost conductive track plane before stripping the uppermost resist mask from a nickel-gold layer ( 11 ; 12 ) is covered. Verfahren zur Herstellung komplex strukturierter Leit bahnebenen nach einem der Ansprüche 12 bis 3 dadurch gekennzeichnet, dass die Flächen über den Bond-Pads (1;2) des Bauelements in jeder Dielektrikumsschicht (8;13) frei bleiben.Method for producing complex-structured guide track planes according to one of Claims 12 to 3, characterized in that the surfaces over the bond pads ( 1 ; 2 ) of the device in each dielectric layer ( 8th ; 13 ) remain free. Verfahren zur Herstellung komplex strukturierter Leitbahnebenen nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass zumindest die oberste Dielektrikumsschicht (13) mittels Spin-Coat-Verfahren aufgebracht wird.Method for producing complex-structured conductor track planes according to one of Claims 1 to 4, characterized in that at least the uppermost dielectric layer ( 13 ) is applied by spin-coat method. Verfahren zur Herstellung komplex strukturierter Leitbahnebenen nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass in zumindest einer Dielektrikumsschicht (8;13), welche sich zwischen zwei strukturierten Leitbahnebenen befindet, eine metallische Abschirmschicht (Shield-Schicht) eingebettet wird.Method for producing complex-structured conductive track planes according to one of claims 1 to 5, characterized in that in at least one dielectric layer ( 8th ; 13 ), which is located between two structured conductive layers, a metallic shielding layer (shield layer) is embedded.
DE200410032761 2004-07-06 2004-07-06 Strip conductor production method for complex-structured strip conductor surfaces with contact surfaces on electronic components deposits a germinal coating on a surface with bond pads Withdrawn DE102004032761A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410032761 DE102004032761A1 (en) 2004-07-06 2004-07-06 Strip conductor production method for complex-structured strip conductor surfaces with contact surfaces on electronic components deposits a germinal coating on a surface with bond pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410032761 DE102004032761A1 (en) 2004-07-06 2004-07-06 Strip conductor production method for complex-structured strip conductor surfaces with contact surfaces on electronic components deposits a germinal coating on a surface with bond pads

Publications (1)

Publication Number Publication Date
DE102004032761A1 true DE102004032761A1 (en) 2006-01-26

Family

ID=35511524

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410032761 Withdrawn DE102004032761A1 (en) 2004-07-06 2004-07-06 Strip conductor production method for complex-structured strip conductor surfaces with contact surfaces on electronic components deposits a germinal coating on a surface with bond pads

Country Status (1)

Country Link
DE (1) DE102004032761A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112804B4 (en) 2014-08-04 2019-05-16 Infineon Technologies Ag Source-down semiconductor device and method for its formation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0626727A2 (en) * 1993-05-24 1994-11-30 International Business Machines Corporation Thin-film wiring layout for a non-planar thin-film structure
EP1006569A2 (en) * 1998-12-04 2000-06-07 Canon Sales Co., Inc. Deposition of an insulating film
US20040040855A1 (en) * 2002-08-28 2004-03-04 Victor Batinovich Method for low-cost redistribution and under-bump metallization for flip-chip and wafer-level BGA silicon device packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0626727A2 (en) * 1993-05-24 1994-11-30 International Business Machines Corporation Thin-film wiring layout for a non-planar thin-film structure
EP1006569A2 (en) * 1998-12-04 2000-06-07 Canon Sales Co., Inc. Deposition of an insulating film
US20040040855A1 (en) * 2002-08-28 2004-03-04 Victor Batinovich Method for low-cost redistribution and under-bump metallization for flip-chip and wafer-level BGA silicon device packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112804B4 (en) 2014-08-04 2019-05-16 Infineon Technologies Ag Source-down semiconductor device and method for its formation

Similar Documents

Publication Publication Date Title
DE102008045744B4 (en) Semiconductor device having an electronic component coupled to a backside of a chip and method of manufacture
EP1716595A2 (en) Semiconductor component comprising a stack of semiconductor chips and method for producing the same
EP1186035A1 (en) Electronic component with flexible contact structures and method for the production of said component
DE10234951A1 (en) Production of a semiconductor module used e.g. in computers comprises applying a structured connecting layer on a substrate, applying active and/or passive switching units, connecting using a filler and applying electrical connecting units
EP1620893B1 (en) Method for the manufacture of a panel and method for the manufacture of electronic components comprising stacked semiconductor chips from the panel
DE102004039906A1 (en) Electronic component with a number of integrated members, is formed by producing members with a surface that contains a circuit, and connecting components using bond wires
DE19731983A1 (en) Contactlessly operated data carrier
EP3508040B1 (en) Printed circuit board and process to manufacture a printed circuit board
DE102005062967A1 (en) High-frequency conductor for packaging of integrated circuits
DE102014115655A1 (en) Redistribution layer and method of forming a redistribution layer
DE102018112828A1 (en) A method of fabricating a memory with a stacked integrated circuit chip
DE102009058764A1 (en) Method for producing an electronic assembly and electronic assembly
DE102006006825A1 (en) Semiconductor component e.g. ball grid array semiconductor component, has semiconductor chip with protective casing, and soldering ball arranged in recess of electrical insulating layer and connected with connecting carrier
DE10241589B4 (en) Method for solder stop structuring of elevations on wafers
DE102004032761A1 (en) Strip conductor production method for complex-structured strip conductor surfaces with contact surfaces on electronic components deposits a germinal coating on a surface with bond pads
DE10239081A1 (en) Production of a semiconductor device used as a wafer level/chip size package, involves applying conductor strips to a semiconductor substrate, structuring the strips, and applying a solder layer to the structured strips
DE102004030800B4 (en) Process for producing a ceramic printed circuit board
DE102008026347A1 (en) Power-electronic arrangement, has electrically conducting regions arranged in edge region, where arrangement between one of conducting regions and base body comprises electrically conductive connection
DE19743289A1 (en) High density multilevel interconnect substrate, especially for multi-chip modules, has insulation levels of different materials
DE10339762B4 (en) Chip stack of semiconductor chips and method of making the same
EP1116420B1 (en) Printed circuit plate used for testing electric components
DE102004061307B4 (en) Semiconductor device with passivation layer
DE10345395B4 (en) Semiconductor module and method for producing a semiconductor module
DE102004041888B4 (en) A manufacturing method of semiconductor device with stacked semiconductor devices
DE102005032804B4 (en) Multilayer structure for receiving an electronic circuit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee