DE10154532C2 - Digitalschaltkreis, WLAN-Emulationstestgerät, Digitaldatenerzeugungsvorrichtung und Verfahren zum Erzeugen und Ausgeben von Digitaldaten mit beliebiger Wahrscheinlichkeitsverteilung - Google Patents

Digitalschaltkreis, WLAN-Emulationstestgerät, Digitaldatenerzeugungsvorrichtung und Verfahren zum Erzeugen und Ausgeben von Digitaldaten mit beliebiger Wahrscheinlichkeitsverteilung

Info

Publication number
DE10154532C2
DE10154532C2 DE2001154532 DE10154532A DE10154532C2 DE 10154532 C2 DE10154532 C2 DE 10154532C2 DE 2001154532 DE2001154532 DE 2001154532 DE 10154532 A DE10154532 A DE 10154532A DE 10154532 C2 DE10154532 C2 DE 10154532C2
Authority
DE
Germany
Prior art keywords
data
digital
probability distribution
random
digital data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2001154532
Other languages
English (en)
Other versions
DE10154532A1 (de
Inventor
Dirk Haentzschel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE2001154532 priority Critical patent/DE10154532C2/de
Publication of DE10154532A1 publication Critical patent/DE10154532A1/de
Application granted granted Critical
Publication of DE10154532C2 publication Critical patent/DE10154532C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/582Pseudo-random number generators
    • G06F7/584Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Die Erfindung betrifft allgemein Zufallsgeneratoren und insbesondere digitale Schaltkreise zum Erzeugen und Ausgeben digitaler Daten mit einer willkürlichen Wahrscheinlichkeitsverteilung, ein WLAN-Emulationstestgerät, das einen solchen Schaltkreis umfasst, sowie ein Verfahren hierfür.
2. Beschreibung des Standes der Technik
Ein schnurloses lokales Netz (wireless Local Area Network; wireless LAN, WLAN) ist ein flexibles Datenkommunikationssystem, das als Erweiterung zu oder als Al­ ternative für ein schnurgebundenes LAN implementiert ist. Unter Verwendung von Funkfrequenz- (Radiofrequenz, RF) oder Infrarottechnologie senden und empfan­ gen schnurlose LANs Daten über die Luft, wobei sie den Bedarf an verkabelten Verbindungen minimieren. Somit kombinieren schnurlose LANs Datenkonnektivität mit Nutzermobilität.
Die meisten schnurlosen LAN-Systeme verwenden die Spreizspektrumtechnologie (Spread Spectrum), eine Breitbandfunkfrequenztechnik, die zur Verwendung in zuverlässigen, sicheren und missionskritischen Kommunikationssystemen entwic­ kelt wurde. Die Spreizspektrumtechnologie wurde entworfen, um die Bandbreiten­ effizienz zugunsten der Zuverlässigkeit, Integrität und Sicherheit auszugleichen. Zwei Typen von Spreizspektrumfunksystemen werden häufig verwendet: Fre­ quenzsprungsysteme (Frequency Hopping) und Direktsequenzsysteme. Jeder Empfänger muss die Parameter des Spreizspektrumsignals, das gesendet wird, kennen, da andernfalls das Spreizspektrumsignal wie Hintergrundrauschen aus­ sieht.
Bei der Emulation und/oder dem Testen einer Schnurlos-LAN-Einrichtung unter Verwen­ dung eines WLAN-Emulations-/Testequipments ist es folglich ein entscheidender Punkt, dass das Emulations-/Testgerät digitales Rauschen einer willkürlichen Verteilung erzeu­ gen kann. Es ist allgemein bekannt, dass die Verteilung das ist, was das Rauschen cha­ rakterisiert. Beispielsweise hat weißes Rauschen eine konstante Verteilung, also ein Frequenzspektrum, das stetig und uniform (gleichförmig) über ein spezifiziertes Fre­ quenzband ist, so dass die Leistungsdichte über einen endlichen Frequenzbereich kon­ stant ist. Wenn die Verteilung zum Beispiel durch eine Gaußfunktion beschrieben wer­ den kann, wird das sich ergebende Rauschen Gaußsches Rauschen genannt.
Wenn Rauschdaten erzeugt werden sollen, die eine nicht-gleichförmige Verteilung auf­ weisen, kann dies durch Verwendung eines Pseudozufallszahlen-Algorithmus' getan werden, der die Gewichtung der sich ergebenden Zahlen gemäß der gewünschten Zu­ fallsverteilung gestattet. Jedoch sind solche mathematischen Transformationsalgorith­ men schwierig zu implementieren, da sie gewöhnlich eine hohe Verarbeitungsleistung erfordern, um die Gewichtungsfunktion durchzuführen. Darüber hinaus würden solche Algorithmen nur schwer an geänderte Wahrscheinlichkeitsverteilungen angepasst wer­ den können, wenn sie als digitale Schaltkreise implementiert sind. Ein weiterer Nachteil würde darin bestehen, dass infolge der einbezogenen Gewichtungsmechanismen die Algorithmen für eine Anzahl von Anwendungen nicht mit hinreichender Geschwindigkeit arbeiten würden.
US 6,167,553 A beschreibt eine Technik zum spiralen Verwürfeln. Dieser Stand der Technik betrifft die Umwandlung von Eingangswerten in Ausgangswerte unter Verwen­ dung einer nichtlinearen 1 : 1-Abbildung. Der Begriff "1 : 1-Abbildung" bedeutet, dass es für jedes mögliche Muster an Eingabebits ein eindeutiges entsprechendes Muster an Aus­ gabebits gibt Es wird beschrieben, dass eine nichtlineare Abbildung des Eingangs auf den Ausgang dadurch bereitgestellt werden kann, dass eine Substitutionsbox oder Look- up-Tabelle verwendet wird, wobei noch garantiert bleibt, dass die Abbildung eine 1 : 1- Abbildung ist. Der Inhalt der Substitutionsbox kann vollständig zufallsgetrieben gewählt werden, solange kein Ausgabemuster mehr als einmal verwendet wird, um die ge­ wünschte 1 : 1-Beziehung aufrecht zu. Die beschriebene Technik verwendet lineare Rückkoppelschieberegister.
US 5,179,641 A beschreibt eine Bildaufbereitung getönter Flächen mittels randlokali­ siertem Pseudorauschen. Der Pseudorauschgenerator kann aus einem linearen Rückkoppelschieberegister aufgebaut sein, um gleichförmig verteilte Zufallsbruch­ werte zu erzeugen (Spalte 4, Zeilen 1 bis 3). Ferner kann ein Farb-Look-up- Tabellenspeicher verwendet werden (Spalte 11, Zeile 4).
ÜBERSICHT ÜBER DIE ERFINDUNG
Ein verbesserter Digitalschaltkreis zur Erzeugung und Ausgabe von Digitaldaten mit ei­ ner willkürlichen (beliebigen) Wahrscheinlichkeitsverteilung und für ein entsprechendes WLAN-Emulations-/Testgerät wird bereitgestellt ohne das Erfordernis, komplizierte ma­ thematische Transformationsalgorithmen durchzuführen.
Die Erfindung wird durch die Gegenstände der unabhängigen Patentansprüche angege­ ben. Bevorzugte Ausgestaltungen sind in den Unteransprüchen definiert.
In einer Ausgestaltung wird ein Digitalschaltkreis bereitgestellt zum Erzeugen und Aus­ geben von Digitaldaten mit einer willkürlichen Wahrscheinlichkeitsverteilung, wobei der Schaltkreis einen LFSR-Zufallsgenerator und einen Speicher umfasst. Der LFSR-Zufallsgenerator ist eingerichtet zum Ausgeben einer Sequenz uniform verteilter Zufallsdaten. Der Speicher speichert eine Nachschlagetabelle (Look-Up- Tabelle), die die Digitaldaten enthält, und die Anzahl des Auftretens all der Digital­ daten in der Look-Up-Tabelle repräsentiert die willkürliche Zufallsverteilung. Der LFSR-Zufallsgenerator ist mit dem Speicher verbunden zum Zuführen der Zufalls­ daten zu dem Speicher zum Adressieren der Look-Up-Tabelle. Weiterhin ist der Speicher eingerichtet zur Ausgabe der in der Look-Up-Tabelle an dem Speicherort, der durch den LFSR-Zufallsgenerator adressiert ist, gespeicherten Daten.
In einer anderen Ausgestaltung kann ein WLAN-Emulations-/Testgerät bereitge­ stellt werden, das einen Digitalrauschgenerator zum Erzeugen von Rauschdaten mit einer nicht-gleichförmigen Wahrscheinlichkeitsverteilung umfasst. Das Gerät umfasst ferner eine Steuereinheit zum Steuern des Digitalrauschgenerators, um die Rauschdaten zu erzeugen und zum Ausgeben der erzeugten Rauschdaten an eine externe Zielschaltung. Der Digitalrauschgenerator umfasst einen LFSR- Zufallsgenerator zum Ausgeben einer Sequenz uniform verteilter Zufallsdaten. Der Digitalrauschgenerator umfasst ferner einen Speicher, der eine Look-Up-Tabelle speichert, die die Rauschdaten enthält. Die Anzahl des Auftretens all der Rausch­ daten in der Look-Up-Tabelle repräsentiert die nicht-gleichförmige Wahrscheinlich­ keitsverteilung. Der LFSR-Zufallsgenerator ist mit dem Speicher verbunden, um die Zufallsdaten dem Speicher zuzuführen zur Adressierung der Look-Up-Tabelle, und der Speicher ist eingerichtet zum Ausgeben der Rauschdaten, die in der Look-Up- Tabelle an dem Speicherort gespeichert sind, der durch den LFSR-Zufallsgenerator adressiert ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die beigefügten Zeichnungen wurden in die Beschreibung eingefügt und bilden einen Teil derselben zum Zwecke der Erläuterung der Prinzipien der Erfindung. Die Zeichnungen sind nicht als die Erfindung auf nur die verdeutlichten und beschrie­ benen Beispiele, wie die Erfindung gemacht und verwendet werden kann, beschränkend zu verstehen. Weitere Merkmale und Vorteile werden aus der folgen­ den und genaueren Beschreibung der Erfindung deutlich werden, wie in den bei­ gefügten Zeichnungen verdeutlicht, in denen:
Fig. 1 eine LFSR-Fibonacci-Implementierung verdeutlicht;
Fig. 2 eine LFSR-Galois-Implementierung verdeutlicht;
Fig. 3 eine Gaußsche Wahrscheinlichkeitsverteilung verdeutlicht;
Fig. 4 eine nicht-gleichförmige, asymmetrische Wahrscheinlichkeitsverteilung ver­ deutlicht;
Fig. 5 ein Ausführungsbeispiel des Digitalzufallsgenerators verdeutlicht zur Ver­ wendung von sowohl symmetrischen als auch asymmetrischen Wahrscheinlich­ keitsverteilungen;
Fig. 6 ein Beispiel verdeutlicht einer Look-Up-Tabelle zur Verwendung mit sowohl symmetrischen als auch asymmetrischen Wahrscheinlichkeitsverteilungen;
Fig. 7 eine andere Ausführungsform des Digitalzufallsgenerators zur Verwendung mit symmetrischen Wahrscheinlichkeitsverteilungen verdeutlicht;
Fig. 8 ein Beispiel einer Look-Up-Tabelle ist zur Verwendung mit symmetrischen Wahrscheinlichkeitsverteilungen;
Fig. 9 eine weitere Ausführungsform des Digitalzufallsgenerators zur Verwendung mit symmetrischen Wahrscheinlichkeitsverteilungen verdeutlicht; und
Fig. 10 eine Ausführungsform des WLAN-Emulations-/Testgeräts verdeutlicht.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Die verdeutlichenden Ausgestaltungen der Erfindung werden unter Bezugnahme auf die Figuren beschrieben, in denen gleiche Elemente und Strukturen durch glei­ che Bezugszeichen angegeben sind.
Den hier beschriebenen Ausgestaltungen liegt die Erkenntnis zugrunde, dass ein digitaler Hardwareschaltkreis zum Erzeugen von Zufallsdaten willkürlicher Wahr­ scheinlichkeitsverteilungen am besten unter Verwendung eines LFSR (Linear Feedback Shift Register, lineares Rückkoppelschieberegister) bewerkstelligt wer­ den kann, obwohl LFSR-Zufallsgeneratoren bekannt dafür sind, Rauschen einer uniformen Verteilung zu erzeugen. Jedoch werden LFSR-Generatoren allgemein zum Zwecke der Erzeugung von Pseudozufallssequenzen für CDMA- Luftschnittstellen verwendet, insbesondere für die Direktsequenz- Spektrumspreizung. Somit birgt die Verwendung eines LFSR den Vorteil in sich, dass Ausgestaltungen implementiert werden können unter Verwendung binärer logischer Schaltkreise, die auf dem Gebiet in hohem Maße verfügbar sind. Weiter­ hin haben binäre logische Schaltkreise ein sehr einfaches Design und gestatten somit einen Hochgeschwindigkeitsbetrieb. Dies ist insbesondere vorteilhaft bei An­ wendung in einem WLAN-Emulations-/Testequipment.
Lineare Rückkoppelschieberegister sind Schieberegister, die eine Anzahl von Ver­ zögerungselementen enthalten, die seriell verbunden sind. Einige der Ausgänge der Verzögerungselemente sind mit den Ausgängen anderer Verzögerungsele­ mente unter Verwendung linearer Kombinationselemente kombiniert und an den Eingang des ersten Verzögerungselements in dieser Reihe zurückgekoppelt.
Es gibt unter anderem zwei Implementierungen, die als lineare Rückkoppelschiebe­ register in den Schaltkreisen der Erfindung verwendet werden können. Diese zwei Implementierungen sind in den Fig. 1 und 2 dargestellt. Wie gesehen werden kann, verwenden die LFSR beider Implementierungen D-Flip-Flops D1 . . . Dm 100, 110, 120 als Verzögerungselemente. Eine Anzahl möglicher Zweige wird zwischen der Signalleitung, die die Flip-Flops verbindet, und der Rückkoppelleitung bereitge­ stellt. Exklusiv-ODER-Gatter (XOR) 130, 140, 150, 200, 210, 220 werden als linea­ re Kombinationselemente verwendet, und die Zweige weisen ferner ein Gewich­ tungselement 160, 170, 180, 230, 240, 250 auf, das die Rückkoppelgewichte w1 . . . wm-1 anwendet.
Das lineare Rückkoppelschieberegister, das sich in Fig. 1 findet, ist die soge­ nannte Fibonacci-Implementierung oder Out-Of-Line-Konfiguration und wird oft Simple-Type- (s-Type) Implementierung genannt. Die Bezeichnung Out-Of-Line- Konfiguration wird gewählt, weil die linearen Kombinierer, d. h. die XOR-Gatter 130, 140, 150 in dem Rückkoppelpfad angeordnet sind. Der Fibonacci-LFSR ist ein einfaches Schieberegister, in dem eine binär gewichtete Modulo-2-Summe der Tabs an den Eingang zurückgekoppelt wird.
Der in Fig. 2 gezeigte LFSR ist die sogenannte Galois-Implementierung oder In- Line-Kombination, oft m-Typ-Implementierung (modularer Typ) genannt. Die linea­ ren Kombinierer (XOR-Gatter) 200, 210, 220 sind in dem Schieberegisterpfad posi­ tioniert.
Die Differenz zwischen den zwei Grundtypen des LFSR besteht darin, ob jede nächste Stufe in dem Schieberegister von einem der XOR-Gatter versorgt wird (Galois-Typ) oder ob die XOR-Gatter sich nur im Rückkoppelpfad finden (Fibonac­ ci-Typ). Die Mathematik dieser Generatoren ist jedoch äquivalent.
Die XOR-Gatter 130, 140, 150, 200, 210, 220 sind in den Fig. 1 und 2 mit Addi­ tionssymbolen in Kreisen dargestellt, um den Umstand zu zeigen, dass XOR-Gatter tatsächlich Modulo-2-Addierer sind. Die Wahrheitstabelle für den Modulo-2- Addierer ist im Folgenden gezeigt.

0 + 0 = 0
1 + 0 = 1
0 + 1 = 1
1 + 1 = 0
Es ist festzustellen, dass anstelle von XOR-Gattern ohne substanzielle Änderungen XNOR-Gatter verwendet werden können. Der Unterschied betrifft hauptsächlich die möglichen Anfangszustände, die für den Betrieb des LFSR verwendet werden kön­ nen. Wenn XOR-Gatter verwendet werden, um die Rückkoppeleingabe für das Schieberegister zu erzeugen, ist der Zustand, der nur aus Nullen besteht, nicht erlaubt, da der LFSR diesen Zustand niemals verlassen würde. Wenn XNOR- Gatter verwendet werden, dann ist der Zustand mit nur Einsen aus demselben Grund nicht erlaubt. Die Wahl hängt weitgehend davon ab, wie der LFSR imple­ mentiert ist, z. B. ob eine Vorgabeoption (Preset-Option) oder eine Rücksetzoption (Reset-Option) existiert.
Wenn ein lineares Rückkoppelschieberegister mit einem beliebigen nicht-trivialen Anfangszustand beginnt, fängt es an, angetrieben durch ein Taktsignal alle ande­ ren nicht-trivialen Zustände zu durchlaufen, bevor es dies wiederholt. Da die in Fig. 1 und 2 gezeigten LFSR m Verzögerungselemente 100, 110, 120 aufweisen, gibt es 2m - 1 nicht-triviale Zustände des m-Bit-Zustandsregisters. Somit erzeugen die LFSR Sequenzen mit einer Wiederholungslänge von 2m - 1, wobei die Register­ felder nach 2m - 1 Takten alle möglichen Werte mit Ausnahme des trivialen Wertes enthalten. Diese Konfiguration wird folglich oft Maximallängen-Konfiguration ge­ nannt.
Die oben diskutierten LFSR-Schaltkreise oder irgend eine alternative Konfiguration können in den hier beschriebenen Digitalschaltkreisen verwendet werden. Es ist anzumerken, dass die LFSR vor einer Wiederholung durch alle nicht-trivialen Zu­ stände umlaufen und die ausgegebene Verteilung eines LFSR-Zufallsgenerators folglich eine uniforme (gleichförmige) Verteilung ist.
Wie bereits erwähnt, sind verschiedene hier beschriebene Ausgestaltungen auf die Erzeugung willkürlicher nicht-gleichförmiger Wahrscheinlichkeitsverteilungen ge­ richtet und verwenden einen LFSR-Zufallsgenerator zu diesem Zwecke, obwohl solche Generatoren für die Erzeugung gleichförmiger Verteilungen bekannt sind. Deshalb werden nun unter Bezugnahme auf die Fig. 3 und 4 Beispiele nicht- gleichförmiger Verteilungen diskutiert, bevor weitere Details erläutert werden.
In Fig. 3 ist eine Gaußsche Verteilung gezeigt. Für jede Datenprobe [dn-1dn-2 . . . d0], die ausgegeben werden soll, gibt die Verteilung einen Wert der Wahrscheinlichkeit an, mit der diese Probe ausgegeben wird:
Während die in Fig. 3 gezeigte Gaußsche Wahrscheinlichkeitsverteilung eine symmetrische Verteilung ist, d. h. die einer positiven Datenprobe zugehörige Wahr­ scheinlichkeit ist identisch mit der der entsprechenden negativen Datenprobe zu­ gehörenden Wahrscheinlichkeit, existieren Wahrscheinlichkeitsverteilungen, die asymmetrisch sind. Ein Beispiel einer asymmetrischen Verteilung ist in Fig. 4 dar­ gestellt. Wie gezeigt ist, verhalten sich die Wahrscheinlichkeitswerte der negativen Datenproben im Wesentlichen linear, wohingegen die Wahrscheinlichkeitsvertei­ lung für die positiven Datenproben am Anfang annähernd flach ist und dann auf Null abfällt. Es ist ersichtlich, dass die in Fig. 4 gezeigte Wahrscheinlichkeitsver­ teilung nur der Erklärung dient und die Erfindung als jede Art einer willkürlichen, nicht-gleichförmigen Verteilung betreffend zu verstehen ist.
Wird nun zu Fig. 5 übergegangen, die eine Ausgestaltung der vorliegenden Erfin­ dung zeigt, umfasst der Digitalzufallsgenerator einen LFSR vom Fibonacci-Typ und eine Look-Up-Tabelle 550. Der LFSR vom Fibonacci-Typ ist gezeigt mit fünf Flip- Flops, d. h. m = 5, wobei das Gewicht w1 den Wert eins aufweist und die verbleiben­ den Gewichte null sind. Die Ausgangssignale jedes Flip-Flops 500-540 werden der Look-Up-Tabelle 550 zugeführt zum Zwecke ihrer Adressierung. Somit liefern die Flip-Flop-Zustände die Adressenbits a0, a1, a2, a3, a4. In Erwiderung darauf, dass die Adressbits an den Adress-Port der Look-Up-Tabelle 550 geliefert werden, gibt die Tabelle die Probedaten [d3d2d1d0] aus, die an der Adresse [a4a3a2a1a0] gespei­ chert sind. Die Look-Up-Tabelle 550 kann mit einem Freigabeport (enable) und einem Taktanschluss zum Triggern des Datenabrufs versehen sein.
Ein Beispiel für den Inhalt der Look-Up-Tabelle 550 ist in Fig. 6 gezeigt. In diesem Beispiel geht der Adressraum von 00001 bis 11111 und die Look-Up-Tabelle spei­ chert an jedem Speicherort eine Datenprobe. In dem Beispiel von Fig. 6 sind die Datenproben in aufsteigender Reihenfolge gespeichert. Es ist jedoch anzumerken, dass eine abfallende Reihenfolge ebenfalls verwendet werden kann. Die Verwen­ dung von aufsteigenden und abfallende Reihenfolgen ist insbesondere vorteilhaft, wenn die Look-Up-Tabelle gefüllt wird, da der Prozess des Speicherns der Daten in einfacher Weise mit hoher Geschwindigkeit durchgeführt werden kann und somit sehr bequem ist. Es wird angemerkt, dass andere Ausgestaltungen möglich sind, in denen die Probedaten unregelmäßig gespeichert werden.
Die Look-Up-Tabelle 550 enthält für jede Ausgabeprobe wenigstens eine Minimal­ anzahl für ihr Vorkommen, um die gewünschte Verteilung zu repräsentieren. Die Probe mit der niedrigsten Wahrscheinlichkeit muss nur einmal vorkommen und Proben mit höheren Wahrscheinlichkeiten kommen mehrere Male vor. In dem in Fig. 6 gezeigten Beispiel kommt die Probe [d3d2d1d0] = 0000 dreimal vor, nämlich an den Adressen [a4a3a2a1a0] = 00001, 00010 und 00011. Der Datenprobe ist folg­ lich eine Wahrscheinlichkeit zugeordnet, die dreimal größer als beispielsweise die Wahrscheinlichkeit der Datenprobe [d3d2d1d0] = 1111 ist.
In dem Beispiel von Fig. 6 ist der Adressraum mit einer Tiefe von fünf Bits gezeigt, und die Datenprobendichte ist als vier gezeigt. Es ist beabsichtigt, dass andere Werte in anderen Ausgestaltungen verwendet werden können. Die tatsächliche Wahl kann von der gewünschten Auflösung der Wahrscheinlichkeitsverteilung ab­ hängen. Da es in dem Beispiel von Fig. 6 Datenproben gibt, die nur einmal vorkommen, wird die niedrigste Wahrscheinlichkeit durch eine Anzahl des Vorkom­ mens repräsentiert, die eins ist. Wenn die höchste Anzahl des Vorkommens drei beträgt, ist die Gesamtzahl der verschiedenen Wahrscheinlichkeitswerte in diesem Beispiel vier. Es kann erkannt werden, dass durch die Verwendung tieferer Adress- und Datenräume die Wahrscheinlichkeitsverteilungsauflösung auf ein beliebiges Maß angehoben werden kann.
Während in Fig. 5 der Digitalzufallsgenerator als einen LSFR und eine Look-Up- Tabelle enthaltend gezeigt worden ist und die Adressbits zum Auslesen der Look- Up-Tabelle direkt von jedem der Flip-Flops 500-540 abgenommen werden, wird in einem anderen nicht gezeigten Ausführungsbeispiel nur das Ausgangssignal von Flip-Flop 500 verwendet. Dies ist möglich, weil der LFSR ein Schieberegister ist, so dass der Speicherzustand jedes Flip-Flops nach einer Anzahl von Taktzyklen bis zum Flip-Flop 500 durchlaufen wird. Wenn nur das Ausgangssignal von Flip-Flop 500 verwendet wird, wird dieses Bit benutzt, um einen Puffer zu füllen, der die Flip- Flop-Zustände der letzten m Taktzyklen speichert. Der Pufferinhalt wird dann an den Adress-Port der Look-Up-Tabelle 550 zum Abrufen der Probendaten geliefert.
Wird nun auf Fig. 7 Bezug genommen, so wird eine weitere Ausgestaltung nun in weiteren Einzelheiten beschrieben, die für symmetrische Wahrscheinlichkeitsver­ teilungen erstellt wurde. Wie aus Fig. 3 gesehen werden kann, haben symmetri­ sche Wahrscheinlichkeitsverteilungen die selben Wahrscheinlichkeitswerte im ne­ gativen Datenraum verglichen mit dem positiven Datenraum. Es ist somit nicht notwendig, Wahrscheinlichkeiten für negative Probendaten zu speichern, wenn der Zufallsgenerator mit Invertierungsfähigkeiten ausgestattet ist.
Dies ist in Fig. 7 gezeigt, wo das höchstwertige Bit am-1 des LFSR 700 als Vorzei­ chensteuersignal verwendet wird, d. h. wo das höchstwertige Bit der uniform ver­ teilten Zufallsdaten, die von dem LFSR 700 erzeugt werden, vor der Zuführung der Daten an die Look-Up-Tabelle 710 herausgezweigt wird, um das Vorzeichensteu­ ersignal zu bilden. Die verbleibenden Adressbits [am-2 . . . a0] werden verwendet, um die Look-Up-Tabelle 710 zu adressieren, um die Datenprobe d auszugeben. Wenn das Vorzeichensteuersignal angibt, dass eine Adresse mit gesetztem höchstwerti­ gen Bit erzeugt worden ist, wird die Datenprobe d invertiert. Andernfalls wird die Datenprobe d ohne jede Änderung ausgegeben.
Wie erkannt werden wird, wird das Vorzeichensteuersignal in zufälliger Weise mit einer 50%igen Wahrscheinlichkeit gesetzt, da das lineare Rückkoppelschieberegi­ ster Adress-Signale [am-1am-2 . . . a0] erzeugt, die gleichförmig verteilt sind. Somit gibt die in Fig. 7 gezeigte Schaltung positive und negative Probendaten in gleicher Weise aus.
In der Ausgestaltung von Fig. 7 wird der Multiplizierer 720 verwendet, um die Pro­ bendaten d abhängig von dem Vorzeichensteuersignal zu invertieren oder nicht zu invertieren. Der Multiplizierer 720 kann ein XOR-Gatter-Array sein.
Die Anordnung von Fig. 7 kann den Vorteil aufweisen, dass die Look-Up-Tabelle 710 von geringerer Größe sein kann. Dies liegt daran, dass für die Adressierung der Look-Up-Tabelle nur Adressen [am-2 . . . a0] verwendet werden, so dass der erfor­ derliche Adressraum des Speichers um einen Faktor 2 reduziert wird. Dies ist in Fig. 8 gezeigt, wo die Größe der Look-Up-Tabelle auf den Bereich [a3a2a1a0] = 0001 bis 1111 vermindert worden ist. Somit kann die Menge des erforderlichen Speicherraumes vermindert werden durch Verwendung des höchstwertigen Bits des LFSR als Vorzeichensteuersignal im Falle symmetrischer Wahrscheinlichkeits­ verteilungen. Wenn andererseits eine feste Speichermenge verfügbar ist, würde die Anordnung von Fig. 7 gestatten, die Auflösung der Verteilung zu erhöhen, da der zusätzliche Adressraum, der verfügbar gemacht wurde, nun zur Speicherung zu­ sätzlicher Wahrscheinlichkeitsverteilungsdaten verwendet werden kann.
Wie in Fig. 8 gezeigt, wird nicht nur die Adressraumtiefe in der Look-Up-Tabelle vermindert sondern auch die Tiefe des Datenraumes. Dies liegt daran, dass die Invertierung eines Binärdatums als äquivalent zu dem Setzen seines höchstwerti­ gen Bits angesehen werden kann. Es ist somit nicht nötig, das höchstwertige Bit in der Look-Up-Tabelle zu speichern, da dieses Bit durch den Multiplizierer 720 gemäß dem höchstwertigen Adressbit gesetzt werden kann, und es muss folglich in der Look-Up-Tabelle nur die Hälfte der Digitaldaten enthalten sein. Dies ist in Be­ zugnahme auf Fig. 9 detaillierter gezeigt, wo das höchstwertige Datenbit d3 ein­ fach als identisch mit dem höchstwertigen Adressbit a4 gesetzt ist.
Wird nun auf Fig. 10 Bezug genommen, so können die Schaltkreiskonfiguratio­ nen, die oben beschrieben worden sind, innerhalb eines WLAN-Emulations- /Testgeräts 1000 angewendet werden. Das Gerät 1000 wird verwendet zum Testen der Zielschaltung 1010 unter Steuerung eines Steuerabschnitts 1020. Der Steuer­ abschnitt 1020 führt alle notwendigen Vorgänge durch, die erforderlich sind zu Zwecken der Emulation oder des Tests. Das WLAN-Emulations-/Testgerät 1000 umfasst einen Digitalzufallsgenerator 1030, dessen Ausgestaltungen oben be­ schrieben worden sind. Der Digitalzufallsgenerator 1030 umfasst einen LFSR- Zufallsgenerator 1040, der von einem Takt 1060 angetrieben ist, und eine Look-Up- Tabelle 1050. Der LFSR-Zufallsgenerator 1040 gibt eine Sequenz gleichförmig verteilter Zufallsdaten zur Adressierung der Look-Up-Tabelle 1050 aus, um Rauschdaten mit einer nicht-gleichförmigen Wahrscheinlichkeitsverteilung zu er­ zeugen.
Verschiedene Ausgestaltungen wie oben beschrieben, können vorteilhafterweise einen Zufallsgenerator mit einfachem Design bereitstellen, der mit hoher Ge­ schwindigkeit arbeitet und einfach an jede gewünschte Wahrscheinlichkeitsvertei­ lung angepasst werden kann. Weiterhin können solche Ausgestaltungen leicht un­ ter Verwendung verfügbarer Standardschaltungen implementiert werden. Insbe­ sondere wenn symmetrische Wahrscheinlichkeitsverteilungen verwendet werden, können Speicheranforderungen reduziert und die Verteilungsauflösung erhöht wer­ den. Ausgestaltungen sind weiterhin möglich, die das Design eines WLAN- Emulations-/Testequipments ohne die Notwendigkeit mathematischer Transforma­ tionsalgorithmen, die schwierig zu implementieren sind, gestatten.
Während die Erfindung unter Bezug auf physikalische Ausgestaltungen beschrie­ ben worden ist, die erfindungsgemäß konstruiert worden ist, wird es Fachleuten ersichtlich sein, dass verschiedene Modifikationen, Variationen und Verbesserun­ gen der vorliegenden Erfindung im Lichte der obigen Lehren und innerhalb des Bereichs der beigefügten Ansprüche gemacht werden können, ohne von der Idee und dem beabsichtigten Umfang der Erfindung abzuweichen. Zusätzlich sind sol­ che Bereiche, in denen davon ausgegangen wird, dass Fachleute sich auskennen, hier nicht beschrieben worden, um die hier beschriebene Erfindung nicht unnötig zu verschleiern. Es ist demgemäß verständlich, dass die Erfindung nicht durch die spezifisch verdeutlichten Ausgestaltungen sondern nur durch den Bereich der bei­ gefügten Ansprüche beschränkt ist.

Claims (39)

1. Digitalschaltkreis zum Erzeugen und Ausgeben von Digitaldaten mit einer be­ liebigen Wahrscheinlichkeitsverteilung, wobei der Schaltkreis umfasst:
einen LFSR-Zufallsgenerator zum Ausgeben einer Sequenz uniform verteilter Zufallsdaten; und
einen Speicher, der eine Look-Up-Tabelle speichert, die die Digitaldaten ent­ hält, wobei die Anzahl des Vorkommens all der Digitaldaten in der Look-Up- Tabelle die beliebige Wahrscheinlichkeitsverteilung repräsentiert; und
wobei der LFSR-Zufallsgenerator mit dem Speicher verbunden ist, um die Zu­ fallsdaten dem Speicher zur Adressierung der Look-Up-Tabelle zuzuführen, wobei der Speicher eingerichtet ist zur Ausgabe der in der Look-Up-Tabelle an dem durch den LFSR-Zufallsgenerator adressierten Speicherort gespeicherten Digitaldaten.
2. Digitalschaltkreis nach Anspruch 1, wobei der LFSR-Zufallsgenerator vom Galois-Typ ist.
3. Digitalschaltkreis nach Anspruch 1, wobei der LFSR-Zufallsgenerator vom Fi­ bonacci-Typ ist.
4. Digitalschaltkreis nach Anspruch 1, wobei die beliebige Wahrscheinlichkeits­ verteilung eine asymmetrische Wahrscheinlichkeitsverteilung ist.
5. Digitalschaltkreis nach Anspruch 1, wobei die beliebige Wahrscheinlichkeits­ verteilung eine symmetrische Wahrscheinlichkeitsverteilung ist.
6. Digitalschaltkreis nach Anspruch 5, wobei das höchstwertige Bit der uniform verteilten Zufallsdaten vor der Zuführung der Zufallsdaten zu dem Speicher herausgezweigt wird, um ein Vorzeichensteuersignal zu bilden, und wobei der Digitalschaltkreis weiterhin umfasst:
einen Invertierer zum Invertieren der vom Speicher ausgegebenen Digitaldaten in Erwiderung auf das Vorzeichensteuersignal.
7. Digitalschaltkreis nach Anspruch 6, wobei der Invertierer einen Multiplizierer enthält zum Multiplizieren der vom Speicher ausgegebenen Digitaldaten mit dem Vorzeichensteuersignal.
8. Digitalschaltkreis nach Anspruch 5, wobei das höchstwertige Bit der Digitalda­ ten entsprechend dem Wert des höchstwertigen Bits der Zufallsdaten gesetzt wird.
9. Digitalschaltkreis nach Anspruch 1, wobei die Digitaldaten digitale Pseudo­ rauschdaten sind.
10. Digitalschaltkreis nach Anspruch 1, eingerichtet zum Betrieb in einem WLAN- Emulations-/Testequipment.
11. WLAN-Emulationstestgerät, umfassend:
einen Digitalrauschgenerator zum Erzeugen von Rauschdaten mit einer nicht- uniformen Wahrscheinlichkeitsverteilung; und
eine Steuereinheit zum Steuern des Digitalrauschgenerators, um die Rausch­ daten zu erzeugen, und zum Ausgeben der erzeugten Rauschdaten an eine externe Zielschaltung;
wobei der Digitalrauschgenerator umfasst:
einen LFSR-Zufallsgenerator zum Ausgeben einer Sequenz uniform verteilter Zufallsdaten; und
einen Speicher, der eine Look-Up-Tabelle speichert, die die Rauschdaten ent­ hält, wobei die Anzahl des Vorkommens all der Rauschdaten in der Look-Up- Tabelle die nicht-uniforme Wahrscheinlichkeitsverteilung repräsentiert;
wobei der LFSR-Zufallsgenerator mit dem Speicher verbunden ist, um die Zu­ fallsdaten dem Speicher zur Adressierung der Look-Up-Tabelle zuzuführen, wobei der Speicher eingerichtet ist zur Ausgabe der Rauschdaten, die in der Look-Up-Tabelle an dem Speicherort gespeichert sind, der von dem LFSR- Zufallsgenerator adressiert wird.
12. WLAN-Emulationstestgerät nach Anspruch 11, wobei der LFSR- Zufallsgenerator vom Galois-Typ ist.
13. WLAN-Emulationstestgerät nach Anspruch 11, wobei der LFSR- Zufallsgenerator vom Fibonacci-Typ ist.
14. WLAN-Emulationstestgerät nach Anspruch 11, wobei die beliebige Wahr­ scheinlichkeitsverteilung eine asymmetrische Wahrscheinlichkeitsverteilung ist.
15. WLAN-Emulationstestgerät nach Anspruch 11, wobei die beliebige Wahr­ scheinlichkeitsverteilung eine symmetrische Wahrscheinlichkeitsverteilung ist.
16. WLAN-Emulationstestgerät nach Anspruch 15, wobei das höchstwertige Bit der uniform verteilten Zufallsdaten vor der Zuführung der Zufallsdaten zu dem Speicher herausgezweigt wird, um ein Vorzeichensteuersignal zu bilden, und wobei der Digitalschaltkreis weiterhin umfasst:
einen Invertierer zum Invertieren der vom Speicher ausgegebenen Digitaldaten in Erwiderung auf das Vorzeichensteuersignal.
17. WLAN-Emulationstestgerät nach Anspruch 16, wobei der Invertierer einen Multiplizierer enthält zum Multiplizieren der vom Speicher ausgegebenen Digi­ taldaten mit dem Vorzeichensteuersignal.
18. WLAN-Emulationstestgerät nach Anspruch 15, wobei das höchstwertige Bit der Digitaldaten entsprechend dem Wert des höchstwertigen Bits der Zufallsdaten gesetzt wird.
19. WLAN-Emulationstestgerät nach Anspruch 11, wobei die Digitaldaten digitale Pseudorauschdaten sind.
20. Verfahren zum Erzeugen und Ausgeben von Digitaldaten mit einer beliebigen Wahrscheinlichkeitsverteilung, wobei das Verfahren die folgenden Schritte umfasst:
Erzeugen einer Sequenz uniform verteilter Zufallsdaten;
Zuführen der Zufallsdaten zu einem Speicher, der eine Look-Up-Tabelle spei­ chert, wobei die Look-Up-Tabelle die Digitaldaten enthält, wobei die Anzahl des Vorkommens all der Digitaldaten in der Look-Up-Tabelle die beliebige Wahrscheinlichkeitsverteilung repräsentiert;
Verwenden der Zufallsdaten zur Adressierung der Look-Up-Tabelle; und
Ausgeben der in der Look-Up-Tabelle an dem unter Verwendung der Zufalls­ daten adressierten Speicherort gespeicherten Digitaldaten.
21. Verfahren nach Anspruch 20, wobei der Schritt des Erzeugens einer Sequenz uniform verteilter Zufallsdaten den Schritt umfasst:
Zugreifen auf einen LFSR-Zufallsgeneratorschaltkreis vom Galois-Typ.
22. Verfahren nach Anspruch 20, wobei der Schritt des Erzeugens einer Sequenz uniform verteilter Zufallsdaten den Schritt umfasst:
Zugreifen auf einen LFSR-Zufallsgeneratorschaltkreis vom Fibonacci-Typ.
23. Verfahren nach Anspruch 20, wobei die beliebige Wahrscheinlichkeitsvertei­ lung eine asymmetrische Wahrscheinlichkeitsverteilung ist.
24. Verfahren nach Anspruch 20, wobei die beliebige Wahrscheinlichkeitsvertei­ lung eine symmetrische Wahrscheinlichkeitsverteilung ist.
25. Verfahren nach Anspruch 24, wobei der Schritt des Erzeugens einer Sequenz uniform verteilter Zufallsdaten den Schritt des Herauszweigens des höchstwer­ tigen Bits der uniform verteilten Zufallsdaten umfasst, um ein Vorzeichensteu­ ersignal zu bilden, und das Verfahren weiterhin den Schritt umfasst des Invertierens der vom Speicher ausgegebenen Digitaldaten in Erwiderung auf das Vorzeichensteuersignal.
26. Verfahren nach Anspruch 25, wobei der Schritt des Invertierens den Schritt umfasst des Multiplizierens der vom Speicher ausgegebenen Digitaldaten mit dem Vorzeichensteuersignal.
27. Verfahren nach Anspruch 24, wobei der Schritt des Erzeugens einer Sequenz uniform verteilter Zufallsdaten den Schritt umfasst des Setzens des höchstwer­ tigen Bits der Digitaldaten entsprechend einem Wert des höchstwertigen Bits der Zufallsdaten.
28. Verfahren nach Anspruch 20, wobei die Digitaldaten digitale Pseudorausch­ daten sind.
29. Verfahren nach Anspruch 20, weiterhin den Schritt umfassend:
Betreiben eines WLAN-Emulations-/Testequipments, um die Digitaldaten an eine externe Zielschaltung auszugeben.
30. Digitaldatenerzeugungsvorrichtung zum Erzeugen von Digitaldaten mit einer beliebigen Wahrscheinlichkeitsverteilung, wobei die Vorrichtung umfasst:
Mittel zum Erzeugen einer Sequenz uniform verteilter Zufallsdaten; und
Mittel zum Speichern von Digitaldaten, wobei die Anzahl des Vorkommens all der gespeicherten Digitaldaten die beliebige Wahrscheinlichkeitsverteilung re­ präsentiert;
wobei die Speichermittel eingerichtet sind zum Empfangen von Adressen von den Zufallsdatenerzeugungsmitteln auf Grundlage der Zufallsdaten und zum Ausgeben der Digitaldaten, die an von den Zufallsdaten adressierten Orten ge­ speichert sind.
31. Vorrichtung nach Anspruch 30, wobei die Zufallsdatenerzeugungsmittel ein LFSR-Zufallsgenerator vom Galois-Typ sind.
32. Vorrichtung nach Anspruch 30, wobei die Zufallsdatenerzeugungsmittel ein LFSR-Zufallsgenerator vom Fibonacci-Typ sind.
33. Vorrichtung nach Anspruch 30, wobei die beliebige Wahrscheinlichkeitsvertei­ lung eine asymmetrische Wahrscheinlichkeitsverteilung ist.
34. Vorrichtung nach Anspruch 30, wobei die beliebige Wahrscheinlichkeitsvertei­ lung eine symmetrische Wahrscheinlichkeitsverteilung ist.
35. Vorrichtung nach Anspruch 34, wobei die Zufallsdatenerzeugungsmittel einge­ richtet sind zum Herauszweigen des höchstwertigen Bits der uniform verteilten Zufallsdaten vor der Zuführung der Zufallsdaten zu den Speichermitteln, um ein Vorzeichensteuersignal zu bilden, und wobei die Vorrichtung weiterhin umfasst:
Invertierungsmittel zum Invertieren der von den Speichermitteln ausgegebenen Digitaldaten in Erwiderung auf das Vorzeichensteuersignal.
36. Vorrichtung nach Anspruch 35, wobei die Invertierungsmittel eingerichtet sind zum Multiplizieren der von den Speichermitteln ausgegebenen Digitaldaten mit dem Vorzeichensteuersignal.
37. Vorrichtung nach Anspruch 34, wobei das höchstwertige Bit der Digitaldaten entsprechend dem Wert des höchstwertigen Bits der Zufallsdaten gesetzt wird.
38. Vorrichtung nach Anspruch 30, wobei die Digitaldaten digitale Pseudorausch­ daten sind.
39. Vorrichtung nach Anspruch 30, eingerichtet zum Betrieb in einem WLAN- Emulations-/Testequipment.
DE2001154532 2001-11-07 2001-11-07 Digitalschaltkreis, WLAN-Emulationstestgerät, Digitaldatenerzeugungsvorrichtung und Verfahren zum Erzeugen und Ausgeben von Digitaldaten mit beliebiger Wahrscheinlichkeitsverteilung Expired - Lifetime DE10154532C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001154532 DE10154532C2 (de) 2001-11-07 2001-11-07 Digitalschaltkreis, WLAN-Emulationstestgerät, Digitaldatenerzeugungsvorrichtung und Verfahren zum Erzeugen und Ausgeben von Digitaldaten mit beliebiger Wahrscheinlichkeitsverteilung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001154532 DE10154532C2 (de) 2001-11-07 2001-11-07 Digitalschaltkreis, WLAN-Emulationstestgerät, Digitaldatenerzeugungsvorrichtung und Verfahren zum Erzeugen und Ausgeben von Digitaldaten mit beliebiger Wahrscheinlichkeitsverteilung

Publications (2)

Publication Number Publication Date
DE10154532A1 DE10154532A1 (de) 2003-05-28
DE10154532C2 true DE10154532C2 (de) 2003-10-23

Family

ID=7704823

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001154532 Expired - Lifetime DE10154532C2 (de) 2001-11-07 2001-11-07 Digitalschaltkreis, WLAN-Emulationstestgerät, Digitaldatenerzeugungsvorrichtung und Verfahren zum Erzeugen und Ausgeben von Digitaldaten mit beliebiger Wahrscheinlichkeitsverteilung

Country Status (1)

Country Link
DE (1) DE10154532C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007007357B4 (de) 2007-02-14 2018-06-21 Infineon Technologies Ag Integrierte Schaltungsanordnung
WO2012009413A2 (en) * 2010-07-13 2012-01-19 University Of Washington Through Its Center For Comm... Methods and systems for compressed sensing analog to digital conversion
GB2530346B (en) 2014-09-22 2017-07-26 Toshiba Res Europe Ltd A sending unit, receiving unit and a quantum communications system using a biased string of variables produced using a code-word set
CN114416024B (zh) * 2022-01-24 2022-12-02 扬州宇安电子科技有限公司 一种结合高斯分布及伪随机分布的噪声调制方法及调制器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179641A (en) * 1989-06-23 1993-01-12 Digital Equipment Corporation Rendering shaded areas with boundary-localized pseudo-random noise
US6167553A (en) * 1996-07-17 2000-12-26 Ericsson Inc. Spiral scrambling

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179641A (en) * 1989-06-23 1993-01-12 Digital Equipment Corporation Rendering shaded areas with boundary-localized pseudo-random noise
US6167553A (en) * 1996-07-17 2000-12-26 Ericsson Inc. Spiral scrambling

Also Published As

Publication number Publication date
DE10154532A1 (de) 2003-05-28

Similar Documents

Publication Publication Date Title
DE69731470T2 (de) Spiral-verwürfelungsverfahren
DE69835842T2 (de) Verfahren und Vorrichtung zur Erzeugung eines Schlüsselstroms
DE60222052T2 (de) Verschlüsselung gesichert gegen Angriffe durch die Analyse der Leistungsaufnahme (DPA)
DE69831900T2 (de) Programmier-Modus-Auswahl mit JTAG Schaltungen
DE2607784C3 (de) Datenchiffrierverfahren und Vorrichtung zur Durchführung dieses Verfahrens
DE2828698C2 (de) Monolithische integrierte Schaltungsvorrichtung mit einem Speicher
DE602004009284T2 (de) Systeme und Verfahren um automatisch generiertes Testmuster zu verarbeiten
DE10339999B4 (de) Pseudozufallszahlengenerator
DE102009006389A1 (de) Hybridzufallszahlengenerator
DE69825427T2 (de) Verfahren und gerät zur erzeugung vierphasen komplex sequenzen in einem cdma kommunikationssystem
DE2723594C2 (de) Schieberegister für Prüfzwecke
DE60020953T2 (de) Verfahren und vorrichtung zur effizienten längensteuerung eines schlüssels
DE69833019T2 (de) Verfahren und Vorrichtung zur Erzeugung von Frequenzsprungfolgen
DE60019469T2 (de) Effizienter spreizer für spreizspektrum-übertragungssysteme
DE102009007246A1 (de) Pseudozufallszahlengenerator und Verfahren zum Erzeugen einer Pseudozufallszahlenbitsequenz
DE3900248A1 (de) Steuersystem fuer einen automatischen schaltungstester
DE10154532C2 (de) Digitalschaltkreis, WLAN-Emulationstestgerät, Digitaldatenerzeugungsvorrichtung und Verfahren zum Erzeugen und Ausgeben von Digitaldaten mit beliebiger Wahrscheinlichkeitsverteilung
DE102014207296A1 (de) Vorrichtung und Verfahren zur Verarbeitung von Daten
DE10063240A1 (de) Verfahren und Vorrichtung zum Erzeugen von Zahlen
DE60023525T2 (de) Verfahren und anordnung zum generieren von mehreren bits eines pseudorausch-sequenzes pro taktimpuls durch parallelberechnung
EP0189734A1 (de) Verfahren und Vorrichtung für die Umwandlung einer digitalen Datensequenz in die verschlüsselte Form
DE102004013480A1 (de) Zufallszahlengenerator und Verfahren zum Erzeugen von Zufallszahlen
DE60224603T2 (de) Auf einem graphisch implementierten Algorithmus basierendes Verfahren zur Erzeugung und Filtrierung von Datensequenzen für kryptographische Anwendungen
DE2357654A1 (de) Assoziativspeicher
DE19781563C2 (de) Mustergenerator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R071 Expiry of right