DE10151657C1 - Process for assembling a chip with contacts on a substrate comprises applying adhesion agent points and an adhesive mark, joining the chip and the substrate, and allowing the adhesives to harden - Google Patents

Process for assembling a chip with contacts on a substrate comprises applying adhesion agent points and an adhesive mark, joining the chip and the substrate, and allowing the adhesives to harden

Info

Publication number
DE10151657C1
DE10151657C1 DE10151657A DE10151657A DE10151657C1 DE 10151657 C1 DE10151657 C1 DE 10151657C1 DE 10151657 A DE10151657 A DE 10151657A DE 10151657 A DE10151657 A DE 10151657A DE 10151657 C1 DE10151657 C1 DE 10151657C1
Authority
DE
Germany
Prior art keywords
chip
substrate
adhesive
contacts
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10151657A
Other languages
German (de)
Inventor
Gerhard Klink
Martin Koenig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE10151657A priority Critical patent/DE10151657C1/en
Application granted granted Critical
Publication of DE10151657C1 publication Critical patent/DE10151657C1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Process for assembling a chip with contacts on a substrate comprises applying adhesion agent points (8) made from conducting adhesive on the contacts on the chip side and/or the substrate side; applying an adhesive mark (10) made from non-conducting adhesive on a region of the chip (2) and/or substrate (1) located between the contacts; joining the chip and the substrate while pressing together for a short time; and allowing the adhesive to harden without pressing or using only the same amount of pressure used in the previous step. Preferred Features: A number of chips are joined to a number of substrates in a roller-to-roller method. The conducting adhesive is a silver-filled adhesive. The adhesive mark is applied as a non-closed surface adhesive pattern.

Description

Die vorliegende Erfindung befaßt sich mit einem Verfahren zur Montage eines Chips auf einem Substrat. Insbesondere be­ faßt sich die Erfindung mit einem neuartigen Flipchipmonta­ geverfahren.The present invention is concerned with a method for mounting a chip on a substrate. In particular be summarizes the invention with a novel flip chip monta geverfahren.

Es sind eine Vielzahl von Verfahren zur Verbindung von Chips mit einem Substrat bekannt, bei denen sowohl der Chip mecha­ nisch auf dem Substrat montiert wird als auch eine elektri­ sche Kontaktierung zwischen chipseitigen Kontakten und sub­ stratseitigen Kontakten hergestellt wird.There are a variety of methods of connecting chips known with a substrate in which both the chip mecha nisch is mounted on the substrate as well as an electrical Contact between chip-side contacts and sub contacts to the strat.

Unter den verschiedenen bekannten Verbindungstechniken zeichnet sich das Flipchipverfahren, bei dem der Chip mit seiner aktiven Seite nach unten auf die korrespondierenden Anschlußflächen des Substrats montiert wird, durch eine Rei­ he von Vorteilen aus. Sämtliche Kontakte zwischen Chip und Substrat werden simultan hergestellt. Der Platzbedarf ent­ spricht der Chipgröße. Es muß keine separate Chipmontage (Diebond) durchgeführt werden.Among the various known connection techniques stands out the flip chip method, in which the chip with its active side down on the corresponding Pads of the substrate is mounted by a row he benefits. All contacts between the chip and Substrates are produced simultaneously. The space requirement ent speaks of the chip size. There is no need for a separate chip assembly (Diebond).

Im allgemeinen werden für das Flipchipverfahren die An­ schlußflächen des Halbleiterbauelements oder Chips mit soge­ nannten Bumps versehen. Für die weitverbreitete Lötmontage werden die Anschlußflächen mit Lotkugeln versehen. Diese werden bei der Montage aufgeschmolzen und mit Substratkon­ takten verlötet. Aus Zuverlässigkeitsgründen muß nach dem Lötvorgang der Spalt zwischen Substrat und Chip mit einer Vergußmasse (underfiller) aufgefüllt werden.In general, for the flip chip process end faces of the semiconductor component or chips with so-called called bumps. For widespread solder assembly the pads are provided with solder balls. This are melted during assembly and with substrate con clock soldered. For reliability reasons, the Soldering the gap between substrate and chip with one Potting compound (underfiller) to be filled.

Neben dieser Lötmontage werden aus Kostengründen in zuneh­ mendem Maße Flipchiptechniken auf der Basis von Klebstoffen eingesetzt. Hier werden drei verschiedene Verfahren in der Literatur unterschieden. In addition to this solder assembly are increasing for cost reasons Increasingly, flip-chip techniques based on adhesives used. Here are three different procedures in the Literature differentiated.  

Ein erstes Verfahren ist die Flipchip-Technologie mit Leit­ kleber und underfiller (Vergußmasse). Bei diesem Verfahren wird Leitklebstoff auf die ICs durch Dippen (oberflächliches Eintauchen) aufgebracht. Hierfür werden Bumps mit einer Höhe von mindestens 50 µm benötigt, um ein vollständiges Benetzen der Chipoberfläche beim Dippen zu vermeiden. Durch Aushärten des gedippten Klebstoffes unter Druck und Temperatur werden die Bumps des Bauteils bzw. Chips und die Kontaktflächen des Substrats mechanisch und elektrisch miteinander verbunden. Wie auch bei der Lötmontage muß aus Zuverlässigkeitsgründen der Spalt zwischen Bauteil und Substrat durch einen under­ filler ausgefüllt werden.A first method is the flipchip technology with Leit glue and underfiller (sealing compound). With this procedure becomes conductive adhesive on the ICs by dipping (superficial Immersion) applied. For this, bumps with a height of at least 50 µm is required to ensure complete wetting to avoid the chip surface when dipping. By curing of the dipped adhesive under pressure and temperature the bumps of the component or chips and the contact areas of the Mechanically and electrically interconnected substrate. As with solder assembly, for reliability reasons the gap between component and substrate by an under filler.

Ein zweites Verfahren ist eine Flipchip-Technologie mit ani­ sotrop leitfähigen Klebstoffen, welche auch als ACA (Aniso­ tropic Conductive Adhesive) bezeichnet werden. Bei diesem Verfahren wird der elektrische Kontakt zwischen den Kontakt­ flächen des Chips und den Kontaktflächen des Substrats durch vollmetallische oder metallisierte Kügelchen erzielt, die in dem Klebstoff enthalten sind und die zwischen den Kontakten des Substrats und den Kontakten des Chips oder ICs eingeklemmt sind. Um geringe Kontaktwiderstände zu erhalten, werden hierfür zumeist vergoldete Kugeln verwendet, die in einer Klebstoffmatrix in Form eines Filmes oder einer Paste dispergiert sind. Für eine sichere elektrische Verbindung ist während der Aushärtung der Polymermatrix des Klebstoffes eine definierte Andruckkraft notwendig, um die Goldkügelchen oder vergoldeten Kügelchen zwischen den Kontakten bzw. Anschlußpads auf dem Substrat und dem Chip einzuklemmen.A second method is flip-chip technology with ani sotropically conductive adhesives, which are also known as ACA (Aniso tropic Conductive Adhesive). With this Process is the electrical contact between the contact surfaces of the chip and the contact surfaces of the substrate fully metallic or metallized beads obtained in the glue are included and that between the contacts of the substrate and the contacts of the chip or IC are trapped. In order to obtain low contact resistances, mostly gold-plated balls are used for this, which in an adhesive matrix in the form of a film or a paste are dispersed. For a secure electrical connection is during the curing of the polymer matrix of the adhesive a defined pressure force is necessary to hold the gold beads or gold-plated balls between the contacts or Pinch connection pads on the substrate and the chip.

Ein drittes Verfahren ist die Flipchip-Technologie mit nichtleitfähigem Klebstoff (NCA = Non Conductive Adhesive). Bei diesem Fertigungsverfahren wird der elektrische Kontakt nicht durch feinverteilte Goldkügelchen in einer Polymerma­ trix geschaffen, sondern durch die elektrische Verbindung allein über einen Druckkontakt zwischen den Anschlußflächen des Chips und des Substrates. Um hier eine elektrische Ver­ bindung zu gewährleisten, müssen sehr viel höhere Andruck­ kräfte als bei der ACA-Technologie, d. h. der Flipchip-Tech­ nologie mit anisotrop leitfähigem Klebstoff, eingesetzt wer­ den. Außerdem sollte bei dieser Technologie ein Kontaktpad aus einem leicht zu verformenden Bumpmaterial, wie bei­ spielsweise Gold, verwendet werden, damit das entgegenge­ setzte, härtere Pad mit seiner Oberflächentopographie in das weichere Material eindringen kann, um auf diese Weise eine mechanisch-elektrische Verbindung zu erzielen.A third method is using the flipchip technology non-conductive adhesive (NCA = Non Conductive Adhesive). In this manufacturing process, the electrical contact not through finely divided gold beads in a polymer trix created, but through the electrical connection solely via a pressure contact between the connection surfaces of the chip and the substrate. To get an electrical ver  To ensure binding, much higher pressure must be applied forces than with ACA technology, d. H. the flipchip tech technology with anisotropically conductive adhesive, whoever the. In addition, a contact pad should be used with this technology from an easily deformable bump material, as with for example gold, can be used so that the opposite put a harder pad with its surface topography in it softer material can penetrate to a to achieve mechanical-electrical connection.

Nachteilig bei der üblichen Flipchip-Technologie mit Kleb­ stoffen ist, daß während des Auspolymerisierens des Kleb­ stoffs ein definierter Druck auf den Montageaufbau aufge­ bracht werden muß, um einen sichere Kontaktierung der An­ schlußflächen des Chips mit den Anschlußflächen des Sub­ strats zu erzielen. Um den Chip bzw. IC mit Druck zu beauf­ schlagen und gleichzeitig das Aushärten des Klebstoffs zu beschleunigen, werden häufig sogenannte Thermoden einge­ setzt. Selbst bei hohen Aushärtetemperaturen liegen die mi­ nimal notwendigen Härtungszeiten im Minutenbereich. Bei den quasi kontinuierlich laufenden Bestückungsanlagen beschränkt dieser Prozeßschritt den Durchsatz, der wiederum nur mit sehr aufwendigen parallelen Thermodenanordnungen angehoben werden kann. Im Falle einer Rolle-Zu-Rolle-Produktion, bei der Substrate auf einer folienartigen Substratträgerbahn in der Art eines Endlossubstrates angeordnet sind, müssen die Thermoden ständig in Bandrichtung nachgeführt werden, wobei sequenziell nur eine bestimmte Anzahl von Chips abgearbeitet werden kann. Für die Fertigung ist das Aushärten durch Er­ wärmen unter gleichzeitiger Beaufschlagung mit Druck sowohl von der Fertigungstechnik her als auch von der erforderli­ chen Zeit her aufwendig und für eine Fertigung mit hohen Stückzahlen ungünstig. A disadvantage of the conventional flip chip technology with adhesive is that during the polymerisation of the adhesive a defined pressure on the assembly structure must be brought to a safe contact of the An end faces of the chip with the pads of the sub to achieve strats. To apply pressure to the chip or IC beat while curing the adhesive accelerate, so-called thermodes are often used puts. Even at high curing temperatures, the mi Minimum curing times required in the minute range. Both quasi continuously running assembly systems this process step the throughput, which in turn only with very complex parallel thermode arrangements raised can be. In the case of roll-to-roll production, at of the substrates on a film-like substrate carrier web in arranged in the manner of an endless substrate, the Thermodes are constantly updated in the direction of the tape, whereby only a certain number of chips are processed sequentially can be. For the manufacturing is hardening by Er warm under pressure while both from the manufacturing technology as well as from the required time consuming and for a production with high Unfavorable quantities.  

Aus der DE 42 42 408 C2 ist es bekannt, photoempfindliches Harz, das leitende Teilchen enthält, zunächst ganzflächig auf einen Chip aufzubringen und danach so zu strukturieren, daß lediglich auf den Elektroden Harz und leitende Teilchen verbleiben. Der so beschichtete Chip wird an einem Schalt­ kreissubstrat befestigt.From DE 42 42 408 C2 it is known to be photosensitive Resin that contains conductive particles initially over the entire surface onto a chip and then structure it that only resin and conductive particles on the electrodes remain. The chip coated in this way is connected to a switch circular substrate attached.

Aus der WO 00/57467 A1 ist es bekannt, zum Zwecke der Mon­ tage von Flip-Chips in Chipkarten auf den Elektroden des Chips aus leitendem Klebstoff Erhebungen zu bilden und zwi­ schen diese Erhebungen zur Verstärkung ein isolierendes Ma­ terial einzubringen.From WO 00/57467 A1 it is known for the purpose of Mon days of flip chips in smart cards on the electrodes of the Chips of conductive adhesive to form elevations and zwi these surveys for reinforcement are an isolating measure bring material.

Aus der DE 35 33 159 A1 ist ein Verfahren zum Verkapseln von auf einem Trägerband montierten Bauelementen bekannt. Bei diesem Verfahren wird ein mit Klebstoff beschichtetes Film­ material zu einer becherförmigen Struktur gebildet, die in eine Öffnung eines Trägerbandes so plaziert wird, daß sich deren Ränder unter einen Leiterhalter erstrecken und durch Pressen und Erwärmen mit diesem verbunden werden, woraufhin die Formschicht und eine Schutzschicht durch Wärmebehandlung ausgehärtet werden.DE 35 33 159 A1 describes a method for encapsulating Components mounted on a carrier tape are known. at This process becomes an adhesive coated film material formed into a cup - shaped structure, which in an opening of a carrier tape is placed so that whose edges extend under a ladder holder and through Pressing and heating are associated with this, whereupon the molded layer and a protective layer by heat treatment be cured.

Aus der US 6,100,597 ist ein Verfahren zum Herstellen einer Halbleitervorrichtung bekannt, bei dem ein Halbleiterchip auf einem thermoplastischen Film angeordnet wird und auf ei­ ne Temperatur oberhalb des Schmelzpunktes des thermoplasti­ schen Filmes erwärmt wird, woraufhin der Halbleiterchip ge­ gen eine Schaltungsplatine gepresst wird, so daß der thermo­ plastische Film erwärmt wird und schmilzt. Beim Abkühlen des thermoplastischen Films wird der Halbleiterchip gegen die Schaltungsplatine gepresst. Elektrische Verbindungen werden durch Lot hergestellt.From US 6,100,597 is a method for producing a Known semiconductor device in which a semiconductor chip is placed on a thermoplastic film and on egg ne temperature above the melting point of the thermoplastic rule film, whereupon the semiconductor chip ge is pressed against a circuit board, so that the thermo plastic film is heated and melts. When cooling the thermoplastic film is the semiconductor chip against the Circuit board pressed. Electrical connections will be made by solder.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein vereinfachtes Verfahren zur Montage eines Chips auf einem Substrat bereitzustellen. The present invention is therefore the object based on a simplified procedure for assembling a To provide chips on a substrate.  

Diese Aufgabe wird durch ein Verfahren nach Patentanspruch 1 gelöst.This object is achieved by a method according to claim 1 solved.

Der Erfindung liegt die Erkenntnis zugrunde, daß auf das im Stand der Technik als erforderlich angesehene Einwirken ei­ nes Drucks auf den Chip gegenüber dem Substrat während der gesamten Zeit bis zum Aushärten des Klebstoffes verzichtet werden kann, wenn Klebemittelpunkte aus Leitklebstoff auf die chipseitigen oder substratseitigen Kontakte und ein Kle­ bemittelfleck aus nichtleitendem Klebstoff auf einen Bereich zwischen den Kontakten aufgebracht wird und der Chip mit dem Substrat unter kurzfristiger Druckeinwirkung zusammengefügt wird, woraufhin allein die sich dann einstellenden Kapillar­ kräfte der unterschiedlichen Klebstoffe ausreichen, um eine Fixierung des Chips gegenüber dem Substrat bis zum Aushär­ tenlassen der Klebstoffe zu erreichen.The invention is based on the finding that in State of the art considered necessary pressure on the chip opposite the substrate during the waived the entire time until the adhesive cured can be, if adhesive points made of conductive adhesive the chip-side or substrate-side contacts and an adhesive middle stain made of non-conductive adhesive on one area is applied between the contacts and the chip with the Substrate joined under short-term pressure , whereupon only the capillary which then arises forces of the different adhesives are sufficient to achieve a Fixation of the chip against the substrate until curing Allow the adhesives to reach.

Das erfindungsgemäße Verfahren eignet sich bevorzugt in der Form des sogenannten Flipchip-Verfahrens, bei dem der Chip mit seiner aktiven Seite dem Substrat zugewandt auf diesem montiert wird.The method according to the invention is preferably suitable in the Form of the so-called flip-chip process, in which the chip with its active side facing the substrate is assembled.

Da es bei dem erfindungsgemäßen Verfahren im Gegensatz zu bekannten Flipchip-Technologien mit leitfähigen Klebstoffen nicht länger erforderlich ist, während der Gesamtdauer des Aushärtenlassens des Klebstoffs Druck auf den Chip auszu­ üben, eignet sich das erfindugsgemäße Verfahren bevorzugt zur Erhöhung des Durchsatzes bei dem sogenannten Rolle-Zu- Rolle-Verfahren.As opposed to the method according to the invention known flip-chip technologies with conductive adhesives is no longer required for the entire duration of the Allowing the adhesive to cure to apply pressure to the chip practice, the method according to the invention is preferred to increase the throughput in the so-called roll addition Roll process.

Wenn bei diesem Rolle-Zu-Rolle-Verfahren die Substratträger­ bahn aus einer Folienbahn besteht, kann ein einstellbarer niedriger Anpressdruck, der allein durch den Folienwickel bewirkt wird, die durch die Kapillarkräfte der Klebstoffe bewerkstelligte Fixierung des Chips gegenüber dem Substrat unterstützen.If in this roll-to-roll process the substrate carrier web consists of a film web, an adjustable low contact pressure due to the film wrap alone is caused by the capillary forces of the adhesives accomplished fixation of the chip with respect to the substrate support.

Vorzugsweise wird bei dem erfindungsgemäßen Verfahren die kurzfristige Druckeinwirkung so gewählt, daß sich eine defi­ nierte Klebefuge aus nichtleitendem Klebstoff zwischen dem Chip und dem Substrat mit einer Stärke zwischen 1 µm und 30 µm, vorzugsweise zwischen 3 µm und 15 µm ergibt. Bei diesen Klebefugendicken kommt es zu einer besonders wirksamen Sta­ bilisierung des Chips gegenüber dem Substrat, ohne daß es erforderlich wäre, einen zu hohen Druck auf den druckemp­ findlichen Chip ausüben zu müssen.Preferably, in the method according to the invention  short-term pressure so chosen that a defi nated adhesive joint made of non-conductive adhesive between the Chip and the substrate with a thickness between 1 micron and 30 µm, preferably between 3 µm and 15 µm. With these Adhesive joint thicknesses result in a particularly effective sta bilization of the chip against the substrate without it would be necessary, too high pressure on the pressure temp need to exercise sensitive chip.

Bevorzugt bedient sich das erfindungsgemäße Verfahren nicht der vergleichsweisen teuren isotrop leitfähigen Klebstoffe mit einer Klebstoffmatrix und Goldkügelchen, sondern eines einfachen isotrop leitenden Klebstoffes, der beispielsweise ein silbergefüllter Klebstoff sein kann, wie er im Stand der Technik zum Siebdrucken von Leiterbahnen eingesetzt wird. Eine weitere Reduktion des Niveaus des kurzfristigen Drucks bei der Fixierung des Chips auf dem Substrat kann erreicht werden, indem der Klebemittelfleck aus nichtleitfähigem Klebstoff als nicht-geschlossenflächiges Klebemittelmuster, beispielsweise in Form eines sogenannten Schneeflockenklebe­ musters oder Fischgrätklebemusters erzeugt wird.The method according to the invention is preferably not used of the comparatively expensive isotropically conductive adhesives with an adhesive matrix and gold beads, but one simple isotropically conductive adhesive, for example can be a silver-filled adhesive, as in the prior art Technology for screen printing of conductor tracks is used. A further reduction in the level of short-term pressure when fixing the chip on the substrate can be achieved be made by the adhesive stain from non-conductive Adhesive as a non-closed surface adhesive sample, for example in the form of a so-called snowflake adhesive pattern or herringbone adhesive pattern is generated.

Ein bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird unter Bezugnahme auf die beiliegenden Zeich­ nungen näher erläutert. Es zeigen:A preferred embodiment of the invention Procedure is with reference to the accompanying drawing nations explained in more detail. Show it:

Fig. 1 eine schematische Darstellung des sogenannten Rolle- Zu-Rolle-Verfahrens, auf das die Erfindung anwendbar ist; Fig. 1 is a schematic representation of the so-called roll-to-roll method to which the invention is applicable;

Fig. 2 eine Querschnittdarstellung eines Chips und eines Substrates bei dem erfindungsgemäßen Verfahren vor dem Zusammenfügen des Chips und des Substrates; und Figure 2 is a cross-sectional view of a chip and a substrate in the inventive process prior to assembly of the chip and the substrate. and

Fig. 3 eine Querschnittsdarstellung des Chips und des Sub­ strates nach Fig. 2 nach deren Zusammenfügen. Fig. 3 is a cross-sectional view of the chip and the sub strate of FIG. 2 after their joining.

Wie bereits diskutiert wurde, eignet sich das erfindungs­ gemäße Verfahren zur Montage eines Chips 1 auf einem Sub­ strat 2 bei einem sogenannten Rolle-Zu-Rolle-Verfahren, wel­ ches in Fig. 1 schematisch gezeigt ist. Bei diesem Verfahren ist eine Vielzahl von Substraten 2 auf einer Substratträger­ bahn 3 in Form einer Kunststoffolie aufgebracht, welche zu einem Vorratswickel 4 aufgerollt ist. Von diesem Vorrats­ wickel 4 wird die Substratträgerbahn 3 mit darauf angeord­ neten Substraten 2 in einen Arbeitsbereich 5 abgezogen, bei dem in noch näher zu erläuternder Weise der Chip 1 mit dem Substrat 2 in Flipchipmontagetechnik verbunden wird.As already discussed, the method according to the invention is suitable for mounting a chip 1 on a substrate 2 in a so-called roll-to-roll method, which is shown schematically in FIG. 1. In this method, a multiplicity of substrates 2 is applied to a substrate carrier web 3 in the form of a plastic film which is rolled up to form a supply roll 4 . From this supply roll 4 , the substrate carrier web 3 with substrates 2 arranged thereon is withdrawn into a work area 5 , in which the chip 1 is connected to the substrate 2 in flip-chip mounting technology in a manner to be explained in more detail.

Wie insbesondere unter Bezugnahme auf die Fig. 2 und 3 zu erkennen ist, verfügt der Chip 1 über chipseitige Kontakte 6, während das Substrat über substratseitige Kontakte 7 ver­ fügt. Die sogenannte aktive Seite 11 des Chips 1 ist bei dieser Flipchipmontagetechnik dem Substrat 2 zugewandt.As can be seen in particular with reference to FIGS. 2 and 3, the chip 1 has chip-side contacts 6 , while the substrate has substrate-side contacts 7 . The so-called active side 11 of the chip 1 faces the substrate 2 in this flip-chip mounting technique.

Auf die substratseitigen Kontakte 7 werden Klebemittelpunkte 8 aus Leitklebstoff aufgebracht. Auf den Bereich 9 des Chips 2 zwischen dessen Kontakte 7 wird ein Klebemittelfleck 10 aus einem nichtleitenden Klebstoff aufgebracht. Sowohl die Klebemittelpunkte 8 aus Leitklebstoff wie auch der Klebemit­ telfleck 10 aus nichtleitendem Klebstoff können auch auf die korrespondierenden gegenüberliegenden Bereiche des Chips 1 aufgebracht werden.Adhesive centers 8 made of conductive adhesive are applied to the substrate-side contacts 7 . On the area 9 of the chip 2 between its contacts 7 , an adhesive spot 10 made of a non-conductive adhesive is applied. Both the adhesive points 8 made of conductive adhesive and the adhesive spot 10 made of non-conductive adhesive can also be applied to the corresponding opposite regions of the chip 1 .

Als Leitkleber kann üblicher isotropleitender Klebstoff ver­ wendet werden, wie er zum Siebdrucken von Leiterbahnen ein­ gesetzt wird. Hier kommt insbesondere silbergefüllter Kleb­ stoff in Betracht. Als nichtleitender Klebstoff wird bevor­ zugt ein üblicher Diebondklebstoff eingesetzt.The usual isotropic adhesive can be used as a conductive adhesive be used as it is for screen printing of conductor tracks is set. Here comes especially silver-filled glue material into consideration. As a non-conductive adhesive is before used a conventional thief adhesive.

Beim Zusammenfügen des Chips 1 mit dem Substrat 2 ist die kurzfristige Einwirkung eines Drucks D erforderlich, wie dies in Fig. 3 versinnbildlicht wird. Die Druckeinwirkung ist bevorzugt kurzzeitig in einem Bereich von etwas unter einer Sekunde. Die Höhe des Drucks wird so gewählt, daß eine definierte Endlage des Chips 1 gegenüber dem Substrat 2 er­ zielt wird, wie dies in Fig. 3 zu sehen ist. Die Endlage des Chips 1 gegenüber dem Substrat 2 ist unter anderem durch die Dicke der Klebefuge definiert und liegt im Bereich zwischen 1 µm und 40 µm, vorzugsweise im Bereich zwischen 3 µm und 15 µm. Die Klebefuge des nichtleitfähigen Klebers 10 mit der bevorzugten Dicke von 3 µm bis 15 µm bewirkt einen Aufbau von Kapillarkräften, durch die der Chip 1 gegenüber dem Sub­ strat 2 fixiert bleibt, so daß während des anschließenden Aushärtevorganges kein zusätzliches Einwirken von externen Kräften zur Stabilisierung der Klebverbindung erforderlich ist. Der Aushärteprozeß kann in einem Durchlaufofen be­ schleunigt werden.When the chip 1 is joined to the substrate 2 , the short-term action of a pressure D is required, as is symbolized in FIG. 3. The pressure effect is preferably briefly in a range of a little under a second. The amount of pressure is chosen so that a defined end position of the chip 1 relative to the substrate 2 is aimed, as can be seen in Fig. 3. The end position of the chip 1 with respect to the substrate 2 is defined, inter alia, by the thickness of the adhesive joint and is in the range between 1 μm and 40 μm, preferably in the range between 3 μm and 15 μm. The adhesive joint of the non-conductive adhesive 10 with the preferred thickness of 3 microns to 15 microns causes a build-up of capillary forces through which the chip 1 remains fixed to the sub strate 2 , so that no additional action by external forces to stabilize the during the subsequent curing process Adhesive connection is required. The curing process can be accelerated in a continuous furnace.

Durch die Form des Klebstoffauftrags mit Klebemittelpunkten 8 aus leitfähigem Klebstoff und einem dazwischenliegenden Klebemittelfleck 10 aus nichtleitfähigem Klebstoff wird eine Trennung zwischen leitenden und nichtleitenden Bereichen er­ zielt.Due to the shape of the adhesive application with adhesive points 8 made of conductive adhesive and an intermediate adhesive spot 10 made of non-conductive adhesive, a separation between conductive and non-conductive areas is aimed at.

Der Aufbau einer definiert dicken Klebemittelfuge aufgrund des Klebemittelflecks 10 wird durch ein nicht-geschlossen­ flächiges Klebemittelmuster unterstützt. Als Klebemittelmus­ ter kommen sogenannte Schneeflockenmuster oder Fischgrätmus­ ter in Betracht.The construction of a defined adhesive joint due to the adhesive stain 10 is supported by a non-closed, flat adhesive sample. So-called snowflake patterns or herringbone patterns are suitable as adhesive patterns.

Die Strukturauflösung, die mit der erfindungsgemäßen Methode erreicht werden kann, hängt von der verwendeten Auftrags­ technik und den verwendeten Klebstoffmaterialien ab. Auf­ grund der gegenwärtig üblichen Dosierverfahren wird man das erfindungsgemäße Verfahren bevorzugt für die Montage von Chips mit wenigen Anschlußkontakten einsetzen.The structure resolution with the method according to the invention can be achieved depends on the job used technology and the adhesive materials used. on due to the currently common dosing methods, one will inventive method preferred for the assembly of Use chips with a few contacts.

Neben der beschriebenen drucklosen Aushärtung bietet das er­ findungsgemäße Verfahren weitere Vorteile, nämlich niedrige­ re und stabilere Kontaktwiderstände verglichen mit den Kon­ taktwiderständen, die bei Flipchiptechnik mit anisotrop leitfähigen Klebstoffen erreicht werden können. Es wird eine Kostenreduktion erzielt, da die Chips nicht mit hohen Bumps versehen sein müssen.In addition to the pressure-free curing described, he offers that Process according to the invention further advantages, namely low re and more stable contact resistance compared to the Kon clock resistors used in flipchip technology with anisotropic conductive adhesives can be achieved. It will be one Cost reduction achieved because the chips don't have high bumps  must be provided.

Eine weitere Kostenreduktion wird durch die Verwendung kos­ tengünstiger isotrop leitender Klebstoffe anstelle der im Stand der Technik erforderlichen anisotropen Klebstoffe er­ reicht.A further cost reduction is achieved by using kos cheaper isotropically conductive adhesives instead of in State of the art required anisotropic adhesives enough.

Nach dem Zusammenfügen des Chips 1 mit dem Substrat 2, wie es unter Bezugnahme auf Fig. 1 und 2 beschrieben wurde, können noch vor dem Aushärten der Klebstoffe die Substrat­ trägerbahn 3 zusammen mit dem Substrat 2 und dem Chip 1 un­ ter vorbestimmbarer Folienspannung auf einen Ausgangswickel 12 aufgerollt werden. Die Folienspannung innerhalb des Aus­ gangswickels 12 definiert den möglichen geringfügigen Zu­ satzdruck, mit dem der Chip 1 während der Aushärtungsphase der Klebstoffe gegen das Substrat 2 angedrückt wird. Für den Fachmann ist es offenkundig, daß dieser zusätzliche Anpress­ druck beim erfindungsgemäßen Verfahren nicht über den zeit­ lichen und herstellungstechnischen Aufwand von beweglichen Thermoden erkauft werden mußten, wie dies im Stand der Tech­ nik der Fall ist.After the chip 1 has been joined to the substrate 2 , as has been described with reference to FIGS. 1 and 2, the substrate carrier web 3 together with the substrate 2 and the chip 1 can be pre-determined onto a film tension even before the adhesives have hardened Output winding 12 are rolled up. The film tension within the output winding 12 defines the possible slight additional pressure with which the chip 1 is pressed against the substrate 2 during the curing phase of the adhesives. It is obvious to the person skilled in the art that this additional contact pressure in the method according to the invention did not have to be bought over the time and manufacturing expenditure of movable thermodes, as is the case in the prior art.

Claims (9)

1. Verfahren zur Montage eines Chips mit chipseitigen Kon­ takten auf einem Substrat mit substratseitigen Kontakten, mit folgenden Schritten:
  • - Aufbringen von Klebemittelpunkten (8) aus Leitkleb­ stoff auf die chipseitigen und/oder die substratseiti­ gen Kontakte (6, 7);
  • - Aufbringen eines Klebemittelflecks (10) aus nichtlei­ tendem Klebstoff auf einen Bereich (9) des Chips (2) und/oder des Substrats (1), der sich zwischen dessen Kontakten (6, 7) befindet;
  • - Zusammenfügen des Chips (1) und des Substrats (2) unter kurzfristiger Druckeinwirkung;
  • - Aushärtenlassen der Klebstoffe ohne Druckeinwirkung oder unter einem verglichen mit dem Druck der kurzfri­ stigen Druckeinwirkung geringen Druck.
1. Method for mounting a chip with contacts on the chip side on a substrate with contacts on the substrate side, with the following steps:
  • - Applying adhesive points ( 8 ) made of conductive adhesive to the chip-side and / or the substrate-side contacts ( 6 , 7 );
  • - Applying an adhesive stain ( 10 ) from non-conductive adhesive to an area ( 9 ) of the chip ( 2 ) and / or the substrate ( 1 ), which is located between the contacts ( 6 , 7 ) thereof;
  • - Joining the chip ( 1 ) and the substrate ( 2 ) under short-term pressure;
  • - Let the adhesives cure without pressure or under a low pressure compared to the pressure of the short-term pressure.
2. Verfahren nach Anspruch 1, bei dem der Chip (1) mit sei­ ner aktiven Seite (11) dem Substrat (2) zugewandt auf diesem montiert wird.2. The method of claim 1, wherein the chip ( 1 ) with its active side (11) facing the substrate ( 2 ) is mounted on this. 3. Verfahren nach Anspruch 1 oder 2, bei dem eine Vielzahl von Chips (1) mit einer Vielzahl von Substraten (2) in einem sogenannten Rolle-Zu-Rolle-Verfahren verbunden wird, bei welchem
reine Substratträgerbahn (3) mit einer Vielzahl von Sub­ straten (2) von einer ersten Substratträgerbahnrolle (4) abgezogen wird;
die Chips (1) auf die Substrate (2) eines abgerollten Substratträgerbahnabschnitts aufgebracht werden; und
die Substratträgerbahn (3) mit den auf die Substrate (2) aufgebrachten Chips (1) zu einer zweiten Substrat­ trägerbahnrolle (12) zusammengerollt wird, bevor das Aushärtenlassen der Klebstoffe erfolgt.3. The method according to claim 1 or 2, wherein a plurality of chips ( 1 ) with a plurality of substrates ( 2 ) is connected in a so-called roll-to-roll process, in which
pure substrate carrier web ( 3 ) with a plurality of substrates ( 2 ) from a first substrate carrier web roll ( 4 ) is withdrawn;
the chips ( 1 ) are applied to the substrates ( 2 ) of a rolled substrate carrier web section; and
the substrate carrier web ( 3 ) with the chips ( 1 ) applied to the substrates ( 2 ) is rolled up into a second substrate carrier web roller ( 12 ) before the adhesives are allowed to harden. 4. Verfahren nach Anspruch 3, bei dem die Substratträgerbahn (3) eine Folienbahn ist und bei dem der geringe Druck, der während des Aushärtenlassens einwirkt, durch die Fo­ lienspannung eingestellt wird.4. The method according to claim 3, wherein the substrate carrier web ( 3 ) is a film web and in which the low pressure, which acts during curing, is set by the film tension. 5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Dauer und Höhe der kurzfristigen Druckeinwirkung so ge­ wählt sind, daß sich zwischen dem Chip (1) und dem Subs­ trat (2) eine Dicke einer Klebefuge (10) aus nichtleiten­ dem Klebstoff zwischen 1 µm und 40 µm ergibt.5. The method according to any one of claims 1 to 4, in which the duration and amount of the short-term pressure are chosen so that between the chip ( 1 ) and the subs ( 2 ) a thickness of an adhesive joint ( 10 ) from the non-conduct Adhesive between 1 µm and 40 µm results. 6. Verfahren nach Anspruch 5, bei dem die Dauer und Höhe der kurzfristigen Druckeinwirkung so gewählt sind, daß sich zwischen Chip (1) und Substrat (2) eine Dicke der Klebe­ fuge aus nichtleitendem Klebstoff zwischen 3 µm und 15 µm ergibt.6. The method according to claim 5, wherein the duration and amount of the short-term pressure are chosen so that between the chip ( 1 ) and substrate ( 2 ), a thickness of the adhesive joint of non-conductive adhesive between 3 microns and 15 microns. 7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem der Leitklebstoff ein isotropleitender Klebstoff ist.7. The method according to any one of claims 1 to 6, wherein the Conductive adhesive is an isotropic adhesive. 8. Verfahren nach Anspruch 7, bei dem der isotropleitende Klebstoff ein silbergefüllter Klebstoff ist.8. The method of claim 7, wherein the isotropic Glue is a silver filled glue. 9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem der Klebemittelfleck (10) aus nichtleitendem Klebstoff als nicht-geschlossenflächiges Klebemittelmuster aufgetragen wird.9. The method according to any one of claims 1 to 8, wherein the adhesive stain ( 10 ) made of non-conductive adhesive is applied as a non-closed surface adhesive pattern.
DE10151657A 2001-08-02 2001-10-19 Process for assembling a chip with contacts on a substrate comprises applying adhesion agent points and an adhesive mark, joining the chip and the substrate, and allowing the adhesives to harden Expired - Fee Related DE10151657C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10151657A DE10151657C1 (en) 2001-08-02 2001-10-19 Process for assembling a chip with contacts on a substrate comprises applying adhesion agent points and an adhesive mark, joining the chip and the substrate, and allowing the adhesives to harden

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10137913 2001-08-02
DE10151657A DE10151657C1 (en) 2001-08-02 2001-10-19 Process for assembling a chip with contacts on a substrate comprises applying adhesion agent points and an adhesive mark, joining the chip and the substrate, and allowing the adhesives to harden

Publications (1)

Publication Number Publication Date
DE10151657C1 true DE10151657C1 (en) 2003-02-06

Family

ID=7694135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10151657A Expired - Fee Related DE10151657C1 (en) 2001-08-02 2001-10-19 Process for assembling a chip with contacts on a substrate comprises applying adhesion agent points and an adhesive mark, joining the chip and the substrate, and allowing the adhesives to harden

Country Status (1)

Country Link
DE (1) DE10151657C1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004110119A1 (en) * 2003-06-04 2004-12-16 Upm Rafsec Oy A method for forming a joint
DE102004014214B3 (en) * 2004-03-23 2005-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gluing system for fastening transponder chip to substrate uses thick layer of electrically conducting glue with matrix loaded with conducting particles forming bridges between electrodes
WO2006099885A1 (en) * 2005-03-24 2006-09-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for linking a chip and a substrate
DE102005036824A1 (en) * 2005-08-04 2007-03-29 Siemens Ag Chip module for installation in sensor chip cards for fluidic applications and method for producing such a chip module
US7407084B2 (en) 2004-12-06 2008-08-05 Unaxis Trading Ltd Method for mounting a semiconductor chip onto a substrate
DE102009020540A1 (en) 2009-05-08 2010-12-30 Mühlbauer Ag Method of producing electronic module, involves moving carrier to downstream processing point while aligning position of electronic component with respect to structure on liquid meniscus
US8735218B2 (en) 2008-12-13 2014-05-27 Muehlbauer Ag Method and apparatus for manufacturing an electronic assembly, electronic assembly manufactured with the method or in the apparatus

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3533159A1 (en) * 1984-09-17 1986-03-27 Osakeyhtiö Lohja Ab, Virkkala METHOD FOR ENCODING COMPONENTS ASSEMBLED ON A CARRIER TAPE, ESPECIALLY SEMICONDUCTOR COMPONENTS
DE4242408C2 (en) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Method of connecting a circuit substrate to a semiconductor part
JPH10163230A (en) * 1996-11-29 1998-06-19 Matsushita Electric Ind Co Ltd Semiconductor mounting method
JPH10256316A (en) * 1997-03-12 1998-09-25 Seiko Epson Corp Equipment and method for mounting electronic component
US6100597A (en) * 1996-11-15 2000-08-08 Nec Corporation Semiconductor device and method for manufacturing the same
WO2000057467A1 (en) * 1999-03-22 2000-09-28 Gemplus Method for making integrated circuit chips
DE19920593A1 (en) * 1999-05-05 2000-11-23 David Finn Chip carrier for a chip module and method for producing the chip module
FR2803435A1 (en) * 1999-12-30 2001-07-06 Schlumberger Systems & Service Method for flip-chip mounting of integrated circuits on electrical connection circuits, for use in production of contactless chip cards
DE10019443A1 (en) * 2000-04-19 2001-10-31 Texas Instruments Deutschland Device for fastening a semiconductor chip on a chip carrier

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3533159A1 (en) * 1984-09-17 1986-03-27 Osakeyhtiö Lohja Ab, Virkkala METHOD FOR ENCODING COMPONENTS ASSEMBLED ON A CARRIER TAPE, ESPECIALLY SEMICONDUCTOR COMPONENTS
DE4242408C2 (en) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Method of connecting a circuit substrate to a semiconductor part
US6100597A (en) * 1996-11-15 2000-08-08 Nec Corporation Semiconductor device and method for manufacturing the same
JPH10163230A (en) * 1996-11-29 1998-06-19 Matsushita Electric Ind Co Ltd Semiconductor mounting method
JPH10256316A (en) * 1997-03-12 1998-09-25 Seiko Epson Corp Equipment and method for mounting electronic component
WO2000057467A1 (en) * 1999-03-22 2000-09-28 Gemplus Method for making integrated circuit chips
DE19920593A1 (en) * 1999-05-05 2000-11-23 David Finn Chip carrier for a chip module and method for producing the chip module
FR2803435A1 (en) * 1999-12-30 2001-07-06 Schlumberger Systems & Service Method for flip-chip mounting of integrated circuits on electrical connection circuits, for use in production of contactless chip cards
DE10019443A1 (en) * 2000-04-19 2001-10-31 Texas Instruments Deutschland Device for fastening a semiconductor chip on a chip carrier

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004110119A1 (en) * 2003-06-04 2004-12-16 Upm Rafsec Oy A method for forming a joint
GB2418540A (en) * 2003-06-04 2006-03-29 Upm Rafsec Oy A method for forming a joint
GB2418540B (en) * 2003-06-04 2006-11-29 Upm Rafsec Oy A method for forming a joint
US7682871B2 (en) 2003-06-04 2010-03-23 Upm Raflatac Oy Method for forming a joint
DE112004000956B4 (en) 2003-06-04 2019-02-07 Smartrac Investment B.V. Method for forming a connection
DE102004014214B3 (en) * 2004-03-23 2005-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gluing system for fastening transponder chip to substrate uses thick layer of electrically conducting glue with matrix loaded with conducting particles forming bridges between electrodes
US7407084B2 (en) 2004-12-06 2008-08-05 Unaxis Trading Ltd Method for mounting a semiconductor chip onto a substrate
WO2006099885A1 (en) * 2005-03-24 2006-09-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for linking a chip and a substrate
DE102005036824A1 (en) * 2005-08-04 2007-03-29 Siemens Ag Chip module for installation in sensor chip cards for fluidic applications and method for producing such a chip module
US8735218B2 (en) 2008-12-13 2014-05-27 Muehlbauer Ag Method and apparatus for manufacturing an electronic assembly, electronic assembly manufactured with the method or in the apparatus
DE102009020540A1 (en) 2009-05-08 2010-12-30 Mühlbauer Ag Method of producing electronic module, involves moving carrier to downstream processing point while aligning position of electronic component with respect to structure on liquid meniscus
DE102009020540B4 (en) * 2009-05-08 2012-06-21 Mühlbauer Ag Method and apparatus for manufacturing an electronic assembly and electronic assembly manufactured by the method or in the apparatus

Similar Documents

Publication Publication Date Title
DE69525280T2 (en) Manufacturing method of a film carrier type semiconductor device provided with bumps
DE60001776T2 (en) ENCLOSURE METHOD OF A SEMICONDUCTOR ARRANGEMENT WITH ANISOTROPICALLY CONDUCTIVE ADHESIVE
DE69521954T2 (en) Manufacturing process of a semiconductor package arrangement with chip size
DE69737375T2 (en) Method for mounting an electronic component on a printed circuit board and system for carrying out the method
EP2259311B1 (en) Method for embedding at least one component into a circuit board element
DE69525697T2 (en) Film carrier type semiconductor device with connection holes
DE69809787T2 (en) ASSEMBLY METHOD FOR SEMICONDUCTOR COMPONENTS ON A PCB
DE69727014T2 (en) A mounting method for a variety of electronic parts on a circuit board
DE60034756T2 (en) Flip-chip mounting of an IC on a printed circuit board
DE69618458T2 (en) SEMICONDUCTOR PART WITH A CHIP ELECTRICALLY CONNECTED TO A WIRING SUPPORT
DE112015005836B4 (en) POWER MODULE
DE69312983T2 (en) Bump-shaped connection electrode on a substrate for flip-chip connection
DE69731243T2 (en) Liquid crystal device, its production process and electronic device
DE4242408C2 (en) Method of connecting a circuit substrate to a semiconductor part
DE19848834A1 (en) Applying integrated circuit flip-chip to substrate
EP0358867A1 (en) Flip-chip mounting with a solder barrier layer made from oxidisable metal
DE69216658T2 (en) Device and method for connecting electrical components
DE4008624A1 (en) Mfg. hybrid semiconductor structure - depositing insulating, photo-hardenable adhesive film of surface(s) of support plate substrate
DE69020009T2 (en) Method of making connecting electrodes.
DE19622684A1 (en) Process for producing mechanically strong adhesive bonds between surfaces
DE19522338B4 (en) Chip carrier assembly with a via
DE102004001661A1 (en) Method for electrically connecting an electrical conductor to an electronic component and device
DE10151657C1 (en) Process for assembling a chip with contacts on a substrate comprises applying adhesion agent points and an adhesive mark, joining the chip and the substrate, and allowing the adhesives to harden
DE10022982A1 (en) Semiconductor component and method for its production
EP0769214B1 (en) Process for producing an electrically conductive connection

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee