DE10149885A1 - Testwafer und Verfahren zu dessen Herstellung - Google Patents
Testwafer und Verfahren zu dessen HerstellungInfo
- Publication number
- DE10149885A1 DE10149885A1 DE10149885A DE10149885A DE10149885A1 DE 10149885 A1 DE10149885 A1 DE 10149885A1 DE 10149885 A DE10149885 A DE 10149885A DE 10149885 A DE10149885 A DE 10149885A DE 10149885 A1 DE10149885 A1 DE 10149885A1
- Authority
- DE
- Germany
- Prior art keywords
- test wafer
- structures
- chip
- type
- fields
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Erfindungsgemäß wird ein Testwafer insbesondere zur Überwachung von Inspektionsanlagen für die Halbleiterfertigung bereitgestellt, die auf der Analyse von gestreuter oder reflektierter Strahlung basieren, wobei der Testwafer in eine Vielzahl von regelmäßig angeordneten Chipfeldern unterteilt ist. Der erfindungsgemäße Testwafer ist dadurch gekennzeichnet, daß der Testwafer zumindest einen ersten Typ von Strukturen, die chipfeld-periodisch angeordnet sind, und zumindest einen zweiten Typ von Strukturen, die an vorgegebenen Stellen auf dem Testwafer nicht chipfeld-periodisch angeordnet sind, aufweist.
Description
- Die vorliegende Erfindung betrifft Testwafer sowie ein Verfahren zur Herstellung von Testwafern. Die vorliegende Erfindung betrifft insbesondere Testwafer, die programmierte Defekte, bevorzugt mit einer Topologie, aufweisen.
- Die Bewertung der Stabilität von Inspektionsanlagen zur Messung von Defektdichten in der Halbleiterfertigung geschieht üblicherweise mittels standardisierter Inspektionen auf Testwafern, die programmierte Defekte enthalten. Die Defekte sind in der entsprechenden Lithographiemaske bereits programmiert und werden auf den Testwafer übertragen. Durch den Herstellungsprozess bedingt handelt es sich bei diesen Defekten jedoch um Strukturdefekte ohne Topologie. Da normalerweise Strukturdefekte schwieriger zu detektieren sind, als aufliegendes Material mit Topologie, ist dies kein Problem. Die Tests werden ja an den kritischeren Defekttypen durchgeführt. Sind diese Tests innerhalb der Spezifikation, dann ist die Inspektionsanlage in jedem Fall auch in der Lage die unkritischeren aufliegenden Defekte zu detektieren.
- Um ein effektives Anlagenmonitoring der Einzelprozessanlagen zu gewährleisten kommen in letzter Zeit in verstärktem Masse neue Inspektionsanlagen auf den Markt, die selektiv empfindlich auf aufliegendes Material sind und die, technologisch bedingt, Strukturdefekte nur unvollständig oder mit sehr großem Aufwand detektieren können. Diese Inspektionsanlagen nutzen die Strahlung, die von topologischen Defekten auf der Waferoberfläche reflektiert oder gestreut wird, wenn die Waferoberfläche beispielsweise mit einem oder mehreren Lasern bestrahlt wird. Da bei einem derartigen Verfahren die gesamte Waferoberfläche untersucht wird, ergibt sich eine sehr große Datenmenge, die durch geeignete Algorithmen auf ein handhabbares Maß reduziert werden muß. Üblicherweise werden dazu alle Signale, die eine Periode aufweisen, die der Periode der einzelnen Chips auf dem Wafer entspricht, aus den Meßdaten entfernt. Dabei geht man davon aus, daß beispielsweise Staubkörner, die auf verschiedenen Chips angeordnet sind, nicht an den jeweils gleichen Stellen auf den Chips angeordnet sind, so daß eine periodische Anordnung der Staubkörner ergeben würde.
- Um derartige Inspektionsanlagen hinsichtlich ihrer Empfindlichkeit und Stabilität zu überwachen, werden in der Regel Produktwafer verwendet, die aus dem Produktionsprozess entnommen werden. Dieses Vorgehen bringt jedoch eine Reihe von Nachteilen mit sich. Die zu Testzwecken eingesetzten Produktwafer haben im Produktionsprozess in der Regel eine Lebensdauer von etwa 4 Monaten. Danach sind sie meistens derart kontaminiert, dass sie durch neue Wafer ersetzt werden müssen. Da Produktwafer relativ teuer sind, ergeben sich somit deutlich erhöhte Testkosten. Darüber hinaus ist jede Produktscheibe hinsichtlich ihrer Defekte einzigartig. Dies hat zur Folge, daß kein stabiles Monitoring mit einheitlichen Spezifikationen an baugleichen Inspektionsanlagen durchgeführt werden kann.
- Es ist daher die Aufgabe der vorliegenden Erfindung einen Testwafer sowie ein Verfahren zu dessen Herstellung zur Verfügung zustellen, der die genannten Schwierigkeiten deutlich vermindert bzw. ganz vermeidet.
- Diese Aufgabe wird von dem Testwafer gemäß dem unabhängigen Patentanspruch 1 sowie dem Verfahren zur Herstellung eines Testwafers gemäß dem unabhängigen Patentanspruchs 8 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen.
- Erfindungegemäß wird ein Testwafer insbesondere zur Überwachung von Inspektionsanlagen für die Halbleiterfertigung bereitgestellt, die auf der Analyse von gestreuter oder reflektierter Strahlung basieren, wobei der Testwafer in eine Vielzahl von regelmäßig angeordneten Chipfelder unterteilt ist. Der erfindungsgemäße Testwafer ist dadurch gekennzeichnet, daß der Testwafer zumindest einen ersten Typ von Strukturen, die chipfeld-periodisch angeordnet sind, und zumindest einen zweiten Typ von Strukturen, die an vorgegebenen Stellen auf dem Testwafer nicht chipfeld- periodisch angeordnet sind, aufweist.
- Weiterhin wird erfindungsgemäß ein Verfahren zur Herstellung eines derartigen Testwafer bereitgestellt, das die folgenden Schritte aufweist:
- a) ein Substrat wird bereitgestellt,
- b) eine Photolackschicht wird aufgebracht,
- c) eine erste Bestrahlung der Photolackschicht wird mit einer ersten Maske, die einem ersten Typ von Strukturen entspricht, chipfeld-periodisch durchgeführt,
- d) eine zweite Bestrahlung der Photolackschicht wird mit zumidest einer zweiten Maske, die einem zweiten Typ von Strukturen entspricht, nicht chipfeld-periodisch durchgeführt,
- e) die Photolackschicht wird zu einer Lackmaske entwickelt,
- f) entsprechend der Lackmaske werden Strukturen erzeugt, so daß der Testwafer zumindest einen ersten Typ von Strukturen, die chipfeld-periodisch angeordnet sind, und zumindest einen zweiten Typ von Strukturen, die an vorgegebenen Stellen auf dem Testwafer nicht chipfeldperiodisch angeordnet sind, aufweist.
- Der erfindungsgemäße Testwafer besitzt den Vorteil, daß mit seiner Hilfe ein stabiles und reproduzierbares Monitoring mit einheitlichen Spezifikationen an baugleichen Inspektionsanlagen, die auf der Analyse von gestreuter oder reflektierter Strahlung basieren, gewährleistet werden kann. Dabei kann mit dem erfindungsgemäßen Testwafer nicht nur das "physikalische" Verhalten der Inspektionsanlagen sondern auch die Arbeitsweise der verwendeten Algorithmen zur Datenreduktion überprüft werden. Darüber hinaus kann der erfindungsgemäße Testwafer mit Hilfe des erfindungsgemäßen Verfahren mittels weitgehend standardisierter Prozeßschritte einfach und kostengünstig hergestellt werden. Insbesondere können die unterschiedlichen Typen von Strukturen nach Erzeugung der Lackmaske in einem einzigen Prozeßablauf gemeinsam erzeugt werden.
- Gemäß einer bevorzugten Ausführungsform ist der Testwafer zusätzlich in eine Vielzahl von Stepperfeldern mit jeweils mehreren Chipfeldern unterteilt und die Strukturen vom zweiten Typ sind nicht stepperfeld-periodisch angeordnet.
- Gemäß einer weiteren bevorzugten Ausführungsform sind die Strukturen vom ersten Typ als Erhebungen über die Waferoberfläche ausgebildet. Weiterhin ist es bevorzugt, wenn die Strukturen vom zweiten Typ als Erhebungen über die Waferoberfläche ausgebildet sind.
- Gemäß einer weiteren bevorzugten Ausführungsform sind die Strukturen vom ersten und vom zweiten Typ aus dem gleichen Material gebildet. Dabei ist es insbesondere bevorzugt, wenn die Strukturen vom ersten und vom zweiten Typ aus Silizium oder Siliziumoxid gebildet sind.
- Gemäß einer weiteren bevorzugten Ausführungsform sind die Strukturen vom zweiten Typ zumindest zwei unterschiedliche laterale Ausdehnungen aufweisen.
- Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist der Testwafer zusätzlich in eine Vielzahl von Stepperfeldern mit jeweils mehreren Chipfeldern unterteilt und in Schritt c) werden alle Chipfelder eines Stepperfelds gleichzeitig bestrahlt.
- Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist der Testwafer zusätzlich in eine Vielzahl von Stepperfeldern mit jeweils mehreren Chipfeldern unterteilt und in Schritt d) wird jeweils nur ein Chipfeld eines Stepperfelds bestrahlt.
- Gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist zumindest eine Hilfsschicht, bevorzugt Siliziumnitrid, vorgesehen und in Schritt f) werden in der Hilfsschicht entsprechend der Lackmaske Öffnungen erzeugt und eine selektive Matrialabscheidung wird durchgeführt, so daß im wesentlichen nur in den Öffnungen der Hilfsschicht Material abgeschieden wird. Dabei ist es insbesondere bevorzugt, wenn eine selektive Silizium- oder eine selektive Siliziumoxidabscheidung durchgeführt wird.
- Die Erfindung wird nachfolgend anhand von Figuren der Zeichnung näher dargestellt. Es zeigen:
- Fig. 1-6 eine Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines Testwafers.
- Fig. 1 zeigt als Ausgangspunkt des Verfahrens einen Halbleiterwafer 1, beispielsweise einen Siliziumwafer, der von einer Hilfsschicht 2 (Fig. 2), bevorzugt einer Siliziumnitridschicht, bedeckt ist. Weiterhin ist der Halbleiterwafer 1 in Chipfelder 3 und Stepperfelder 4 unterteilt. Je nach Anordnung der Stepperfelder 4 auf dem Halbleiterwafer 1 umfassen die Stepperfelder 4 unterschiedlich viele Chipfelder 3. Die Chipfelder entsprechen dabei den Gebieten, an denen schließlich die vollständigen Chips erzeugt werden. Die Stepperfelder entsprechen den Gebieten, die üblicherweise bei einer Belichtung mit einem sogenannten "Stepper" gleichzeitig belichtet werden. Im vorliegenden Beispiel umfaßt ein Stepperfeld 4 in der Regel sechs Chipfelder 3.
- Auf das Halbleitersubstrat 1 und die Hilfsschicht 2 wird eine Photolackschicht 5 aufgebracht, die nachfolgend einer Art "Doppelbelichtung" ausgesetzt wird. Dazu wird eine erste Bestrahlung der Photolackschicht 5 mit einer ersten Maske, die einem ersten Typ von Strukturen entspricht, chipfeldperiodisch durchgeführt. Ein Stepper fährt nacheinander die einzelnen Stepperfelder 4 ab und bestrahlt gleichzeitig alle Chipfelder 3 eines Stepperfelds 4.
- Die hierfür eingesetzte Maske enthält sechs identische Felder mit einem üblichen Design, welches an den Stellen, an denen später die programmierten Defekte (Strukturen vom zweiten Typ) sein sollen, freies Gebiet (d. h. das Nitrid bleibt stehen) enthält. Es wird kein sogenannter "Hardbake" der Photolackschicht durchgeführt, damit ein zweiter Lithoschritt gleich anschliessend durchgeführt werden kann.
- Dementsprechend wird eine zweite Bestrahlung der Photolackschicht mit zumidest einer zweiten Maske (Fig. 3), die einem zweiten Typ von Strukturen entspricht, nicht chipfeld-periodisch durchgeführt. Dazu wird eine Maske 6 derselben Grösse wie die Maske des ersten Lithoschrittts verwendet, die ebenfalls sechs Felder 7 umfaßt. Im Gegensatz zu der ersten Maske besitzt die zweite Maske 6 jedoch keine identischen Felder 7, sondern die Felder 7 weisen ihre Öffnungen 8 an jeweils anderen Stellen auf. Darüber hinaus besitzen die Öffnungen 8 unterschiedliche Durchmesser, so daß die damit erzeugten Strukturen vom zweiten Typ unterschiedliche laterale Ausdehnungen aufweisen.
- Die Bestrahlung mit Hilfe der zweiten Maske wird auf die erste Lithoebene justiert. Die programmierten Defekte liegen dann auf den freien Gebieten des ersten Lithoschritts. Sie können nun auf die gewünschten Stepperfelder 4 geprintet werden. Um sogenannte "Repeaterstrukturen" bei den programmierten Defekten zu vermeiden, wird nun jedoch bei jedem Stepperfeld 4 nur ein Chipfeld 3 bestrahlt. Insgesamt werden dabei nur soviele Stepperfelder 4 bestrahlt wie das zweite Maske 6 Felder 7 enthält. Ein entsprechendes Bestrahlungsmuster ist in Fig. 4 gezeigt.
- Anschließend wird die so bestrahlte Photolackschicht 5 entwickelt, so daß die in Fig. 2 gezeigte Lackmaske erzeugt wird, welche Öffnungen 9, welche den Strukturen vom ersten Typ entsprechen, und Öffnungen 10, welche den Strukturen vom zweiten Typ entsprechen, enthält. Die sich daraus ergebende Struktur ist in Fig. 2 gezeigt.
- Nachfolgend wird die Hilfsschicht 2 durch eine anisotrope Ätzung unter Verwendung der Lackmaske 5 strukturiert und die Lackmaske 5 entfernt. Die sich daraus ergebende Struktur ist in Fig. 5 gezeigt. Anschließend wird eine selektive Materialabscheidung durchgeführt, so daß im wesentlichen nur in den Öffnungen der Hilfsschicht 2 Material abgeschieden wird. Dabei ist es insbesondere bevorzugt, wenn eine selektive Silizium- oder eine selektive Siliziumoxidabscheidung durchgeführt wird. Die sich daraus ergebende Struktur ist in Fig. 6 gezeigt.
- Der so hergestellte Testwafer enthält dementsprechend einen ersten Typ von Strukturen 11, die chipfeld-periodisch angeordnet sind, und einen zweiten Typ von Strukturen 12, die an vorgegebenen Stellen auf dem Testwafer nicht chipfeldperiodisch angeordnet sind. Dabei sind beide Typen von Strukturen jeweils als Erhebungen über die Waferoberfläche ausgebildet und können daher von Inspektionsanlagen, die auf der Analyse von gestreuter oder reflektierter Strahlung basieren, gut detektiert werden.
- Der erfindungsgemäße Testwafer besitzt den Vorteil, daß mit seiner Hilfe ein stabiles und reproduzierbares Monitoring mit einheitlichen Spezifikationen an baugleichen Inspektionsanlagen, die auf der Analyse von gestreuter oder reflektierter Strahlung basieren, gewährleistet werden kann. Dabei kann mit dem erfindungsgemäßen Testwafer nicht nur das "physikalische" Verhalten der Inspektionsanlagen sondern auch die Arbeitsweise der verwendeten Algorithmen zur Datenreduktion überprüft werden.
Claims (12)
1. Testwafer, insbesondere zur Überwachung von
Inspektionsanlagen für die Halbleiterfertigung, die auf
der Analyse von gestreuter oder reflektierter Strahlung
basieren, wobei der Testwafer in eine Vielzahl von
regelmäßig angeordneten Chipfelder (3) unterteilt ist,
dadurch gekennzeichnet, daß
der Testwafer zumindest einen ersten Typ von Strukturen
(11), die chipfeld-periodisch angeordnet sind, und
zumindest einen zweiten Typ von Strukturen (12), die an
vorgegebenen Stellen auf dem Testwafer nicht
chipfeldperiodisch angeordnet sind, aufweist.
2. Testwafer nach Anspruch 1,
dadurch gekennzeichnet, daß
der Testwafer zusätzlich in eine Vielzahl von
Stepperfeldern (4) mit jeweils mehreren Chipfeldern (3)
unterteilt ist und die Strukturen vom zweiten Typ (12)
nicht stepperfeld-periodisch angeordnet sind.
3. Testwafer nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
die Strukturen vom ersten Typ (11) als Erhebungen über die
Waferoberfläche ausgebildet sind.
4. Testwafer nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
die Strukturen vom zweiten Typ (12) als Erhebungen über
die Waferoberfläche ausgebildet sind.
5. Testwafer nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
die Strukturen vom ersten und vom zweiten Typ (11, 12) aus
dem gleichen Material gebildet sind.
6. Testwafer nach Anspruch 5,
dadurch gekennzeichnet, daß
die Strukturen vom ersten und vom zweiten Typ (11, 12) aus
Silizium oder Siliziumoxid gebildet sind.
7. Testwafer nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
die Strukturen vom zweiten Typ (12) zumindest zwei
unterschiedliche laterale Ausdehnungen aufweisen.
8. Verfahren zur Herstellung eines Testwafer, insbesondere
zur Überwachung von Inspektionsanlagen für die
Halbleiterfertigung, die auf der Analyse von gestreuter oder
reflektierter Strahlung basieren, wobei der Testwafer in
eine Vielzahl von regelmäßig angeordneten Chipfelder (3)
unterteilt ist, mit den Schritten:
a) ein Substrat (1) wird bereitgestellt,
b) eine Photolackschicht (5) wird aufgebracht,
c) eine erste Bestrahlung der Photolackschicht wird mit
einer ersten Maske, die einem ersten Typ von
Strukturen (11) entspricht, chipfeld-periodisch
durchgeführt,
d) eine zweite Bestrahlung der Photolackschicht wird mit
zumidest einer zweiten Maske, die einem zweiten Typ
von Strukturen (12) entspricht, nicht
chipfeldperiodisch durchgeführt,
e) die Photolackschicht wird zu einer Lackmaske (5)
entwickelt,
f) entsprechend der Lackmaske (5) werden Strukturen
erzeugt, so daß der Testwafer zumindest einen ersten
Typ von Strukturen (11), die chipfeld-periodisch
angeordnet sind, und zumindest einen zweiten Typ von
Strukturen (12), die an vorgegebenen Stellen auf dem
Testwafer nicht chipfeld-periodisch angeordnet sind,
aufweist.
9. Verfahren nach Anspruch 8,
dadurch gekennzeichnet, daß
der Testwafer zusätzlich in eine Vielzahl von
Stepperfeldern (4) mit jeweils mehreren Chipfeldern (3)
unterteilt ist und in Schritt c) alle Chipfelder (3) eines
Stepperfelds (4) gleichzeitig bestrahlt werden.
10. Verfahren nach Anspruch 8 oder 9,
dadurch gekennzeichnet, daß
der Testwafer zusätzlich in eine Vielzahl von
Stepperfeldern (4) mit jeweils mehreren Chipfeldern (3)
unterteilt ist und in Schritt d) jeweils nur ein Chipfeld
(3) eines Stepperfelds (4) bestrahlt wird.
11. Verfahren nach einem der Ansprüche 8 bis 10,
dadurch gekennzeichnet, daß
zumindest eine Hilfsschicht (2) vorgesehen ist und in
Schritt f) in der Hilfsschicht (2) entsprechend der
Lackmaske (5) Öffnungen (9, 10) erzeugt werden und eine
selektive Matrialabscheidung durchgeführt wird, so daß im
wesentlichen nur in den Öffnungen (9, 10) der Hilfsschicht
(2) Material abgeschieden wird.
12. Verfahren nach Anspruch 11,
dadurch gekennzeichnet, daß
eine selektive Silizium- oder eine selektive
Siliziumoxidabscheidung durchgeführt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10149885A DE10149885B4 (de) | 2001-10-10 | 2001-10-10 | Testwafer und Verfahren zu dessen Herstellung |
US10/268,203 US6797981B2 (en) | 2001-10-10 | 2002-10-10 | Test wafer and method for producing the test wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10149885A DE10149885B4 (de) | 2001-10-10 | 2001-10-10 | Testwafer und Verfahren zu dessen Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10149885A1 true DE10149885A1 (de) | 2003-05-08 |
DE10149885B4 DE10149885B4 (de) | 2006-03-23 |
Family
ID=7701987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10149885A Expired - Fee Related DE10149885B4 (de) | 2001-10-10 | 2001-10-10 | Testwafer und Verfahren zu dessen Herstellung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6797981B2 (de) |
DE (1) | DE10149885B4 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7089138B1 (en) | 2005-02-25 | 2006-08-08 | International Business Machines Corporation | Canary device for failure analysis |
US7397556B2 (en) * | 2006-10-31 | 2008-07-08 | International Business Machines Corporation | Method, apparatus, and computer program product for optimizing inspection recipes using programmed defects |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5302491A (en) * | 1989-12-20 | 1994-04-12 | North American Philips Corporation | Method of encoding identification information on circuit dice using step and repeat lithography |
DE10014914A1 (de) * | 2000-03-17 | 2001-10-04 | Infineon Technologies Ag | Verfahren zur Herstellung und Überprüfung von Strukturen elektronischer Schaltungen in einem Halbleitersubstrat |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3551877B2 (ja) * | 2000-01-18 | 2004-08-11 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
-
2001
- 2001-10-10 DE DE10149885A patent/DE10149885B4/de not_active Expired - Fee Related
-
2002
- 2002-10-10 US US10/268,203 patent/US6797981B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5302491A (en) * | 1989-12-20 | 1994-04-12 | North American Philips Corporation | Method of encoding identification information on circuit dice using step and repeat lithography |
DE10014914A1 (de) * | 2000-03-17 | 2001-10-04 | Infineon Technologies Ag | Verfahren zur Herstellung und Überprüfung von Strukturen elektronischer Schaltungen in einem Halbleitersubstrat |
Non-Patent Citations (2)
Title |
---|
JARVIS, R.W. u.a.: Use of intentional defect wavers for tool inspection validation, in: Proc. SPIE - Int. Soc. Opt. Eng. (USA) Proceedings of the SPIE - The International Society of Optical Engineering, 2000, ISSN 0277-786X, Vol. 3998, S. 302-307 * |
VAN ZANT, Peter: Microchip Fabrication, 4. Aufl., New York (u.a.) USA, The McGraw-Hill Companies, Inc., 2000, S. 70 u. 452 * |
Also Published As
Publication number | Publication date |
---|---|
US6797981B2 (en) | 2004-09-28 |
US20030068835A1 (en) | 2003-04-10 |
DE10149885B4 (de) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2619873B2 (de) | Verfahren zum Überprüfen einer eine Vielzahl nominell identischer Muster tragender Werkstücke sowie eine Vorrichtung zum Durchführen des Verfahrens | |
DE19611436C2 (de) | Verfahren zum Herstellen einer Belichtungsmaske | |
DE4221074A1 (de) | Halbleiter-wafer-verarbeitung mit ueberwachung kritischer dimensionen auf dem wafer unter einsatz optischer endpunktdetektion | |
DE2240653A1 (de) | Ausschussratenverringerung bei herstellung monolithisch integrierter schaltkreise | |
DE19726835B4 (de) | Photomaske für einen Prozeßspielraumtest und ein Verfahren zum Durchführen eines Prozeßspielraumtests unter Verwendung dieser Maske | |
DE10224162A1 (de) | Streuungsmesser mit einem internen Kalibriersystem | |
DE10240115B4 (de) | Verfahren und System zum Handhaben von Substraten in einer Produktionslinie mit einer Cluster-Anlage und einer Messanlage | |
DE102007052052A1 (de) | Verfahren zum Erkennen von Wiederholungsdefekten in Lithographiemasken auf der Grundlage von Testsubstraten, die unter veränderlichen Bedingungen belichtet werden | |
EP3944022B1 (de) | Verfahren und vorrichtung zur charakterisierung eines durch wenigstens einen lithographieschritt strukturierten wafers | |
DE10134755B4 (de) | Verfahren zur Messung einer charakteristischen Abmessung wenigstens einer Struktur auf Halbleiterwafern | |
DE69930102T2 (de) | Verfahren zur herstellung von integrierten schaltungen | |
DE10149885B4 (de) | Testwafer und Verfahren zu dessen Herstellung | |
DE10236027B3 (de) | Verfahren zum Überprüfen einer Maske | |
DE102016213925A1 (de) | Verfahren und Vorrichtung zur Charakterisierung eines durch wenigstens einen Lithographieschritt strukturierten Wafers | |
DE10030145A1 (de) | Verfahren und Vorrichtung zur Prüfung einer Halbleitereinrichtung | |
DE102017126262A1 (de) | Verfahren zur Bestimmung mindestens eines elektrischen oder optischen Parameters einer Vielzahl von Halbleiterchips auf einem Wafer | |
DE10151406B4 (de) | Photomaske und Verfahren zu dessen Hertellung | |
DE102021112547A1 (de) | Verfahren zur Ermittlung eines Registrierungsfehlers | |
DE10141051A1 (de) | Anordnung und Verfahren zur Inspektion von unstruktuierten Wafern | |
DE10128269A1 (de) | Eine Chipflächen-Justierstruktur | |
DE10160458B4 (de) | Maske mit programmierten Defekten und Verfahren zu deren Herstellung | |
EP1333293B1 (de) | Verfahren zur Fehleranalyse in der Waferfertigung | |
DE19607047C2 (de) | Verfahren zum Herstellen von Halbleiterelementen mit aktiven Strukturen | |
DE19625136A1 (de) | Maske zur Kontrolle von Fehlern bei der Herstellung eines Halbleiterbauelementes | |
EP2246708A1 (de) | Verfahren zur Erstellung einer Defektkarte von auf einem Träger, insbesondere einem Halbleiter-Wafer, befindliche Einzelkomponenten, insbesondere Halbleiter-Bauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |