DE10128241A1 - Production of an IC chip component comprises providing a base material layer with a photolacquer, removing the photolacquer, fixing a chip on each chip carrier surface, contacting with connecting contacts, and further processing - Google Patents

Production of an IC chip component comprises providing a base material layer with a photolacquer, removing the photolacquer, fixing a chip on each chip carrier surface, contacting with connecting contacts, and further processing

Info

Publication number
DE10128241A1
DE10128241A1 DE10128241A DE10128241A DE10128241A1 DE 10128241 A1 DE10128241 A1 DE 10128241A1 DE 10128241 A DE10128241 A DE 10128241A DE 10128241 A DE10128241 A DE 10128241A DE 10128241 A1 DE10128241 A1 DE 10128241A1
Authority
DE
Germany
Prior art keywords
layer
chip
base material
material layer
connection contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10128241A
Other languages
German (de)
Inventor
Kam Ming Lam
Arno Thiele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
POSSEHL ELECTRONIC GmbH
Original Assignee
POSSEHL ELECTRONIC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by POSSEHL ELECTRONIC GmbH filed Critical POSSEHL ELECTRONIC GmbH
Priority to DE10128241A priority Critical patent/DE10128241A1/en
Publication of DE10128241A1 publication Critical patent/DE10128241A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Production of an IC chip component comprises providing a base material layer with a photolacquer; removing the photolacquer; fixing a chip on each carrier surface; contacting through wires; forming a plastic layer (36) on the base material layer with the IC chips; removing the base material layer after hardening the plastic layer; applying contact bumps (40); and dividing the components by cutting. Production of an IC chip component comprises providing a base material layer with a photolacquer; removing the photolacquer; fixing a chip on each chip carrier surface; contacting with connecting contacts through wire bonding; forming a plastic layer (36) on the side of the base material layer with the IC chips; removing the base material layer after hardening the plastic layer; applying connecting contact bumps (40) of conducting material to the contacts; and dividing the chip components by cutting the plastic.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines IC-Chip-Bauelements, das ein den IC-Chip umfassendes Gehäuse und davon vorstehende Anschlusskontakterhebungen aufweist.The invention relates to a method for producing a IC chip component which has a housing and the IC chip of which protrudes connection contact elevations.

Derartige IC-Chip-Bauelemente werden meist als BCC-Elemente bezeichnet, wobei BCC für "Bump Chip Carrier" steht. Diese Be­ zeichnung rührt von den Anschlusskontakten her, die vom Gehäuse unten als einzelne Erhebungen hervorstehen und auch als "Termi­ nal Bumps" bezeichnet werden. Diese Anschlusskontakterhebungen dienen zur Kontaktierung des IC-Chip-Bauelements auf einer Lei­ terplatte, indem die Anschlusskontakterhebungen jeweils mit ent­ sprechenden Kontakten auf der Leiterplatte verbunden werden. Die Anschlusskontakterhebungen liegen in der Regel aneinandergereiht an der Unterseite des Gehäuses, wobei die Anordnung insgesamt einen rechteckigen Verlauf hat.Such IC chip components are mostly called BCC elements referred to, where BCC stands for "Bump Chip Carrier". This Be Drawing comes from the connection contacts, from the housing stand out below as individual surveys and also as "Termi nal bumps ". These connection contact surveys are used to contact the IC chip component on a Lei terplatte by the connection contact elevations each with ent speaking contacts on the circuit board. The Connection contact surveys are usually lined up at the bottom of the case, the arrangement overall has a rectangular shape.

Solche IC-Chip-Bauelemente mit einem Gehäuse und davon vorste­ henden Anschlusskontakterhebungen werden herkömmlich mit dem nachfolgend beschriebenen Verfahren hergestellt. Es wird zu­ nächst eine Substratmaterialschicht, z. B. ein Kupferband, be­ reitgestellt, die mit Photolack versehen wird. Auf einer Seite wird der Photolack mittels einer Maske in ein Muster mit der gewünschten Anordnung von Anschlusskontaktflächen, auf denen später die Anschlusskontakterhebungen liegen, lithographisch strukturiert. Es folgt ein Ätzschritt, bei dem die freigelegten Anschlusskontaktflächen geätzt werden; dieser Ätzschritt wird gelegentlich als "Halbätzen" bezeichnet, da die Ätzung die Sub­ stratmaterialschicht nicht vollständig durchdringt, sondern nur auf eine gewisse Tiefe vordringt, so dass für jede vorgesehene Anschlusskontakterhebung eine muldenförmige Vertiefung, die tatsächlich das Negativ der späteren Anschlusskontakterhebung darstellt, in der Substratmaterialschicht gebildet wird. Danach wird eine Beschichtung mit einem Leitermaterial vorgenommen, z. B. mit Gold-Palladium, wobei die Beschichtung im Vergleich zur Tiefe der Mulden der Anschlusskontaktflächen relativ dünn ist, so dass die Mulden mit einer Deckschicht versehen werden, die die Mulde allerdings bei weitem nicht ausfüllt. Anschließend wird der Photolack vollständig entfernt. Danach werden die IC- Chips auf der Substratmaterialschicht befestigt, und zwar je­ weils an den vorgesehenen Positionen, so dass sie von den zu­ gehörigen Anschlusskontaktmulden umgeben sind. Dann wird der IC- Chip durch Drahtbonden mit den Deckschichten in den Mulden der zugehörigen (späteren) Anschlusskontakterhebungen verbunden, d. h. es wird jeweils eine Drahtbrücke zwischen IC-Chip und Deck­ schicht in der Mulde der späteren Anschlusskontakterhebung her­ gestellt. Daraufhin wird das Substratmaterial mit den darauf befindlichen IC-Chips und Drahtbrücken mit einer Kunststoff­ schicht vergossen, so dass sie vollständig darin eintauchen. Nach Aushärten des Kunststoffs wird die Substratbeschichtung durch Ätzen entfernt. Danach bleibt die Kunststoffschicht mit den darin eingegossenen IC-Chips zurück, wobei die vorher in den Mulden der Substratmaterialschicht gebildeten Deckschichten aus Gold-Palladium nun als "Buckel" auf einem Kunststoffkern aus der Grundfläche der Kunststoffschicht hervorstehen. Die einzelnen IC-Chip-Bauelemente werden dann durch Schneiden des Kunststoffs vereinzelt. Die IC-Chip-Bauelemente können dann durch Verbinden der Anschlusskontakterhebungen mit entsprechenden Kontakten auf Leiterplatten installiert werden.Such IC chip components with a housing and the first existing connection contact surveys are conventional with the  method described below. It gets too next a substrate material layer, e.g. B. a copper tape, be provided, which is provided with photoresist. On one side is the photoresist in a pattern with the mask desired arrangement of connection contact surfaces on which later the connection contact bumps lie, lithographically structured. An etching step follows, in which the exposed Terminal contact surfaces are etched; this etching step is sometimes referred to as "half-etching" because the etching sub strat material layer not completely penetrated, but only penetrates to a certain depth, so that for each intended Connection survey a trough-shaped depression, the actually the negative of the subsequent connection contact survey represents, is formed in the substrate material layer. After that if a coating is made with a conductor material, z. B. with gold-palladium, the coating compared to Depth of the troughs of the connection contact surfaces is relatively thin, so that the troughs are provided with a covering layer that the hollow, however, is far from filling. Subsequently the photoresist is completely removed. Then the IC Chips attached to the substrate material layer, each because at the designated positions, so that they from the to associated contact recesses are surrounded. Then the IC Chip by wire bonding with the cover layers in the recesses of the associated (later) connection contact surveys connected, d. H. there will be a wire bridge between the IC chip and the deck layer in the trough of the subsequent connection contact survey posed. Then the substrate material with the on it IC chips and wire bridges with a plastic shed layer so that they are completely immersed in it. After the plastic has hardened, the substrate coating removed by etching. Then the plastic layer stays with it the IC chips cast in it, the previously in the Troughs formed from the substrate material layer cover layers Gold-Palladium now as a "hump" on a plastic core from the Protruding the base of the plastic layer. The single ones IC chip components are then made by cutting the plastic  sporadically. The IC chip components can then be connected of the connection contact surveys with corresponding contacts PCBs are installed.

Die bekannte Verfahrensweise zur Herstellung von IC-Chip-Bauele­ menten mit Gehäuse und davon vorstehenden Anschlusskontakterhe­ bungen (BCC-Bauelementen) weist einige Nachteile auf. So ist das Halbätzen, bei dem die Substratmaterialschicht teilweise geätzt wird, um die muldenförmigen Vertiefungen zu bilden, relativ schwer steuerbar und dadurch in der resultierenden Tiefe relativ ungenau. Da die Tiefe der muldenförmigen Ätzung letztlich die Höhe bestimmt, mit der die leitende Deckschicht der Anschluss­ kontakterhebung schließlich von der Kunststoffschicht hervor­ steht, ist die Genauigkeit der Ätztiefe kritisch. Hier lassen sich bisher Fertigungsgenauigkeiten von etwa 20 µm erreichen.The known procedure for the production of IC chip components elements with housing and the above-mentioned connection contacts Exercises (BCC components) have some disadvantages. That's how it is Half etch, in which the substrate material layer is partially etched becomes relative to form the trough-shaped depressions difficult to control and therefore relative in the resulting depth inaccurate. Since the depth of the trough-shaped etching ultimately the Height determines with which the conductive cover layer of the connection contact collection finally emerges from the plastic layer the accuracy of the etching depth is critical. Leave here manufacturing accuracies of around 20 µm have been achieved so far.

Es ist daher Aufgabe der Erfindung, ein Verfahren zur Herstel­ lung von IC-Chip-Bauelementen mit Gehäuse und Anschlusskontakt­ erhebungen anzugeben, mit dem die Dimensionen der Anschlusskon­ takterhebungen einfach und genauer definiert werden können. Zur Lösung dieser Aufgabe dient ein Verfahren mit den Merkmalen des Patentanspruchs 1. Vorteilhafte Ausführungsformen der Erfin­ dung sind in den Unteransprüchen angegeben.It is therefore an object of the invention to produce a method development of IC chip components with housing and connection contact to specify surveys with which the dimensions of the connecting con cycle clocks can be easily and more precisely defined. A method with the features is used to solve this task of claim 1. Advantageous embodiments of the Erfin are specified in the subclaims.

Bei dem erfindungsgemäßen Verfahren wird zunächst eine Basisma­ terialschicht mit Photolack überzogen. Die Photolackschicht wird auf einer Seite der Basismaterialschicht in ein Muster mit einer gewünschten Anordnung von Chipträgerflächen und den jeweils umgebenden Anschlusskontaktflächen lithographisch strukturiert, wobei eine Maske mit einem entsprechenden Muster verwendet wird. Anschließend werden die vom Photolack befreiten Chipträgerflä­ chen und Anschlusskontaktflächen mit Beschichtungen versehen, die jeweils wenigstens eine leitfähige Schicht aufweisen. Vor­ zugsweise wird eine Beschichtung mit mehreren Leiterschichten gebildet. Danach wird der Photolack wieder entfernt und es wer­ den die IC-Chips befestigt, und zwar wenigstens ein IC-Chip auf jeder Chipträgerfläche, wonach jeder IC-Chip mit seinen zugehö­ rigen Anschlusskontaktbeschichtungen durch Drahtbonden in Kon­ takt gebracht wird. Daraufhin wird eine Kunststoffschicht auf die mit den IC-Chips versehene Seite der Basismaterialschicht gegossen, so dass die IC-Chips vollständig ummantelt sind. Nach Erhärten des Kunststoffs wird die Basismaterialschicht vollstän­ dig entfernt, woraufhin an der Kunststoffschicht unten die An- schlusskontaktbeschichtungen und die Chipträgerflächenbeschich­ tungen, die vorher auf die Basismaterialschicht aufgebracht worden sind, freiliegen. Auf die Anschlusskontaktbeschichtungen wird anschließend zusätzliches Leitermaterial zur Bildung der Anschlusskontakterhebungen aufgebracht. Schließlich werden die IC-Chip-Bauelemente durch Schneiden des Kunststoffs vereinzelt.In the method according to the invention, a basic principle is first used material layer coated with photoresist. The photoresist layer is on one side of the base material layer in a pattern with a desired arrangement of chip carrier areas and each surrounding connection contact surfaces structured lithographically, using a mask with a corresponding pattern. Then the chip carrier surfaces freed from the photoresist surfaces and connection contact surfaces with coatings, which each have at least one conductive layer. before preferably a coating with several conductor layers educated. Then the photoresist is removed again and who it is which the IC chips attached, namely at least one IC chip  each chip carrier surface, after which each IC chip with its associated connection contact coatings by wire bonding in con clock is brought. Then a plastic layer is applied the side of the base material layer provided with the IC chips poured so that the IC chips are completely covered. To When the plastic hardens, the base material layer becomes complete dig removed, whereupon the plastic layer on the bottom final contact coatings and the chip carrier surface coating lines previously applied to the base material layer have been exposed. On the terminal contact coatings is then additional conductor material to form the Connection contact surveys applied. Eventually they will IC chip components isolated by cutting the plastic.

Die aufgebrachten Anschlusskontakterhebungen können z. B. aus Lotmaterial bestehen. Das Lotmaterial kann in dem gewünschten Muster der Anschlusskontakterhebungen z. B. durch Siebdruck auf­ gebracht werden.The applied terminal contact surveys can, for. B. from Solder material exist. The solder material can be in the desired Pattern of connection contact surveys e.g. B. by screen printing to be brought.

Die Beschichtungen der Chipträgerflächen und Anschlusskontakt­ flächen sollten eine solche Schichtfolge haben, dass auf die Basismaterialschicht zunächst eine Schicht aus gut lötbarem Material aufgebracht wird, mit der eine später aufzubringende Kontakterhebung aus Lotmaterial gut verbindbar ist. Darauf soll­ te eine feste Leiterschicht, z. B. aus Kupfer oder Nickel, fol­ gen, die so dick ist, dass im Wesentlichen das Niveau der umge­ benden Photolackschicht erreicht wird. Oben sollte eine Schicht liegen, die im Falle von Anschlusskontaktbeschichtungen einen guten Halt der durch Drahtbonden zu befestigenden Drahtbrücke gewährleistet bzw. im Falle von Chipträgerbeschichtungen eine gute Befestigung des Chips ermöglicht, wobei in beiden Fällen Silber gut geeignet ist.The coatings on the chip carrier surfaces and connection contact surfaces should have such a layer sequence that the Base material layer first a layer of easily solderable Material is applied with the one to be applied later Contact collection from solder material is easily connectable. On top of that te a solid conductor layer, e.g. B. of copper or nickel, fol gene that is so thick that essentially the level of the reverse the photoresist layer is reached. There should be a layer on top lie in the case of connection contact coatings good hold of the wire bridge to be attached by wire bonding guaranteed or in the case of chip carrier coatings allows good attachment of the chip, being in both cases Silver is well suited.

Das Entfernen der Basismaterialschicht kann z. B. durch Ätzen erfolgen. Alternativ kann die Basismaterialschicht, insbesondere wenn sie als Metallfolie oder Metallband verwendet wird, einfach durch Abziehen von dem Kunststoff entfernt werden. Letztere Verfahrensweise ist natürlich vorteilhaft, da dadurch der sonst erforderliche Ätzschritt vollständig entfällt.The removal of the base material layer can e.g. B. by etching respectively. Alternatively, the base material layer, in particular when used as metal foil or metal tape, simple be removed from the plastic by peeling. Latter  The procedure is of course advantageous, because it would otherwise required etching step is completely eliminated.

Das erfindungsgemäße Verfahren hat gegenüber dem oben beschrie­ benen herkömmlichen Verfahren verschiedene Vorteile.The method according to the invention has been described above conventional methods have various advantages.

So fällt der Schritt des "Halbätzens" der Substratmaterial­ schicht zur Bildung der Mulden als Negativformen für die späte­ ren Anschlusskontakterhebungen vollständig fort, was verfahrens­ technisch schon eine erhebliche Vereinfachung darstellt.This is the step of "half-etching" the substrate material layer to form the troughs as negative forms for the late their connection contact surveys completely, what procedure technically represents a significant simplification.

Ferner wird die Höhe und die sonstigen Dimensionen der An­ schlusskontakterhebung nicht durch eine Ätzform, die durch Halb­ ätzen in einer Substratmaterialschicht als Negativ für die spä­ tere Erhebung gebildet werden muss, bestimmt, sondern durch definiertes Aufbringen einer vorgebenen Menge von Anschlusskon­ taktmaterial auf den Anschlusskontaktflächen, was z. B. durch Siebdruck von Lotmaterial einfach und genau geschehen kann.Furthermore, the height and the other dimensions of the An final contact survey not by an etching form by half etching in a substrate material layer as a negative for the late higher survey must be formed, determined, but by Defined application of a specified amount of connection con tact material on the connection contact surfaces, which z. B. by Screen printing of solder material can be done easily and accurately.

Ferner wird durch das Aufbringen der Anschlusskontakterhebungen auf die Anschlusskontaktflächen jeweils eine Anschlusskontakt­ erhebung aus Vollmaterial gebildet, die bei der Kontaktierung auf der Leiterplatte wesentlich robuster und unkritischer hand­ habbar ist als die Kontakterhebung nach dem herkömmlichen Ver­ fahren, die lediglich als dünne Schicht auf dem darunter liegen­ den Kunststoffkern liegt und daher weitaus leichter beschädigt werden kann, was zu fehlerhaften Kontakten führen kann.Furthermore, by applying the connection contact elevations one connection contact each on the connection contact surfaces Elevation made of solid material, which when contacting on the circuit board much more robust and uncritical hand is available as the contact collection according to the conventional Ver drive, which are just a thin layer on the one below the plastic core lies and is therefore much more easily damaged can become, which can lead to faulty contacts.

Ein weiterer Vorteil des erfindungsgemäßen Verfahrens in diesem Zusammenhang ist, dass die Anschlusskontakterhebungen stabil an den Anschlusskontaktflächen befestigt sind, während nach dem herkömmlichen Verfahren die dünne Deckschicht aus Leitermaterial auf dem darunter liegenden buckelförmigen Kern aus Kunststoff nur relativ schlecht haftet.Another advantage of the method according to the invention in this Connection is that the terminal contact elevations are stable the terminal pads are attached, while after conventional processes, the thin cover layer made of conductor material on the underlying hump-shaped plastic core adheres only relatively poorly.

Schließlich wird es durch das Bilden der Beschichtungen auf den Anschlusskontaktflächen und den Chipträgerflächen möglich, näm­ lich wenn mehrere Lagen gebildet werden, dass eine oder mehrere der weiter oben liegenden Lagen etwas grösser, d. h. etwas über die darunterliegende Schicht hinausragend gebildet wird. Im Falle der oben beschriebenen dreilagigen Beschichtung kann z. B. die oberste Silberschicht, die zum Drahtbonden bzw. zum Anbrin­ gen der Chips dienen soll, etwas über die darunterliegende Schicht aus Nickel oder Kupfer, die etwa auf Höhe der Photolack­ schicht abschließt, hinausragend gebildet werden. Dadurch erhal­ ten die Beschichtungen der Chipträgerflächen und der Anschluss­ kontaktflächen eine überkragende Form. Bei Vergiessen der Be­ schichtungen mit Kunststoff bilden diese überkragenden Teile der Beschichtungen sozusagen Widerhaken, die für eine stabile Halte­ rung der Beschichtungen in dem gehärteten Kunststoff sorgen.Eventually it will be by forming the coatings on the Connection contact surfaces and the chip carrier surfaces possible, näm  Lich if several layers are formed, that one or more the higher layers are slightly larger, d. H. about the underlying layer is formed protruding. in the In the case of the three-layer coating described above, e.g. B. the top silver layer, which is used for wire bonding or for attaching to serve the chips, something about the underlying Layer of nickel or copper that is roughly level with the photoresist layer completes, be formed outstanding. Thereby get The coatings on the chip carrier surfaces and the connection contact surfaces have an overhanging shape. When the Be Layers with plastic form these overhanging parts of the Coatings, so to speak, barbs for a stable hold of the coatings in the hardened plastic.

Die Erfindung wird im Folgenden anhand eines Ausführungsbei­ spiels in den Zeichnungen beschrieben, in denenThe invention is illustrated below with the aid of an embodiment game described in the drawings, in which

Fig. 1-11 schematische Schnittdarstellungen der Ergebnisse der aufeinanderfolgenden Verfahrensschritte zei­ gen; Fig. 1-11 show schematic sectional representations of the results of the successive method steps;

Fig. 12 das Ergebnis eines alternativen zusätzlichen Verfahrensschrittes zu Fig. 6 zeigt; FIG. 12 shows the result of an alternative additional method step to FIG. 6;

Fig. 13-15 die Endprodukte alternativer Verfahrensvarianten aufbauend auf das Zwischenprodukt nach Fig. 6 zeigt. Fig. 13-15, the end products of alternative variants of the method is built on the intermediate product according to Fig. 6.

In Fig. 2 ist im seitlichen Schnitt eine Basismaterialschicht 2 dargestellt, die z. B. aus einem Kupferband bestehen kann.In Fig. 2, a base material layer 2 is shown in lateral section, the z. B. can consist of a copper tape.

Auf diese Basismaterialschicht 2 wird eine Photolackschicht 4 aufgebracht, was zu dem in Fig. 2 dargestellten Ergebnis führt.A photoresist layer 4 is applied to this base material layer 2 , which leads to the result shown in FIG. 2.

Anschließend wird, wie in Fig. 3 dargestellt, eine Maske 8 über die Photolackschicht 4 auf einer Seite der Substratmaterial­ schicht 2 positioniert und die Maske mit UV-Licht bestrahlt. Die Maske 8 enthält das gewünschte Muster von Chipträgerflächen und umgebenden Anschlusskontaktflächen in Negativform. In der Regel wird jeweils eine zentrale Chipträgerfläche an allen Seiten von einem umgebenden Band von Anschlusskontaktflächen umschlossen, wobei die Maske 8 eine Vielzahl von solchen Strukturen in regel­ mässiger Anordnung enthält.Subsequently, as shown in FIG. 3, a mask 8 is positioned over the photoresist layer 4 on one side of the substrate material layer 2 and the mask is irradiated with UV light. The mask 8 contains the desired pattern of chip carrier surfaces and surrounding connection contact surfaces in negative form. As a rule, a central chip carrier surface is enclosed on all sides by a surrounding band of connection contact surfaces, the mask 8 containing a large number of such structures in a regular arrangement.

Nach der Belichtung wird der Photolack an den unbelichteten Stellen in bekannter Weise entfernt, wonach der Photolack 4 das gewünschte Muster von Chipträgerflächen 10 und Anschlusskontakt­ flächen 12 aufweist, wie in Fig. 4 dargestellt. In der schema­ tischen Darstellung von Fig. 4 und in den folgenden Figuren erscheint die Chipträgerfläche 10 und die Anschlusskontaktflä­ chen 12 in gleicher Grösse, was als schematische Vereinfachung zu verstehen ist. In der Regel wird die Chipträgerfläche 10 deutlich grösser als die Anschlusskontaktflächen 12 sein.After exposure, the photoresist is removed at the unexposed areas in a known manner, after which the photoresist 4 has the desired pattern of chip carrier surfaces 10 and connection contact surfaces 12 , as shown in FIG. 4. In the schematic representation of FIG. 4 and in the following figures, the chip carrier surface 10 and the connection contact surface 12 appear in the same size, which is to be understood as a schematic simplification. As a rule, the chip carrier area 10 will be significantly larger than the connection contact areas 12 .

Anschließend werden die Anschlusskontaktflächen 12 und die Chip­ trägerflächen 10 mit Beschichtungen 22 und 20 aus leitfähigen Materialien versehen. Hier sind mehrlagige Beschichtungen, ins­ besondere wie in Fig. 5 dargestellt mit drei Lagen, bevorzugt. Als unterste Schicht wird eine Schicht aus gut lötbarem Material aufgebracht, mit der eine später aufzubringende Kontakterhebung aus Lotmaterial gut verbindbar ist. Darauf folgt eine feste Leiterschicht, z. B. aus Kupfer oder Nickel, die so dick ist, dass im Wesentlichen das Niveau der umgebenden Photolackschicht 4 erreicht wird. Oben liegt eine Schicht, die im Falle von An­ schlusskontaktbeschichtungen 22 einen guten Halt der durch Drahtbonden zu befestigenden Drahtbrücken 32 gewährleistet bzw. im Falle von Chipträgerbeschichtungen 20 eine gute Befestigung des Chips ermöglicht, wobei in beiden Fällen Silber gut geeignet ist.The connection contact surfaces 12 and the chip carrier surfaces 10 are then provided with coatings 22 and 20 made of conductive materials. Multi-layer coatings, in particular as shown in FIG. 5 with three layers, are preferred here. A layer of easily solderable material is applied as the bottom layer, with which a contact elevation made of solder material to be applied later can be easily connected. This is followed by a solid conductor layer, e.g. B. of copper or nickel, which is so thick that essentially the level of the surrounding photoresist layer 4 is reached. Above is a layer which, in the case of connection contact coatings 22, ensures a good hold of the wire bridges 32 to be fastened by wire bonding or, in the case of chip carrier coatings 20, enables the chips to be well fastened, silver being well suited in both cases.

Insbesondere kann die oberste Lage der Beschichtung 20, wie in Fig. 5 dargestellt, etwas vergrössert ausgebildet sein, so dass die Beschichtungen 20 und 22 insgesamt eine überkragende Struk­ tur erhalten. In particular, the uppermost layer of the coating 20 , as shown in FIG. 5, can be made somewhat larger, so that the coatings 20 and 22 as a whole are given an overhanging structure.

Anschließend wird der Photolack 4 von der Basismaterialschicht 2 entfernt, so dass nur die Beschichtungen 20 auf den Chipträ­ gerflächen 10 und die Beschichtungen 22 auf den Anschlusskon­ taktflächen 12 auf der Basismaterialschicht 2 stehen bleiben, wie in Fig. 6 gezeigt.The photoresist 4 is then removed from the base material layer 2 , so that only the coatings 20 on the chip carrier surfaces 10 and the coatings 22 on the contact surfaces 12 remain on the base material layer 2 , as shown in FIG. 6.

Daraufhin wird auf jeder Beschichtung 20 einer Chipträgerfläche ein Chip 30 befestigt, wie in Fig. 7 dargestellt. Diese Befe­ stigung kann durch Kleben oder auch durch Löten erfolgen. An­ schließend werden die Verbindungen zwischen dem Chip 30 und den zugehörigen Anschlusskontaktbeschichtungen 22 durch Drahtbonden hergestellt, indem jeweils eine Drahtbrücke 32 von dem Chip 30 zu der zugehörigen Anschlusskontaktbeschichtung 22 gebildet und befestigt wird.A chip 30 is then attached to each coating 20 of a chip carrier surface, as shown in FIG. 7. This attachment can be done by gluing or soldering. Finally, the connections between the chip 30 and the associated connection contact coatings 22 are produced by wire bonding, in each case a wire bridge 32 is formed and fastened from the chip 30 to the associated connection contact coating 22 .

Als nächstes wird die Basismaterialschicht 2 mit Kunststoff 36 vergossen, so dass die Chips 30 und die Drahtbrücken 32 vollkom­ men in der Kunststoffschicht eingetaucht sind. Nach Erhärten des Kunststoffs kann die Basismaterialschicht 2 entfernt werden, wonach die in Fig. 9 hergestellte Struktur übrig bleibt. Das Entfernen der Basismaterialschicht 2 kann durch (chemisch selek­ tives) Ätzen erfolgen. Verfahrenstechnisch einfacher ist es jedoch, wenn die Basismaterialschicht 2 einfach abgezogen werden kann. Dies ist z. B. möglich, wenn als Basismaterialschicht 2 ein dünnes Metallband verwendet wird, das sich von der Kunststoff­ schicht abziehen lässt.Next, the base material layer 2 is cast with plastic 36 , so that the chips 30 and the wire bridges 32 are completely immersed in the plastic layer. After the plastic has hardened, the base material layer 2 can be removed, after which the structure produced in FIG. 9 remains. The base material layer 2 can be removed by (chemically selective) etching. In terms of process technology, however, it is easier if the base material layer 2 can simply be removed. This is e.g. B. possible if a thin metal strip is used as the base material layer 2 , which can be removed from the plastic layer.

Durch die überkragende Form der Beschichtungen 20 und 22 sind diese besonders gut in dem Kunststoff verankert, da ihre ober­ ste, vergrößerte Schicht wie ein Widerhaken wirkt.Due to the overhanging shape of the coatings 20 and 22 , these are particularly well anchored in the plastic, since their uppermost, enlarged layer acts like a barb.

Schließlich werden Anschlusskontakterhebungen 40 aus leitfähigem Material, wie in Fig. 10 dargestellt, auf die Beschichtungen 22 der Anschlusskontaktflächen aufgebracht. Dies können z. B. Lötku­ geln sein, die durch Siebdruck an den gewünschten Positionen aufgebracht werden. Mit dieser Technik können genau vorgegebene Mengen von Lotmaterial genau positioniert aufgebracht werden. Finally, connection contact bumps 40 made of conductive material, as shown in FIG. 10, are applied to the coatings 22 of the connection contact surfaces. This can e.g. B. Lötku gel, which are applied by screen printing at the desired positions. With this technique, precisely specified quantities of solder material can be applied in a precisely positioned manner.

Die gewölbten, etwa halbkugelförmigen Lotmaterialtropfen bilden dadurch Erhebungen mit gut definierter Höhe.Form the curved, approximately hemispherical drops of solder material thereby surveys with a well-defined height.

Zuletzt wird die Kunststoffschicht durch Schneiden entlang von Linien 50 in Fig. 11 in die einzelnen IC-Chip-Bauelemente zer­ teilt.Finally, the plastic layer is divided into the individual IC chip components by cutting along lines 50 in FIG. 11.

In einer alternativen Ausführungsform kann die Basismaterial­ schicht 2, die zunächst als flächiges, ebenes Element wie in Fig. 1 vorliegt, durch Andruck mit angepasst geformten Werkzeu­ gen so geprägt werden, dass die Basismaterialschicht 2 in den für die Chipträgerbeschichtungen 20 vorgesehenen Bereichen ver­ formt wird, so dass später die Chipträgerbeschichtungen 20 ge­ genüber den Anschlusskontaktbeschichtungen 22 auf den unverform­ ten Bereichen der Basismaterialschicht 2 erhöht liegen, wie dies in Fig. 12 dargestellt ist. Ansonsten laufen die weiteren Ver­ fahrensschritte wie oben beschrieben ab, wobei nach Vergießen mit Kunststoff und Entfernen der Basismaterialschicht 2 die Bereiche der Chipträgerbeschichtungen 22, entsprechend der Prä­ gung der ursprünglichen Basismaterialschicht 2 aus Fig. 6, in Vertiefungen in der Kunststoffschicht 36 liegen, wie dies in Fig. 13 dargestellt ist. Fig. 13 stellt somit ein zu Fig. 10 alternatives Endprodukt des Verfahrens dar.In an alternative embodiment, the base material may be layer 2, which is present initially as a flat, planar member as shown in Fig. 1, gene by contact pressure with adapted shaped tool press are shaped so that the base material layer 2 is ver formed in the envisaged for the chip carrier coatings 20 areas , so that later the chip carrier coatings 20 lie higher than the terminal contact coatings 22 on the undeformed areas of the base material layer 2 , as shown in FIG. 12. Otherwise, run the further Ver method steps as described above from, wherein after molding with plastic and removing the base material layer 2, the areas of the chip carrier coatings 22, according to the pre supply of the original base material layer 2 of Fig. 6, are located in recesses in the plastic layer 36, as is shown in Fig. 13. FIG. 13 thus represents an alternative end product of the method to FIG. 10.

Es ist aber auch möglich das Produkt nach Fig. 13 noch weiteren Bearbeitungsschritten zu unterziehen. Beispielsweise können die Vertiefungen in der Kunststoffschicht in Fig. 13, in denen die Chipträgerbeschichtungen 22 liegen, ebenfalls noch mit Kunst­ stoff aufgefüllt werden, so dass sie bündig mit den Anschluss­ kontaktbeschichtungen 22 und den übrigen Bereichen der Kunst­ stoffschicht 36 liegen, wie in Fig. 14 gezeigt. Diese Verfah­ rensvariante ist dann bervorzugt, wenn die Chipträgerflächen 20 auch an der Unterseite von Kunststoff ummantelt sein sollen, während bei dem oben beschriebenen Verfahren die Unterseiten der Chipträgerbeschichtungen 20 an der Kunststoffschicht 36 frei liegen, wie z. B. in Fig. 10 zu erkennen ist. However, it is also possible to subject the product according to FIG. 13 to further processing steps. For example, the depressions in the plastic layer in FIG. 13, in which the chip carrier coatings 22 are located, can also be filled with plastic so that they are flush with the connection contact coatings 22 and the other areas of the plastic layer 36 , as in FIG. 14 shown. These procedural rensvariante is then bervorzugt when the chip carrier surfaces should be 20 coated on the underside of plastic, while the bottoms of the chip carrier coatings are in the above described method 20 to the plastic layer 36 free of such. B. can be seen in Fig. 10.

Alternativ kann in den Bereichen der Vertiefungen in der Kunst­ stoffschicht in Fig. 13, in denen die Chipträgerbeschichtungen 20 liegen, eine Schicht der ursprünglichen Basismaterialschicht stehengelassen werden, indem das Entfernen der Basismaterial­ schicht selektiv, beispielweise durch selektives Ätzen, durch­ geführt wird. Dann bleibt im Bereich der Vertiefungen eine Ba­ sismaterialschicht 2' stehen, wie in Fig. 15 gezeigt. Diese Ausführungsform kann insbesondere dann von Vorteil sein, wenn als Basismaterialschicht 2 eine dünne Metallschicht verwendet wird. Die IC-Chip steht dann in thermischem Kontakt mit dieser außen liegenden Basismaterialschicht 2', die, wenn sie aus ther­ misch gut leitfähigem Metall besteht, als effektive Wärmesenke wirkt.Alternatively, a layer of the original base material layer can be left in the regions of the depressions in the plastic layer in FIG. 13 in which the chip carrier coatings 20 lie, by the removal of the base material layer being carried out selectively, for example by selective etching. Then a base material layer 2 'remains in the region of the depressions, as shown in FIG. 15. This embodiment can be particularly advantageous if a thin metal layer is used as the base material layer 2 . The IC chip is then in thermal contact with this outer base material layer 2 ', which, if it consists of thermally highly conductive metal, acts as an effective heat sink.

Claims (13)

1. Verfahren zur Herstellung eines IC-Chip-Bauelements, das ein den IC-Chip umfassendes Gehäuse und davon vorstehenden An­ schlusskontakterhebungen (40) aufweist, wobei eine Basis­ materialschicht (2) mit Photolack (4) versehen, der auf einer Seite zu einem Muster mit der gewünschten Anordnung von Chipträgerflächen (10) mit jeweils umgebenden Anschluss­ kontaktflächen (12) lithographisch strukturiert wird, die freigelegten Chipträgerflächen (10) und Anschlusskontakt­ flächen (12) mit Beschichtungen (20, 22), die jeweils wenig­ stens eine leitfähige Schicht aufweisen, versehen werden, der Photolack (4) entfernt wird, ein IC-Chip (30) auf jeder Chipträgerfläche (10) befestigt und mit den zugehörigen Anschlusskontaktbeschichtungen (22) durch Drahtbonden in Kontakt gebracht wird, eine Kunststoffschicht auf die mit den IC-Chips (30) versehene Seite der Basismaterialschicht (2) gegossen wird, so dass die IC-Chips vollständig eintau­ chen, nach Erhärten des Kunststoffs (36) die Basismaterial­ schicht (2) entfernt wird, auf die Anschlusskontaktbeschich­ tungen (22) Anschlusskontakterhebungen (40) aus leitfähigem Material aufgebracht und die IC-Chip-Bauelemente durch Schneiden des Kunststoffs vereinzelt werden.1. A method for producing an IC chip component which has a housing comprising the IC chip and projecting from it at connection contact bumps ( 40 ), wherein a base material layer ( 2 ) with photoresist ( 4 ), which on one side to one Pattern with the desired arrangement of chip carrier surfaces ( 10 ) with the surrounding connection contact surfaces ( 12 ) is lithographically structured, the exposed chip carrier surfaces ( 10 ) and connection contact surfaces ( 12 ) with coatings ( 20 , 22 ), each of which has at least one conductive layer , the photoresist ( 4 ) is removed, an IC chip ( 30 ) is attached to each chip carrier surface ( 10 ) and is brought into contact with the associated connection contact coatings ( 22 ) by wire bonding, a plastic layer on top of the IC chips ( 30 ) provided side of the base material layer ( 2 ) is cast so that the IC chips are completely immersed, after hardening s plastic ( 36 ) the base material layer ( 2 ) is removed, on the connection contact coatings ( 22 ) connection contact bumps ( 40 ) are applied from conductive material and the IC chip components are separated by cutting the plastic. 2. Verfahren zur Herstellung eines IC-Chip-Bauelements nach Anspruch 1, bei zur Bildung der Anschlusskontakterhebungen (40) auf die Anschlusskontaktbeschichtungen (22) Lotmaterial aufgebracht wird.2. A method for producing an IC chip component according to claim 1, in which solder material is applied to form the connection contact bumps ( 40 ) on the connection contact coatings ( 22 ). 3. Verfahren zur Herstellung eines IC-Chip-Bauelements nach Anspruch 2, bei dem das Lotmaterial durch Siebdruck aufge­ bracht wird.3. The method of manufacturing an IC chip device according to Claim 2, wherein the solder material is screen printed is brought. 4. Verfahren zur Herstellung eines IC-Chip-Bauelements nach einem der vorhergehenden Ansprüche, bei dem die Basismateri­ alschicht (2) durch Ätzen entfernt wird. 4. A method for producing an IC chip component according to one of the preceding claims, in which the base material layer ( 2 ) is removed by etching. 5. Verfahren zur Herstellung eines IC-Chip-Bauelements nach einem der Ansprüche 1 bis 3, bei dem als Basismaterial­ schicht (2) ein Metallband verwendet wird und bei dem das Metallband entfernt wird, indem es von dem Kunststoff (36) mit den darin eingegossenen IC-Chips abgezogen wird.5. A method for producing an IC chip component according to one of claims 1 to 3, in which a metal strip is used as the base material layer ( 2 ) and in which the metal strip is removed by removing it from the plastic ( 36 ) with it cast IC chips is withdrawn. 6. Verfahren zur Herstellung eines IC-Chip-Bauelements nach einem der vorhergehenden Ansprüche, bei dem die lithographi­ sche Strukturierung des Photolacks (4) durch Bestrahlen einer Maske (8) mit dem gewünschten Muster mit UV-Licht erfolgt.6. A method for producing an IC chip component according to one of the preceding claims, in which the lithographic structuring of the photoresist ( 4 ) is carried out by irradiating a mask ( 8 ) with the desired pattern with UV light. 7. Verfahren zur Herstellung eines IC-Chip-Bauelements nach einem der vorhergehenden Ansprüche, bei dem die Chipträger­ beschichtung (20) mehrlagig aufgebracht wird, wobei wenig­ stens eine unterste Schicht aus gut lötbarem Material auf die Basismaterialschicht (2) aufgebracht, darauf eine Schicht aus festem Leitermaterial so hoch aufgebracht wird, dass sie im Wesentlichen das Niveau der umgebenden Photo­ lackschicht erreicht, und darauf eine Schicht, die eine gute Befestigung des IC-Chips ermöglicht, aufgebracht wird.7. The method for producing an IC chip component according to one of the preceding claims, in which the chip carrier coating ( 20 ) is applied in multiple layers, with at least a lowermost layer of readily solderable material applied to the base material layer ( 2 ), a layer thereon of solid conductor material is applied so high that it essentially reaches the level of the surrounding photoresist layer, and a layer is applied to it, which enables the IC chip to be securely attached. 8. Verfahren zur Herstellung eines IC-Chip-Bauelements nach Anspruch 7, bei dem wenigstens eine Schicht der Chipträger­ beschichtung (20) gegenüber der/den darunterliegenden Schichten vergrößert ausgebildet ist, so dass sie überkra­ gend über die darunterliegende Schicht hinausragt.8. The method for producing an IC chip component according to claim 7, in which at least one layer of the chip carrier coating ( 20 ) is formed enlarged relative to the / the underlying layers, so that it protrudes protruding beyond the underlying layer. 9. Verfahren zur Herstellung eines IC-Chip-Bauelements nach einem der vorhergehenden Ansprüche, bei dem die Anschluss­ kontaktbeschichtung (22) mehrlagig aufgebracht wird, wobei wenigstens eine unterste Schicht aus gut lötbarem Material auf die Basismaterialschicht (2) aufgebracht, darauf eine Schicht aus festem Leitermaterial so hoch aufgebracht wird, dass sie im Wesentlichen das Niveau der umgebenden Photo­ lackschicht erreicht, und darauf eine Schicht, die eine gute Befestigung von Drahtbrücken (32) durch Drahtbonden ermög­ licht, aufgebracht wird.9. A method for producing an IC chip component according to one of the preceding claims, in which the connection contact coating ( 22 ) is applied in multiple layers, at least one lowermost layer of readily solderable material being applied to the base material layer ( 2 ), a layer thereon solid conductor material is applied so high that it essentially reaches the level of the surrounding photoresist layer, and a layer that enables light attachment of wire bridges ( 32 ) by wire bonding is applied. 10. Verfahren zur Herstellung eines IC-Chip-Bauelements nach Anspruch 9, bei dem wenigstens eine Schicht der Anschluss­ kontaktbeschichtung (22) gegenüber der/den darunterliegenden Schichten vergrößert ausgebildet ist, so dass sie überkra­ gend über die darunterliegende Schicht hinausragt.10. The method for producing an IC chip component as claimed in claim 9, in which at least one layer of the connection contact coating ( 22 ) is enlarged relative to the / the underlying layers, so that it protrudes beyond the underlying layer. 11. Verfahren zur Herstellung eines IC-Chip-Bauelements nach einem der vorhergehenden Ansprüche, bei dem die Basismate­ rialschicht (2) durch Andruck an die für die Chipträgerbe­ schichtungen (20) vorgesehene Seite in den für die Chipträ­ gerbeschichtungen (20) vorgesehenen Bereichen verformt wird, so dass sie in diesen Bereichen gegenüber den unverformten Bereichen der Basismaterialschicht (2) vorsteht.11. A method for manufacturing an IC chip component according to any one of the preceding claims, wherein the base Mate rialschicht (2) gerbeschichtungen by contact pressure to the coatings for the Chipträgerbe (20) provided side in the Chipträ (20) regions provided deformed is so that it protrudes in these areas over the undeformed areas of the base material layer ( 2 ). 12. Verfahren zur Herstellung eines IC-Chip-Bauelements nach Anspruch 11, bei dem nach Entfernen der Basismaterialschicht (2) die Vertiefungen in der Kunststoffschicht in den Berei­ chen der Chipträgerbeschichtungen (20) durch Kunststoff aufgefüllt werden, so dass sie bündig mit den Anschlusskon­ taktbeschichtungen (22) und den übrigen Bereichen der Kunst­ stoffschicht (36) sind.12. A method for producing an IC chip component according to claim 11, in which, after removal of the base material layer ( 2 ), the depressions in the plastic layer in the regions of the chip carrier coatings ( 20 ) are filled up with plastic so that they are flush with the connection con tact coatings ( 22 ) and the other areas of the plastic layer ( 36 ). 13. Verfahren zur Herstellung eines IC-Chip-Bauelements nach Anspruch 11, bei dem die Basismaterialschicht (2) örtlich selektiv entfernt wird, so dass in den Vertiefungen in der Kunststoffschicht in den Bereichen der Chipträgerbeschich­ tungen (20) eine Basismaterialschicht (2') stehen bleibt.13. A method for producing an IC chip component according to claim 11, in which the base material layer ( 2 ) is removed locally selectively, so that in the recesses in the plastic layer in the areas of the chip carrier coatings ( 20 ) a base material layer ( 2 ') stop.
DE10128241A 2001-06-11 2001-06-11 Production of an IC chip component comprises providing a base material layer with a photolacquer, removing the photolacquer, fixing a chip on each chip carrier surface, contacting with connecting contacts, and further processing Ceased DE10128241A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10128241A DE10128241A1 (en) 2001-06-11 2001-06-11 Production of an IC chip component comprises providing a base material layer with a photolacquer, removing the photolacquer, fixing a chip on each chip carrier surface, contacting with connecting contacts, and further processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10128241A DE10128241A1 (en) 2001-06-11 2001-06-11 Production of an IC chip component comprises providing a base material layer with a photolacquer, removing the photolacquer, fixing a chip on each chip carrier surface, contacting with connecting contacts, and further processing

Publications (1)

Publication Number Publication Date
DE10128241A1 true DE10128241A1 (en) 2002-12-19

Family

ID=7687884

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10128241A Ceased DE10128241A1 (en) 2001-06-11 2001-06-11 Production of an IC chip component comprises providing a base material layer with a photolacquer, removing the photolacquer, fixing a chip on each chip carrier surface, contacting with connecting contacts, and further processing

Country Status (1)

Country Link
DE (1) DE10128241A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212931A (en) * 1988-06-30 1990-01-17 Taiyo Yuden Co Ltd Manufacture of circuit device
JPH0394459A (en) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd Semiconductor chip module and manufacture thereof
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US6093584A (en) * 1996-04-18 2000-07-25 Tessera, Inc. Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads
JP2001127212A (en) * 1999-10-26 2001-05-11 Hitachi Ltd Semiconductor device and manufacturing method of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212931A (en) * 1988-06-30 1990-01-17 Taiyo Yuden Co Ltd Manufacture of circuit device
JPH0394459A (en) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd Semiconductor chip module and manufacture thereof
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US6093584A (en) * 1996-04-18 2000-07-25 Tessera, Inc. Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads
JP2001127212A (en) * 1999-10-26 2001-05-11 Hitachi Ltd Semiconductor device and manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
DE102009006826B4 (en) Semiconductor device and method for manufacturing a semiconductor device
DE69014871T2 (en) Process for the formation of metallic contact surfaces and connections on semiconductor chips.
DE4134617A1 (en) CONNECTING DEVICE WITH CONTACT Bumps Lying in the Same Plane, and the Method for Producing Such a Device
DE10250636A1 (en) Semiconductor structure used in semiconductor wafer processing, includes conductive layer having specific portion extended beyond edge of semiconductor chip having a micromechanical device
EP1481423A2 (en) Electronic module, panel with individual electronic modules and method for the production thereof
DE4403916C2 (en) Method for manufacturing a semiconductor chip contact point
DE10229182A1 (en) Stacked chip package and manufacturing process therefor
DE102006058010A1 (en) Semiconductor device with cavity structure and manufacturing method
DE10235332A1 (en) Multiple layer switch support used in flip-chip technology comprises a semiconductor chip and/or a discrete component, a rewiring layer, an insulating layer with through-structures, and outer contact surfaces
DE10045043A1 (en) Semiconductor component used in e.g. mobile phone, mobile information unit, has intermediate connection which couples electrodes on semiconductor component to connection electrodes of resin component
DE69723801T2 (en) Manufacturing process of a contact grid semiconductor package
DE112007001350T5 (en) A method for producing a cantilever-type probe and method for producing a probe card using the same
DE10027852A1 (en) Method for arranging a semiconductor chip on a substrate and semiconductor element suitable for arranging on a substrate
DE102009044561A1 (en) A method of manufacturing a semiconductor package using a carrier
DE102005003125A1 (en) High-frequency electrical circuit for multi-chip module, has electrical components mechanically connected with each other by sealing compound and provided with conductive strip layers, which electrically connects components with each other
DE10103966B4 (en) A method of disposing a semiconductor chip on a substrate and disposing a semiconductor device adapted to a substrate
EP1508166A2 (en) Electronic component comprising external surface contacts and a method for producing the same
DE10144467B4 (en) Electronic sensor component and method for its production
DE2217647B2 (en) Interconnection arrangement for connecting an integrated circuit and method for its manufacture - US Pat
DE69932135T2 (en) Manufacturing method of a semiconductor device
DE19715926B4 (en) Manufacturing method for an external connector for a ball grid array (BGA) semiconductor device
DE10141571A1 (en) Making electronic component comprising semiconductor elements with device for sensing or emitting
DE10241589B4 (en) Method for solder stop structuring of elevations on wafers
DE10250634A1 (en) Compliant relief encapsulation at the wafer level
DE10239081B4 (en) Method for producing a semiconductor device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection