JP2001127212A - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device

Info

Publication number
JP2001127212A
JP2001127212A JP30405899A JP30405899A JP2001127212A JP 2001127212 A JP2001127212 A JP 2001127212A JP 30405899 A JP30405899 A JP 30405899A JP 30405899 A JP30405899 A JP 30405899A JP 2001127212 A JP2001127212 A JP 2001127212A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
sealing resin
semiconductor
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30405899A
Other languages
Japanese (ja)
Inventor
Akihiko Iwatani
昭彦 岩谷
Masachika Masuda
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30405899A priority Critical patent/JP2001127212A/en
Publication of JP2001127212A publication Critical patent/JP2001127212A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent warpage of a semiconductor element and a deformation of the element form being generated in a BCC type semiconductor device. SOLUTION: In a BBC type semiconductor device 10 which seals a semiconductor element 2 in a package consisting of a sealing resin 1 at a biased position within the package and comprises metal films 5, which are respectively provided on resin bumps 1a on the resin 1 and connected with the element 2 through bonding wires 3 to function as a mounting terminals, a sealing resin recessed part 6 is formed in the site which corresponds to the element 2 in the resin 1 and the volume of the resin 1 is reduced to prevent a warpage of the element 2 and a deformation of the element 2 from being generated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
半導体装置の製造技術に関し、特に、BCCタイプのC
SP等の封止形態を採る半導体装置およびその製造技術
等に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a semiconductor device manufacturing technique, and more particularly, to a BCC type C.
The present invention relates to a semiconductor device adopting a sealing form such as SP and a technology effective when applied to a manufacturing technology thereof.

【0002】[0002]

【従来の技術】たとえば、樹脂封止型の半導体装置の構
造としては、リードフレームのダイパッド(タブ)上に
半導体素子をボンディングし、その回りを封止樹脂にて
封止した構造と、LOC構造により、半導体素子の上部
にインナリードをボンディングして支持し、その回りを
封止樹脂にて封止した構造が知られている。
2. Description of the Related Art For example, a resin-sealed semiconductor device has a structure in which a semiconductor element is bonded on a die pad (tab) of a lead frame, and the periphery thereof is sealed with a sealing resin. Thus, there is known a structure in which an inner lead is bonded and supported on an upper portion of a semiconductor element, and the periphery thereof is sealed with a sealing resin.

【0003】[0003]

【発明が解決しようとする課題】上述のダイパッドを用
いる構造では、ダイパッドを構成する金属素材とSi等
からなる半導体素子の熱膨張率の相違により、温度変化
に際して半導体素子が曲げ変形を受けてクラックを生じ
る懸念がある。
In the structure using the above-mentioned die pad, the semiconductor element undergoes bending deformation at the time of temperature change due to the difference in the coefficient of thermal expansion between the metal material constituting the die pad and the semiconductor element made of Si or the like. There is a concern that

【0004】また、LOC構造の場合には、半導体素子
の上部でのインナリードの引回しにより、内部構造がア
ンバランスとなり、パッケージの反り変形を生じやす
い、という技術的課題がある。
Further, in the case of the LOC structure, there is a technical problem that the internal structure is unbalanced due to the routing of the inner leads above the semiconductor element, and the package is likely to be warped.

【0005】これらの技術的課題を踏まえてパッケージ
の一層の小型化を実現すべく、BCCタイプの封止形態
が知られている。すなわち、半導体素子が搭載される板
状のリードフレームにおいて半導体素子の搭載領域の周
辺部にエッチング等にて複数の凹部を形成するととも
に、この凹部の内周にメッキ等で電極層を形成し、当該
電極層と半導体素子とをボンディングワイヤで電気的に
接続した後、リードフレームにおける半導体素子の搭載
面側の半導体素子、ボンディングワイヤおよび電極層を
封止樹脂にて封止し、その後、リードフレームをエッチ
ング等にて溶解除去することで、電極層を封止樹脂の外
周部に露出させ、表面実装における実装電極として機能
させる封止形態である。
In order to further reduce the size of the package based on these technical problems, a BCC type sealing form is known. That is, in the plate-shaped lead frame on which the semiconductor element is mounted, a plurality of recesses are formed by etching or the like in the periphery of the mounting area of the semiconductor element, and an electrode layer is formed on the inner periphery of the recess by plating or the like, After the electrode layer and the semiconductor element are electrically connected by a bonding wire, the semiconductor element, the bonding wire, and the electrode layer on the mounting surface side of the semiconductor element in the lead frame are sealed with a sealing resin. Is dissolved and removed by etching or the like, so that the electrode layer is exposed to the outer peripheral portion of the sealing resin, and functions as a mounting electrode in surface mounting.

【0006】ところが、このBCCタイプの封止形態で
は、半導体素子の側に封止樹脂が偏って存在するためパ
ッケージに反りを生じやすい、という技術的課題があ
る。
However, in the BCC type sealing mode, there is a technical problem that the package is likely to be warped because the sealing resin is biased toward the semiconductor element.

【0007】本発明の目的は、パッケージの反り変形を
防止することが可能な半導体装置およびその製造技術を
提供することにある。
An object of the present invention is to provide a semiconductor device capable of preventing warpage of a package and a manufacturing technique thereof.

【0008】本発明の他の目的は、パッケージの平坦度
を確保して顧客実装性を向上させることが可能な半導体
装置およびその製造技術を提供することにある。
Another object of the present invention is to provide a semiconductor device capable of securing the flatness of a package and improving the customer mountability, and a technique for manufacturing the same.

【0009】本発明の他の目的は、BCCタイプのCS
Pにおけるパッケージの反り変形を防止することが可能
な半導体装置およびその製造技術を提供することにあ
る。
Another object of the present invention is to provide a BCC type CS.
It is an object of the present invention to provide a semiconductor device capable of preventing warpage of a package at P and a manufacturing technique thereof.

【0010】本発明の他の目的は、BCCタイプのCS
Pにおけるパッケージの平坦度を確保して顧客実装性を
向上させることが可能な半導体装置およびその製造技術
を提供することにある。
Another object of the present invention is to provide a BCC type CS.
It is an object of the present invention to provide a semiconductor device capable of ensuring the flatness of a package in P and improving the customer mountability, and a manufacturing technique thereof.

【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0013】本発明は、半導体素子と、半導体素子の少
なくとも一部を覆う封止樹脂とを含む半導体装置におい
て、封止樹脂の一部に凹部が形成されてなる構造とした
ものである。
According to the present invention, in a semiconductor device including a semiconductor element and a sealing resin covering at least a part of the semiconductor element, the semiconductor device has a structure in which a recess is formed in a part of the sealing resin.

【0014】また、本発明は、半導体素子と、半導体素
子の少なくとも一部を覆う封止樹脂とを含む半導体装置
において、封止樹脂の表面に金属板が埋め込まれてなる
構造としたものである。
According to the present invention, there is provided a semiconductor device including a semiconductor element and a sealing resin covering at least a part of the semiconductor element, wherein a metal plate is embedded in a surface of the sealing resin. .

【0015】また、本発明は、半導体素子と、半導体素
子の少なくとも一部を覆う封止樹脂と、封止樹脂の一部
に形成された突起と、突起の表面に形成された外部接続
電極と、ボールボンディングにて外部接続電極と半導体
素子との間に架設され、外部接続電極と半導体素子とを
電気的に接続するボンディングワイヤとを含む半導体装
置において、外部接続電極にボールボンディングの第1
ボンディング位置が設定され、半導体素子の側に第2ボ
ンディング位置が設定されてなる構造としたものであ
る。
The present invention also provides a semiconductor element, a sealing resin covering at least a part of the semiconductor element, a projection formed on a part of the sealing resin, and an external connection electrode formed on a surface of the projection. A semiconductor device including a bonding wire erected between the external connection electrode and the semiconductor element by ball bonding and electrically connecting the external connection electrode and the semiconductor element.
A bonding position is set, and a second bonding position is set on the side of the semiconductor element.

【0016】また、本発明は、半導体素子と、半導体素
子の少なくとも一部を覆う封止樹脂と、封止樹脂の一部
に形成された突起と、突起の表面に形成された外部接続
電極と、外部接続電極と半導体素子とを電気的に接続す
るボンディングワイヤとを含む半導体装置において、半
導体素子は、封止樹脂のほぼ中央部に位置する構造とし
たものである。
Further, the present invention provides a semiconductor device, a sealing resin covering at least a part of the semiconductor element, a protrusion formed on a part of the sealing resin, and an external connection electrode formed on a surface of the protrusion. In a semiconductor device including an external connection electrode and a bonding wire for electrically connecting the semiconductor element, the semiconductor element has a structure located substantially at the center of the sealing resin.

【0017】また、本発明の半導体装置の製造方法は、
リードフレームにおける半導体素子の搭載面側に、半導
体素子を取り囲むように複数の凹部を形成する第1の工
程と、凹部の内周に選択的に金属膜を形成する第2の工
程と、リードフレームに半導体素子を搭載する第3の工
程と、半導体素子と金属膜との間にボンディングワイヤ
を架設して電気的に接続する第4の工程と、半導体素子
の直上部に凹部を有するように封止樹脂にて半導体素子
およびボンディングワイヤを封止する第5の工程と、リ
ードフレームを除去して、金属膜を外部に露出させる第
6の工程と、を含むものである。
Further, a method of manufacturing a semiconductor device according to the present invention
A first step of forming a plurality of recesses on the mounting surface side of the semiconductor element in the lead frame so as to surround the semiconductor element, a second step of selectively forming a metal film on an inner periphery of the recess, A third step of mounting a semiconductor element on the semiconductor element, a fourth step of laying a bonding wire between the semiconductor element and the metal film to electrically connect the semiconductor element, and sealing the semiconductor element so as to have a recess immediately above the semiconductor element. The method includes a fifth step of sealing the semiconductor element and the bonding wires with a sealing resin, and a sixth step of removing the lead frame and exposing the metal film to the outside.

【0018】また、本発明の半導体装置の製造方法は、
リードフレームにおける半導体素子の搭載面側に、半導
体素子を取り囲むように複数の凹部を形成する工程と、
凹部の内周に選択的に金属膜を形成する工程と、リード
フレームに半導体素子を位置決めした状態で半導体素子
と金属膜との間にボンディングワイヤを架設して電気的
に接続する工程と、半導体素子をリードフレームから持
ち上げた状態で、封止樹脂にて半導体素子およびボンデ
ィングワイヤを封止する工程と、リードフレームを除去
して、金属膜を外部に露出させる工程と、を含むもので
ある。
Further, a method of manufacturing a semiconductor device according to the present invention
Forming a plurality of recesses on the mounting surface side of the semiconductor element in the lead frame so as to surround the semiconductor element;
A step of selectively forming a metal film on the inner periphery of the recess, a step of laying a bonding wire between the semiconductor element and the metal film in a state where the semiconductor element is positioned on the lead frame, and electrically connecting the semiconductor element to the semiconductor element; The method includes a step of sealing the semiconductor element and the bonding wires with a sealing resin while the element is lifted from the lead frame, and a step of exposing the metal film to the outside by removing the lead frame.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0020】図1は、本発明の一実施の形態である、B
CCタイプのCSPからなる封止構造を持つ、半導体装
置の構成の一例を示す断面図であり、図2は、その上部
平面図、図3は、その低部平面図である。また、図7
(a)〜(h)は、本実施の形態の半導体装置の製造方
法の一例を工程順に例示する略断面図である。
FIG. 1 shows one embodiment of the present invention, B
FIG. 2 is a cross-sectional view showing an example of a configuration of a semiconductor device having a sealing structure made of a CC type CSP. FIG. 2 is an upper plan view thereof, and FIG. 3 is a lower plan view thereof. FIG.
3A to 3H are schematic cross-sectional views illustrating an example of a method for manufacturing a semiconductor device of the present embodiment in the order of steps.

【0021】図1〜図3のBCCタイプの半導体装置1
0において、1は封止樹脂、2は半導体素子、3はボン
ディングワイヤ、4はダイボンディング材、5は封止樹
脂1の樹脂バンプ1aの表面に後述のような方法にて形
成された金属膜である。この金属膜5は、表面実装時に
おける実装電極として機能する。
BCC type semiconductor device 1 shown in FIGS.
In 0, 1 is a sealing resin, 2 is a semiconductor element, 3 is a bonding wire, 4 is a die bonding material, and 5 is a metal film formed on the surface of the resin bump 1a of the sealing resin 1 by a method described later. It is. This metal film 5 functions as a mounting electrode during surface mounting.

【0022】本実施の形態の場合、半導体素子2を封止
する封止樹脂1において、当該半導体素子2の直上部に
おける外周面に封止樹脂凹部6を形成している。この封
止樹脂凹部6は、たとえば、封止樹脂1の成型金型にお
けるキャビティ面に突起を設けることで形成することが
可能である。
In the present embodiment, in the sealing resin 1 for sealing the semiconductor element 2, a sealing resin recess 6 is formed on the outer peripheral surface immediately above the semiconductor element 2. The sealing resin concave portion 6 can be formed, for example, by providing a projection on a cavity surface of a molding die of the sealing resin 1.

【0023】この封止樹脂1における封止樹脂凹部6の
存在により、半導体素子2の片側にのみ偏って存在する
BCCタイプの封止形態において半導体素子2を封止す
る封止樹脂1のボリュームを低減し、半導体素子2の周
囲における封止樹脂1の分布量のアンバランスに起因す
る半導体装置10の反り変形の発生を防止する。
Due to the presence of the sealing resin recess 6 in the sealing resin 1, the volume of the sealing resin 1 for sealing the semiconductor element 2 in the BCC type sealing mode which is present only on one side of the semiconductor element 2. This reduces warpage of the semiconductor device 10 caused by imbalance in the amount of distribution of the sealing resin 1 around the semiconductor element 2.

【0024】次に、図7を参照して、上述のBCCタイ
プの半導体装置10の製造方法の一例について説明す
る。
Next, an example of a method of manufacturing the above-described BCC type semiconductor device 10 will be described with reference to FIG.

【0025】まず、板状のリードフレーム21の表裏両
面(半導体素子2の搭載面を表側とする)にフォトレジ
スト22を塗布し、表面側のフォトレジスト22におい
て半導体素子2の搭載領域を取り囲む位置に、露光/現
像処理にて複数の開口部22aを形成する(図7
(a))。
First, a photoresist 22 is applied to both front and back surfaces of the plate-shaped lead frame 21 (the mounting surface of the semiconductor element 2 is the front side), and a position surrounding the mounting area of the semiconductor element 2 in the photoresist 22 on the front surface side. Next, a plurality of openings 22a are formed by exposure / development processing (FIG. 7).
(A)).

【0026】次に、リードフレーム21のハーフエッチ
ングにて、フォトレジスト22の開口部22aに露出し
た部分に凹部21aを形成する(図7(b))。
Next, a recess 21a is formed in the portion of the photoresist 22 exposed at the opening 22a by half-etching the lead frame 21 (FIG. 7B).

【0027】次に、リードフレーム21の凹部21aの
内周部にメッキにて、たとえば、リードフレーム21に
接する下側から順に金(Au)/パラジウム(Pd)/
ニッケル(Ni)/パラジウム(Pd)の多層構造をな
す金属膜5を形成する(図7(c))。
Next, the inner peripheral portion of the recess 21a of the lead frame 21 is plated by, for example, gold (Au) / palladium (Pd) /
A metal film 5 having a multilayer structure of nickel (Ni) / palladium (Pd) is formed (FIG. 7C).

【0028】次に、リードフレーム21を覆っていたフ
ォトレジスト22を除去する(図7(d))。
Next, the photoresist 22 covering the lead frame 21 is removed (FIG. 7D).

【0029】次に、リードフレーム21における複数の
凹部21a(金属膜5)の中央部に、ダイボンディング
材4を介して半導体素子2をダイボンディングする(図
7(e))。
Next, the semiconductor element 2 is die-bonded to the center of the plurality of recesses 21a (metal film 5) in the lead frame 21 via the die bonding material 4 (FIG. 7E).

【0030】次に、リードフレーム21に搭載された半
導体素子2の図示しない複数のボンディングパッドと、
複数の凹部21aの各々の内周に形成されている金属膜
5との間に、金線をボールボンディング等にて、ボンデ
ィングワイヤ3を架設する(図7(f))。
Next, a plurality of bonding pads (not shown) of the semiconductor element 2 mounted on the lead frame 21 are provided.
A bonding wire 3 is installed between the metal film 5 formed on the inner periphery of each of the plurality of recesses 21a by ball bonding or the like (FIG. 7 (f)).

【0031】次に、上述のようにしてダイボンディング
およびワイヤボンディングにより半導体素子2を搭載し
たリードフレーム21を、トランスファモールド金型3
0の上型31および下型32の間に挟み込み、上型31
に半導体素子2等を取り囲むように形成されたキャビテ
ィ31aに樹脂を圧入して封止樹脂1のモールド成型を
行う。本実施の形態の場合には、上型31のキャビティ
31aにおいて、半導体素子2の直上部の位置に型面突
起31bが突設されており、これにより、封止樹脂1に
は、封止樹脂凹部6が形成される。また、リードフレー
ム21の凹部21aに充填された樹脂は、樹脂バンプ1
aとなる(図7(g))。
Next, the lead frame 21 on which the semiconductor element 2 is mounted by die bonding and wire bonding as described above is transferred to the transfer mold 3
0 between the upper mold 31 and the lower mold 32,
The resin is press-fitted into a cavity 31a formed so as to surround the semiconductor element 2 and the like, and the molding of the sealing resin 1 is performed. In the case of the present embodiment, in the cavity 31 a of the upper mold 31, a mold surface projection 31 b is protruded at a position directly above the semiconductor element 2, whereby the sealing resin 1 is provided in the sealing resin 1. The recess 6 is formed. The resin filled in the concave portion 21a of the lead frame 21
a (FIG. 7 (g)).

【0032】次に、トランスファモールド金型30から
取り出されたリードフレーム21を、エッチングにて完
全に除去することで、図7(h)、すなわち図1〜図3
に例示される構造のBCCタイプの半導体装置10が得
られる。
Next, by completely removing the lead frame 21 taken out from the transfer mold 30 by etching, the lead frame 21 is removed as shown in FIG.
The semiconductor device 10 of the BCC type having the structure exemplified in FIG.

【0033】次に、本実施の形態の半導体装置10にお
ける種々の変形例を示す。
Next, various modifications of the semiconductor device 10 of the present embodiment will be described.

【0034】図4の半導体装置10Aは、上述の半導体
装置10の構成において、封止樹脂1に形成された封止
樹脂凹部6の内部に金属板7を装着したものである。こ
れにより、封止樹脂凹部6による封止樹脂1の分布のア
ンバランスの解消による反り変形防止の効果とともに、
半導体素子2からの放熱効率を向上させることができ
る。
The semiconductor device 10A shown in FIG. 4 has a configuration in which the metal plate 7 is mounted inside the sealing resin recess 6 formed in the sealing resin 1 in the configuration of the semiconductor device 10 described above. Thereby, the effect of preventing the warpage deformation by eliminating the unbalance of the distribution of the sealing resin 1 by the sealing resin concave portion 6 and
The heat radiation efficiency from the semiconductor element 2 can be improved.

【0035】なお、この封止樹脂1の封止樹脂凹部6の
内部への金属板7の装着方法としては、モールド時に、
当該金属板7を、図7(g)の上型31における型面突
起31bの代わりに真空吸着等の方法の方法で配置して
おき、型開きと同時に真空吸着を解除する方法が考えら
れる。あるいは、図7の方法にて製造された図1の構成
の半導体装置10の封止樹脂凹部6に後から接着等の方
法で金属板7を固定する方法、等を用いることができ
る。
The method for mounting the metal plate 7 inside the sealing resin recess 6 of the sealing resin 1 is as follows.
A method in which the metal plate 7 is arranged by a method such as vacuum suction instead of the mold surface protrusion 31b in the upper mold 31 of FIG. Alternatively, a method of fixing the metal plate 7 to the sealing resin recess 6 of the semiconductor device 10 having the configuration of FIG. 1 manufactured by the method of FIG.

【0036】図5の変形例の半導体装置10Bは、パッ
ケージ(封止樹脂1)の厚さを、半導体素子2の厚さ寸
法とほぼ同一にしたものである。実現方法としては、上
述の図7(g)に例示した上型31のキャビティ31a
の高さを低くした薄厚用のトランスファモールド金型3
0を用いることが考えられる。この場合、ワイヤ高さの
マージンが少ない場合には、ボールボンディングにおい
て、通常とは逆に、金属膜5の側を第1ボンディング8
aとし、半導体素子2側の図示しないボンディングパッ
ドを第2ボンディング8bとするようにボンディング順
序を工夫して、ボンディングワイヤ8のループ高さを極
力低くする。
The semiconductor device 10 B of the modification shown in FIG. 5 has a package (sealing resin 1) whose thickness is substantially the same as the thickness of the semiconductor element 2. As a realization method, the cavity 31a of the upper die 31 illustrated in FIG.
Mold 3 for thin thickness with reduced height
It is conceivable to use 0. In this case, when the margin of the wire height is small, in the ball bonding, the side of the metal film 5 is connected to the first bonding 8
The loop height of the bonding wire 8 is reduced as much as possible by devising the bonding order so that the bonding pad (not shown) on the semiconductor element 2 side is the second bonding 8b.

【0037】この半導体装置10Bの場合には、封止樹
脂1の薄厚化により、図1の構造の場合と同様に、パッ
ケージの反り変形を低減できる、という効果が得られ
る。
In the case of the semiconductor device 10B, the effect of reducing the warpage of the package can be obtained by reducing the thickness of the sealing resin 1, as in the case of the structure of FIG.

【0038】図6の変形例の半導体装置10Cは、半導
体素子2の位置が、封止樹脂1のほぼ中央部になる構造
としたものである。
The semiconductor device 10 C of the modification shown in FIG. 6 has a structure in which the position of the semiconductor element 2 is substantially at the center of the sealing resin 1.

【0039】この図6の半導体装置10Cに構造の実現
方法としては、図7(g)におけるトランスファモール
ド金型30において、上型31および下型32の双方に
上下動する図示しない支持ピンを配置し、型締め時に、
半導体素子2を、キャビティ31aの中央部に浮かせ、
その状態で、樹脂の充填を行う。支持ピンは型開きに連
動して型内に退避して引き抜かれる。この場合、封止樹
脂1には、支持ピン跡9が残る。
As a method of realizing the structure of the semiconductor device 10C shown in FIG. 6, a support pin (not shown) which moves up and down in both the upper mold 31 and the lower mold 32 in the transfer mold 30 shown in FIG. Then, when closing the mold,
The semiconductor element 2 is floated at the center of the cavity 31a,
In that state, the resin is filled. The support pin is retracted into the mold and pulled out in conjunction with the mold opening. In this case, support pin marks 9 remain on the sealing resin 1.

【0040】なお、上下の一方の支持ピンに真空吸着機
能があれば、他方の支持ピンを無くしてもよい。
If one of the upper and lower support pins has a vacuum suction function, the other support pin may be omitted.

【0041】次に、本実施の形態の半導体装置の実装例
を説明する。図8は、本実施の形態の半導体装置10の
実装例を示す略断面図である。
Next, an example of mounting the semiconductor device of the present embodiment will be described. FIG. 8 is a schematic sectional view showing a mounting example of the semiconductor device 10 of the present embodiment.

【0042】図8の例では、実装基板40の一主面に形
成された配線パターン41の上に、半導体装置10にお
ける実装端子として機能する複数の金属膜5を位置合わ
せして、ハンダリフロー等の方法にて、半田42を介し
て表面実装している。
In the example of FIG. 8, a plurality of metal films 5 functioning as mounting terminals in the semiconductor device 10 are aligned on a wiring pattern 41 formed on one main surface of a mounting substrate 40, and solder reflow or the like is performed. Is mounted on the surface via the solder.

【0043】本実施の形態の場合、半導体装置10の封
止樹脂1に、封止樹脂凹部6が形成されているので、パ
ッケージ(封止樹脂1)の反り変形がなく平坦であるた
め、実装端子として機能する複数の金属膜5の実装面か
らの浮き上がりが防止され、確実な表面実装を行うこと
が可能となる。さらに、実装後の動作中の温度変化等に
起因する封止樹脂1の反り変形の発生も抑止され、当該
反り変形に起因する熱応力の発生も小さくなり、半田4
2の剥がれ等に起因する実装後の障害の発生も防止で
き、顧客実装性を向上させることが可能となる。
In the case of the present embodiment, since the sealing resin concave portion 6 is formed in the sealing resin 1 of the semiconductor device 10, the package (sealing resin 1) is flat without warping deformation. The floating of the plurality of metal films 5 functioning as terminals from the mounting surface is prevented, and reliable surface mounting can be performed. Furthermore, the occurrence of warpage of the sealing resin 1 due to a temperature change during operation after mounting is also suppressed, and the generation of thermal stress due to the warpage is reduced.
It is also possible to prevent the occurrence of a failure after mounting due to the peeling off of No. 2 and to improve the customer mountability.

【0044】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above-described embodiments and can be variously modified without departing from the gist thereof. Needless to say, there is.

【0045】たとえば、封止樹脂凹部6の形状としては
矩形に限らず、円形、多角形等、任意の形状とすること
ができる。
For example, the shape of the sealing resin recess 6 is not limited to a rectangle, but may be an arbitrary shape such as a circle or a polygon.

【0046】[0046]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0047】本発明の半導体装置によれば、パッケージ
の反り変形を防止することができる、という効果が得ら
れる。
According to the semiconductor device of the present invention, it is possible to prevent the package from being warped.

【0048】本発明の半導体装置によれば、パッケージ
の平坦度を確保して顧客実装性を向上させることができ
る、という効果が得られる。
According to the semiconductor device of the present invention, it is possible to obtain the effect that the flatness of the package can be ensured and the customer mountability can be improved.

【0049】本発明の半導体装置によれば、BCCタイ
プのCSPにおけるパッケージの反り変形を防止するこ
とができる、という効果が得られる。
According to the semiconductor device of the present invention, it is possible to prevent the package from being warped in a BCC type CSP.

【0050】本発明の半導体装置によれば、BCCタイ
プのCSPにおけるパッケージの平坦度を確保して顧客
実装性を向上させることができる、という効果が得られ
る。
According to the semiconductor device of the present invention, it is possible to obtain the effect that the flatness of the package in the CSP of the BCC type can be secured and the mountability to the customer can be improved.

【0051】本発明の半導体装置の製造方法によれば、
パッケージの反り変形を防止することができる、という
効果が得られる。
According to the method of manufacturing a semiconductor device of the present invention,
The effect that warpage of the package can be prevented can be obtained.

【0052】本発明の半導体装置の製造方法によれば、
パッケージの平坦度を確保して顧客実装性を向上させる
ことができる、という効果が得られる。
According to the method of manufacturing a semiconductor device of the present invention,
The effect is obtained that the flatness of the package can be secured and the customer mountability can be improved.

【0053】本発明の半導体装置の製造方法によれば、
BCCタイプのCSPにおけるパッケージの反り変形を
防止することができる、という効果が得られる。
According to the method of manufacturing a semiconductor device of the present invention,
The advantage is obtained that the package warpage deformation in the BCC type CSP can be prevented.

【0054】本発明の半導体装置の製造方法によれば、
BCCタイプのCSPにおけるパッケージの平坦度を確
保して顧客実装性を向上させることができる、という効
果が得られる。
According to the method of manufacturing a semiconductor device of the present invention,
The effect that the package flatness in the BCC type CSP can be secured and the customer mountability can be improved is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態であるBCCタイプの半
導体装置の構成の一例を示す断面図である。
FIG. 1 is a cross-sectional view illustrating an example of a configuration of a BCC type semiconductor device according to an embodiment of the present invention.

【図2】その上部平面図である。FIG. 2 is a top plan view thereof.

【図3】その低部平面図である。FIG. 3 is a plan view of the lower part.

【図4】本発明の一実施の形態であるBCCタイプの半
導体装置の変形例を示す断面図である。
FIG. 4 is a sectional view showing a modification of the BCC type semiconductor device according to one embodiment of the present invention;

【図5】本発明の一実施の形態であるBCCタイプの半
導体装置の変形例を示す断面図である。
FIG. 5 is a sectional view showing a modification of the BCC type semiconductor device according to one embodiment of the present invention;

【図6】本発明の一実施の形態であるBCCタイプの半
導体装置の変形例を示す断面図である。
FIG. 6 is a cross-sectional view showing a modification of the BCC type semiconductor device according to one embodiment of the present invention;

【図7】(a)〜(h)は、本発明の一実施の形態であ
る半導体装置の製造方法の一例を工程順に例示する略断
面図である。
7A to 7H are schematic cross-sectional views illustrating an example of a method of manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps.

【図8】本発明の一実施の形態である半導体装置の実装
例を示す略断面図である。
FIG. 8 is a schematic sectional view showing a mounting example of a semiconductor device according to an embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1 封止樹脂 1a 樹脂バンプ 2 半導体素子 3 ボンディングワイヤ 4 ダイボンディング材 5 金属膜 6 封止樹脂凹部 7 金属板 8 ボンディングワイヤ 8a 第1ボンディング 8b 第2ボンディング 9 支持ピン跡 10 半導体装置 10A 半導体装置 10B 半導体装置 10C 半導体装置 21 リードフレーム 21a 凹部 22 フォトレジスト 22a 開口部 30 トランスファモールド金型 31 上型 31a キャビティ 31b 型面突起 32 下型 40 実装基板 41 配線パターン 42 半田 REFERENCE SIGNS LIST 1 sealing resin 1 a resin bump 2 semiconductor element 3 bonding wire 4 die bonding material 5 metal film 6 sealing resin recess 7 metal plate 8 bonding wire 8 a first bonding 8 b second bonding 9 support pin mark 10 semiconductor device 10 A semiconductor device 10 B Semiconductor device 10C Semiconductor device 21 Lead frame 21a Depression 22 Photoresist 22a Opening 30 Transfer mold 31 Upper mold 31a Cavity 31b Mold surface projection 32 Lower mold 40 Mounting board 41 Wiring pattern 42 Solder

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子と、前記半導体素子の少なく
とも一部を覆う封止樹脂とを含む半導体装置であって、
前記封止樹脂の一部に凹部が形成されてなることを特徴
とする半導体装置。
1. A semiconductor device comprising a semiconductor element and a sealing resin covering at least a part of the semiconductor element,
A semiconductor device, wherein a recess is formed in a part of the sealing resin.
【請求項2】 半導体素子と、前記半導体素子の少なく
とも一部を覆う封止樹脂とを含む半導体装置であって、
前記封止樹脂の表面に金属板が埋め込まれてなることを
特徴とする半導体装置。
2. A semiconductor device comprising a semiconductor element and a sealing resin covering at least a part of the semiconductor element,
A semiconductor device, wherein a metal plate is embedded in a surface of the sealing resin.
【請求項3】 請求項1または2記載の半導体装置にお
いて、前記封止樹脂の一部に形成された突起と、前記突
起の表面に形成された外部接続電極と、前記外部接続電
極と前記半導体素子とを電気的に接続するボンディング
ワイヤとを含むことを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein a projection formed on a part of the sealing resin, an external connection electrode formed on a surface of the projection, the external connection electrode and the semiconductor. And a bonding wire for electrically connecting the element to the semiconductor device.
【請求項4】 半導体素子と、前記半導体素子の少なく
とも一部を覆う封止樹脂と、前記封止樹脂の一部に形成
された突起と、前記突起の表面に形成された外部接続電
極と、ボールボンディングにて前記外部接続電極と前記
半導体素子との間に架設され、前記外部接続電極と前記
半導体素子とを電気的に接続するボンディングワイヤと
を含む半導体装置であって、前記外部接続電極にボール
ボンディングの第1ボンディング位置が設定され、前記
半導体素子の側に第2ボンディング位置が設定されてな
ることを特徴とする半導体装置。
4. A semiconductor element, a sealing resin covering at least a part of the semiconductor element, a projection formed on a part of the sealing resin, and an external connection electrode formed on a surface of the projection. A semiconductor device including a bonding wire that is bridged between the external connection electrode and the semiconductor element by ball bonding and that electrically connects the external connection electrode and the semiconductor element; A semiconductor device, wherein a first bonding position of ball bonding is set, and a second bonding position is set on the side of the semiconductor element.
【請求項5】 半導体素子と、前記半導体素子の少なく
とも一部を覆う封止樹脂と、前記封止樹脂の一部に形成
された突起と、前記突起の表面に形成された外部接続電
極と、前記外部接続電極と前記半導体素子とを電気的に
接続するボンディングワイヤとを含む半導体装置であっ
て、前記半導体素子は、前記封止樹脂のほぼ中央部に位
置することを特徴とする半導体装置。
5. A semiconductor element, a sealing resin covering at least a part of the semiconductor element, a projection formed on a part of the sealing resin, and an external connection electrode formed on a surface of the projection. A semiconductor device including a bonding wire for electrically connecting the external connection electrode and the semiconductor element, wherein the semiconductor element is located at a substantially central portion of the sealing resin.
【請求項6】 請求項1,2,3,4または5記載の半
導体装置において、前記半導体装置は、BCC(バンプ
・チップ・キャリア)タイプのCSP(チップサイズパ
ッケージ)であることを特徴とする半導体装置。
6. The semiconductor device according to claim 1, wherein said semiconductor device is a BCC (bump chip carrier) type CSP (chip size package). Semiconductor device.
【請求項7】 リードフレームにおける半導体素子の搭
載面側に、前記半導体素子を取り囲むように複数の凹部
を形成する第1の工程と、 前記凹部の内周に選択的に金属膜を形成する第2の工程
と、 前記リードフレームに前記半導体素子を搭載する第3の
工程と、 前記半導体素子と前記金属膜との間にボンディングワイ
ヤを架設して電気的に接続する第4の工程と、 前記半導体素子の直上部に凹部を有するように封止樹脂
にて前記半導体素子および前記ボンディングワイヤを封
止する第5の工程と、 前記リードフレームを除去して、前記金属膜を外部に露
出させる第6の工程と、 を含むことを特徴とする半導体装置の製造方法。
7. A first step of forming a plurality of recesses on a mounting surface side of a semiconductor element in a lead frame so as to surround the semiconductor element, and a step of selectively forming a metal film on an inner periphery of the recess. A third step of mounting the semiconductor element on the lead frame; a fourth step of extending a bonding wire between the semiconductor element and the metal film to electrically connect the semiconductor element to the metal film; A fifth step of sealing the semiconductor element and the bonding wires with a sealing resin so as to have a recess directly above the semiconductor element; and a step of removing the lead frame and exposing the metal film to the outside. 6. A method for manufacturing a semiconductor device, comprising:
【請求項8】 請求項7記載の半導体装置の製造方法に
おいて、 前記第5の工程では、封止金型のキャビティ内において
前記半導体素子に臨む位置に型突起を形成することで、
前記封止樹脂の前記凹部を形成する方法、または、前記
封止樹脂の前記凹部に相当する封止金型のキャビティ内
周部に金属板を配置することで、前記封止樹脂の前記凹
部の形成および前記凹部への前記金属板の配置を同時に
行う方法、のいずれかを用いることを特徴とする半導体
装置の製造方法。
8. The method for manufacturing a semiconductor device according to claim 7, wherein in the fifth step, a mold projection is formed at a position facing the semiconductor element in a cavity of a sealing mold,
A method of forming the concave portion of the sealing resin, or disposing a metal plate on an inner peripheral portion of a cavity of a sealing mold corresponding to the concave portion of the sealing resin, thereby forming the concave portion of the sealing resin. A method of forming and arranging the metal plate in the recess at the same time.
【請求項9】 リードフレームにおける半導体素子の搭
載面側に、前記半導体素子を取り囲むように複数の凹部
を形成する工程と、 前記凹部の内周に選択的に金属膜を形成する工程と、 前記リードフレームに前記半導体素子を位置決めした状
態で前記半導体素子と前記金属膜との間にボンディング
ワイヤを架設して電気的に接続する工程と、 前記半導体素子を前記リードフレームから持ち上げた状
態で、封止樹脂にて前記半導体素子および前記ボンディ
ングワイヤを封止する工程と、 前記リードフレームを除去して、前記金属膜を外部に露
出させる工程と、 を含むことを特徴とする半導体装置の製造方法。
9. a step of forming a plurality of recesses on the mounting surface side of the semiconductor element in the lead frame so as to surround the semiconductor element; a step of selectively forming a metal film on an inner periphery of the recess; Laying a bonding wire between the semiconductor element and the metal film in a state where the semiconductor element is positioned on a lead frame and electrically connecting the semiconductor element and the metal film; and sealing the semiconductor element while lifting the semiconductor element from the lead frame. A method of manufacturing a semiconductor device, comprising: a step of sealing the semiconductor element and the bonding wire with a stopper resin; and a step of removing the lead frame to expose the metal film to the outside.
【請求項10】 請求項7,8または9記載の半導体装
置の製造方法において、前記半導体装置は、BCC(バ
ンプ・チップ・キャリア)タイプのCSP(チップサイ
ズパッケージ)であることを特徴とする半導体装置の製
造方法。
10. The semiconductor device manufacturing method according to claim 7, wherein the semiconductor device is a BCC (bump chip carrier) type CSP (chip size package). Device manufacturing method.
JP30405899A 1999-10-26 1999-10-26 Semiconductor device and manufacturing method of semiconductor device Pending JP2001127212A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30405899A JP2001127212A (en) 1999-10-26 1999-10-26 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30405899A JP2001127212A (en) 1999-10-26 1999-10-26 Semiconductor device and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2001127212A true JP2001127212A (en) 2001-05-11

Family

ID=17928540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30405899A Pending JP2001127212A (en) 1999-10-26 1999-10-26 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2001127212A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10128241A1 (en) * 2001-06-11 2002-12-19 Possehl Electronic Gmbh Production of an IC chip component comprises providing a base material layer with a photolacquer, removing the photolacquer, fixing a chip on each chip carrier surface, contacting with connecting contacts, and further processing
JP2003100945A (en) * 2001-09-27 2003-04-04 Fujitsu Ltd Semiconductor device, and semiconductor device unit and manufacturing method thereof
JP2009059923A (en) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp Semiconductor device
WO2010021776A1 (en) * 2008-08-21 2010-02-25 National Semiconductor Corporation Thin foil semiconductor package
JP2011243624A (en) * 2010-05-14 2011-12-01 Panasonic Corp Semiconductor device and manufacturing method thereof
US8101470B2 (en) 2009-09-30 2012-01-24 National Semiconductor Corporation Foil based semiconductor package
US8377267B2 (en) 2009-09-30 2013-02-19 National Semiconductor Corporation Foil plating for semiconductor packaging
US8375577B2 (en) 2008-06-04 2013-02-19 National Semiconductor Corporation Method of making foil based semiconductor package
CN103378025A (en) * 2012-04-27 2013-10-30 三菱电机株式会社 Semiconductor device
US10062627B2 (en) 2016-03-17 2018-08-28 Toshiba Memory Corporation Semiconductor device
US11410938B2 (en) 2020-03-05 2022-08-09 Kabushiki Kaisha Toshiba Semiconductor package
WO2023017570A1 (en) * 2021-08-10 2023-02-16 三菱電機株式会社 Semiconductor device and inverter unit
JP7442333B2 (en) 2020-02-12 2024-03-04 エイブリック株式会社 Semiconductor device and its manufacturing method

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10128241A1 (en) * 2001-06-11 2002-12-19 Possehl Electronic Gmbh Production of an IC chip component comprises providing a base material layer with a photolacquer, removing the photolacquer, fixing a chip on each chip carrier surface, contacting with connecting contacts, and further processing
JP2003100945A (en) * 2001-09-27 2003-04-04 Fujitsu Ltd Semiconductor device, and semiconductor device unit and manufacturing method thereof
JP4695796B2 (en) * 2001-09-27 2011-06-08 富士通セミコンダクター株式会社 Semiconductor device, semiconductor device unit and manufacturing method thereof
JP2009059923A (en) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp Semiconductor device
US8375577B2 (en) 2008-06-04 2013-02-19 National Semiconductor Corporation Method of making foil based semiconductor package
WO2010021776A1 (en) * 2008-08-21 2010-02-25 National Semiconductor Corporation Thin foil semiconductor package
US7836586B2 (en) 2008-08-21 2010-11-23 National Semiconductor Corporation Thin foil semiconductor package
CN102132402A (en) * 2008-08-21 2011-07-20 国家半导体公司 Thin foil semiconductor package
CN102132402B (en) * 2008-08-21 2014-05-28 国家半导体公司 Thin foil semiconductor package
US8341828B2 (en) 2008-08-21 2013-01-01 National Semiconductor Corporation Thin foil semiconductor package
US8101470B2 (en) 2009-09-30 2012-01-24 National Semiconductor Corporation Foil based semiconductor package
US8377267B2 (en) 2009-09-30 2013-02-19 National Semiconductor Corporation Foil plating for semiconductor packaging
JP2011243624A (en) * 2010-05-14 2011-12-01 Panasonic Corp Semiconductor device and manufacturing method thereof
CN103378025A (en) * 2012-04-27 2013-10-30 三菱电机株式会社 Semiconductor device
US10062627B2 (en) 2016-03-17 2018-08-28 Toshiba Memory Corporation Semiconductor device
JP7442333B2 (en) 2020-02-12 2024-03-04 エイブリック株式会社 Semiconductor device and its manufacturing method
US11410938B2 (en) 2020-03-05 2022-08-09 Kabushiki Kaisha Toshiba Semiconductor package
WO2023017570A1 (en) * 2021-08-10 2023-02-16 三菱電機株式会社 Semiconductor device and inverter unit

Similar Documents

Publication Publication Date Title
US6291264B1 (en) Flip-chip package structure and method of fabricating the same
KR100424058B1 (en) Semiconductor device and method of manufacturing same
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP3685947B2 (en) Semiconductor device and manufacturing method thereof
JP3546131B2 (en) Semiconductor chip package
JP3484554B2 (en) Semiconductor device
JP2978861B2 (en) Molded BGA type semiconductor device and manufacturing method thereof
JP3619773B2 (en) Manufacturing method of semiconductor device
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
JP2002110898A (en) Semiconductor device
JP2008507134A (en) Semiconductor multi-package module comprising a die and an inverted land grid array package stacked over a ball grid array package
JPH07302858A (en) Semiconductor package
JP2000232200A (en) Semiconductor chip and semiconductor device of chip-on- chip structure
KR20030008616A (en) Bumped chip carrier package using lead frame and method for manufacturing the same
JP2001127212A (en) Semiconductor device and manufacturing method of semiconductor device
JPH1050878A (en) Semiconductor device and its manufacture
US20110074003A1 (en) Foil based semiconductor package
JP3295059B2 (en) Semiconductor device and semiconductor chip used therefor
JPH10335577A (en) Semiconductor device and its manufacture
JPH07273243A (en) Semiconductor package
JP2006093679A (en) Semiconductor package
JP3277083B2 (en) Semiconductor chip and semiconductor device using the same
JP2001210667A (en) Manufacturing method for semiconductor device
JP3628991B2 (en) Semiconductor device and manufacturing method thereof
JP2001298102A (en) Packaging structure of functional element and its manufacturing method