DE10119502A1 - Semiconductor device e.g. for motor vehicle air-conditioning unit, has insulating base mounted on the drain (main current) electrode and a connection zone covering the wiring joining the main current electrode - Google Patents

Semiconductor device e.g. for motor vehicle air-conditioning unit, has insulating base mounted on the drain (main current) electrode and a connection zone covering the wiring joining the main current electrode

Info

Publication number
DE10119502A1
DE10119502A1 DE10119502A DE10119502A DE10119502A1 DE 10119502 A1 DE10119502 A1 DE 10119502A1 DE 10119502 A DE10119502 A DE 10119502A DE 10119502 A DE10119502 A DE 10119502A DE 10119502 A1 DE10119502 A1 DE 10119502A1
Authority
DE
Germany
Prior art keywords
electrode
main current
semiconductor devices
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10119502A
Other languages
German (de)
Other versions
DE10119502B4 (en
Inventor
Eiji Kono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyoda Jidoshokki Seisakusho KK
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Jidoshokki Seisakusho KK, Toyoda Automatic Loom Works Ltd filed Critical Toyoda Jidoshokki Seisakusho KK
Publication of DE10119502A1 publication Critical patent/DE10119502A1/en
Application granted granted Critical
Publication of DE10119502B4 publication Critical patent/DE10119502B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

The semiconductor appliance has design modifications in order to prevent breakage in the connection between the drain-terminal and the conducting plate as a result of expansion and thermal movement of the semiconductor device. A number of semiconductor chips (24) are mounted on one or more arrangements on the substrate (22,23) and a main current electrode (drain) (26) is joined in common with each of the number of semiconductor chips (24) via the substrate.

Description

Die Erfindung betrifft ein Halbleitergerät, das hauptsächlich als Schaltvorrichtung in beispielsweise einer Motoransteuerungsvorrichtung in einem Inverter, einem Wechselstromservomotor, einer Klimaanlage o. ä. oder als Energiezuführungsvorrichtung in einem Fahrzeug, einem Schweißgerät o. ä. verwendet wird, und genauer die Verbesserung eines Elektrodenleiterbahnaufbaus in einem als Leistungshalbleitermodul anwendbaren Halbleitergerät. Normalerweise kann ein Halbleitermodul beispielsweise eine Vielzahl von parallel verschalteten Halbleitervorrichtungen (Halbleiterchips) für eine größere Stromkapazität, eine einfache Schaltung aus einigen Arten von Halbleitervorrichtungen oder Halbleitervorrichtungen mit einer eingebauten Ansteuerungsschaltung o. ä. sein.The invention relates to a semiconductor device mainly as a switching device in for example a motor control device in an inverter, an AC servo motor, an air conditioner, or the like as an energy supply device in a vehicle, a Welder or the like is used, and more precisely the Improvement of an electrode conductor structure in one semiconductor device usable as a power semiconductor module. Typically, for example, a semiconductor module a large number of connected in parallel Semiconductor devices (semiconductor chips) for one larger current capacity, a simple circuit out some types of semiconductor devices or Semiconductor devices with a built-in Control circuit or the like.

Fig. 1 zeigt eine Draufsicht für ein Beispiel eines bekannten Leistungshalbleitermoduls. Fig. 1 shows a plan view of an example of a conventional power semiconductor module.

Bei dem in Fig. 1 gezeigten Halbleitermodul ist ein isoliertes Substrat 2 auf einer Grundplatte 1 zur Fixierung angebracht. Auf dem isolierten Substrat 2 sind eine Vielzahl von (4, als in Fig. 1 gezeigtem Beispiel) Halbleitervorrichtungen (Halbleiterchips) 4 durch eine leitende Platte 3 in Reihe angebracht. Bei diesem Beispiel ist die Halbleitervorrichtung 4 ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) mit einer Source-Elektrode und einer Gate-Elektrode auf der Oberseite sowie einer Drain-Elektrode auf der Unterseite.In the semiconductor module shown in FIG. 1, an insulated substrate 2 is attached to a base plate 1 for fixation. On the insulated substrate 2 , a plurality of (4, as an example shown in FIG. 1) semiconductor devices (semiconductor chips) 4 are mounted in series by a conductive plate 3 . In this example, the semiconductor device 4 is a MOSFET (metal oxide semiconductor field effect transistor) with a source electrode and a gate electrode on the upper side and a drain electrode on the lower side.

Die leitende Platte 3 ist mit der Drain-Elektrode jeder Halbleitervorrichtung 4 gemeinsam durch eine unmittelbare Anbringung der Halbleitervorrichtung 4 darauf elektrisch verbunden, wodurch sie als Drain-Elektrode des gesamten Moduls wirkt. Auf dem isolierten Substrat 2 sind eine Source-Elektrode 5 und eine Gate-Elektrode 6 des gesamten Moduls jeweils entlang der Anordnung von Halbleitervorrichtungen 4 und auf jeder Seite der leitenden Platte 3 (Drain-Elektrode) angebracht, auf der die Halbleitervorrichtungen 4 angebracht sind.The conductive plate 3 is electrically connected to the drain electrode of each semiconductor device 4 by directly attaching the semiconductor device 4 thereon, thereby acting as the drain electrode of the entire module. On the insulated substrate 2 , a source electrode 5 and a gate electrode 6 of the entire module are respectively arranged along the arrangement of semiconductor devices 4 and on each side of the conductive plate 3 (drain electrode) on which the semiconductor devices 4 are mounted.

Die Source-Elektrode 5 ist mit der Source-Elektrode jeder Halbleitervorrichtung 4 gemeinsam durch einen Draht (Bonddraht) 7 elektrisch verbunden, und die Gate- Elektrode 6 ist mit der Gate-Elektrode jeder Halbleitervorrichtung 4 gemeinsam durch einen Draht (Bonddraht) 8 elektrisch verbunden. Ein Gate-Widerstand, wie etwa ein Siliziumchipwiderstand o. ä., kann auf der Gate-Elektrode 6 bereitgestellt werden, und der Draht 8 kann damit verbunden werden.The source electrode 5 is electrically connected to the source electrode of each semiconductor device 4 by a wire (bond wire) 7 , and the gate electrode 6 is electrically connected to the gate electrode of each semiconductor device 4 by a wire (bond wire) 8 . A gate resistor, such as a silicon chip resistor or the like, can be provided on the gate electrode 6 and the wire 8 can be connected thereto.

Ferner ist ein Drain-Anschluss 9 aus dem Modul als äußerer Anschluss von einem Abschnitt der leitenden Platte (Drain-Elektrode) 3 herausgeführt; ein Source- Anschluss 10 ist aus dem Modul als äußerer Anschluss von einem Abschnitt der Source-Elektrode 5 herausgeführt, und ein Gate-Anschluss 11 ist aus dem Modul als äußerer Anschluss von einem Abschnitt der Gate-Elektrode 6 herausgeführt.Furthermore, a drain connection 9 is led out of the module as an external connection from a section of the conductive plate (drain electrode) 3 ; a source connection 10 is led out of the module as an outer connection from a section of the source electrode 5 , and a gate connection 11 is led out of the module as an outer connection from a section of the gate electrode 6 .

Obwohl es in der beigefügten Zeichnung nicht gezeigt ist, wird das gesamte Modul normalerweise in ein Kunstharzgehäuse gesteckt, und der Raum in dem Gehäuse wird mit Gel oder Epoxidharz o. ä. ausgefüllt. Der vorstehend angeführte, äußere Anschluss wird gemäß Fig. 1 in einer zweidimensionalen Anordnung verlegt, aber auf der Oberseite oder der Seite des Gehäuses geeignet gebogen und freigelegt.Although not shown in the accompanying drawing, the entire module is normally plugged into a synthetic resin housing and the space in the housing is filled with gel or epoxy resin or the like. The above-mentioned outer terminal according to Fig. 1 installed in a two dimensional array, but suitably bent at the top or the side of the housing and exposed.

Das Halbleitermodul mit dem vorstehend beschriebenen Aufbau weist eine Vielzahl von zwischen dem Drain- Anschluss 9 und dem Source-Anschluss 10 parallel geschalteten Halbleitervorrichtungen 4 auf. Daher kann prinzipiell der zwischen dem Drain-Anschluss 9 und dem Source-Anschluss 10 fließende Hauptstrom durch das Anlegen einer Steuerspannung zwischen dem Gate-Anschluss 11 und dem Source-Anschluss 10 gesteuert werden, wodurch alle Halbleitervorrichtungen 4 gleichzeitig an- oder ausgeschaltet werden.The semiconductor module with the structure described above has a multiplicity of semiconductor devices 4 connected in parallel between the drain connection 9 and the source connection 10 . Therefore, in principle the connection source are controlled 10 between the drain terminal 9 and the source terminal 10 main current flowing through the application of a control voltage between the gate terminal 11 and, thus, all the semiconductor devices 4 are simultaneously turned on or off.

Bei dem in Fig. 1 gezeigten, bekannten Halbleitermodul werden speziell bzgl. der Leiterbahnstruktur von der Drain-Elektrode (Leiterplatte) 3 zu dem Drain-Anschluss 9 Beschränkungen durch die Gate-Elektrode 6 auferlegt. Der Drain-Anschluss 9 wird nämlich durch den Pfad von dem Endabschnitt der leitenden Platte 3 nach außen geführt, ohne die Gate-Elektrode 6 zu passieren.In the known semiconductor module shown in FIG. 1, restrictions are imposed by the gate electrode 6 specifically with regard to the conductor track structure from the drain electrode (printed circuit board) 3 to the drain connection 9 . That is, the drain terminal 9 is led out through the path from the end portion of the conductive plate 3 without passing through the gate electrode 6 .

Daher sind die Längen der Strompfade sehr lang, wenn der Hauptstrom von dem Drain-Anschluss 9 zu dem Source- Anschluss 10 durch jede Halbleitervorrichtung 4 fließt, und die Längen sind in Abhängigkeit von der Lage jeder Halbleitervorrichtung 4 ungleich. Insbesondere der Strompfad durch die in Fig. 1 auf der rechten Seite gezeigte Halbleitervorrichtung 4 ist beträchtlich länger, als der Strompfad durch die Halbleitervorrichtung 4 auf der linken Seite.Therefore, the lengths of the current paths are very long when the main current flows from the drain 9 to the source 10 through each semiconductor device 4 , and the lengths are unequal depending on the location of each semiconductor device 4 . In particular, the current path through the semiconductor device 4 shown on the right in FIG. 1 is considerably longer than the current path through the semiconductor device 4 on the left.

Da die in dem Strompfad erzeugte Induktivität im Wesentlichen zu der Länge des Pfades proportional ist, steigt die Induktivität entsprechend, wenn der Strompfad gemäß vorstehender Beschreibung lang ist. Daher steigt die beim Ausschalten der Halbleitervorrichtung 4 erzeugte Stoßspannung an, wodurch die Halbleitervorrichtung 4 möglicherweise zerstört wird.Since the inductance generated in the current path is essentially proportional to the length of the path, the inductance increases accordingly if the current path is long as described above. Therefore, the surge voltage generated when the semiconductor device 4 is turned off increases, whereby the semiconductor device 4 may be destroyed.

Wenn die Längen der Strompfade ungleich sind, wird zudem der Leiterbahnwiderstand in Abhängigkeit von der Lage jeder Halbleitervorrichtung 4 ebenfalls ungleich. Daher wird der Stromwert unausgeglichen, wodurch ein Überschussstrom durch lediglich einen Teil der Halbleitervorrichtungen 4 geleitet wird, und auch dabei die Halbleitervorrichtungen 4 möglicherweise zerstört werden. Aus diesem Grunde verhinderte das Problem mit dem vorstehend angeführten Überschussstrom in einem Teil der Halbleitervorrichtungen 4 eine größere Erhöhung des Maximalstroms durch das Modul.If the lengths of the current paths are unequal, the conductor resistance also becomes unequal depending on the position of each semiconductor device 4 . Therefore, the current value becomes unbalanced, whereby an excess current is passed through only a part of the semiconductor devices 4 , and the semiconductor devices 4 may also be destroyed in the process. For this reason, the problem with the above-mentioned excess current in a part of the semiconductor devices 4 prevented a larger increase in the maximum current through the module.

Da ferner der Drain-Anschluss 9 unmittelbar mit der auf dem isolierenden Substrat 2 als dem Halbleitermodul anzubringenden, leitenden Platte 3 gemäß Fig. 1 verbunden ist, kann aufgrund der Ausdehnung und Zusammenziehung der Halbleitervorrichtung 4 bei Wärme mit Leichtigkeit ein Bruch in der Verbindung (der mit einem durch eine strichpunktierte Linie angedeutete Kreis A umgebene Abschnitt) zwischen dem Drain-Anschluss 9 und der leitenden Platte 3 auftreten.Further, since the drain terminal 9 is directly connected to the conductive plate 3 to be mounted on the insulating substrate 2 as the semiconductor module, as shown in FIG. 1, due to the expansion and contraction of the semiconductor device 4 in heat, a break in the connection (the occur with a section surrounded by a dash-dotted line A) between the drain terminal 9 and the conductive plate 3 .

Zur Lösung der vorstehend angeführten Probleme schlug die Anmelderin der vorliegenden Erfindung ein Halbleitermodul mit dem in Fig. 2 gezeigten Aufbau vor.To solve the above-mentioned problems, the applicant of the present invention proposed a semiconductor module with the structure shown in FIG. 2.

Bei dem in Fig. 2 gezeigten Halbleitermodul ist die leitende Platte auf dem isolierten Substrat 2 angebracht, wobei sie eine Drain-Elektrode 12 auf einer Seite und die Source-Elektrode 5 auf der anderen Seite aufweist. Auf der Drain-Elektrode 12 ist die Gate-Elektrode 6 über eine isolierende Platte (isolierende Schicht) 13 angebracht.In the semiconductor module shown in FIG. 2, the conductive plate is mounted on the insulated substrate 2 , having a drain electrode 12 on one side and the source electrode 5 on the other side. The gate electrode 6 is attached to the drain electrode 12 via an insulating plate (insulating layer) 13 .

Ferner ist die Drain-Elektrode 12 mit der leitenden Platte 3 über eine Vielzahl von Drähten 14 verbunden, die in vorbestimmten Abständen voneinander entlang der Anordnung der Halbleitervorrichtungen 4 gleich angeordnet sind. Somit ist die Drain-Elektrode 12 mit jeder der Halbleitervorrichtungen 4 gemeinsam über die Drähte 14 und die isolierende Platte 13 verbunden.Furthermore, the drain electrode 12 is connected to the conductive plate 3 via a plurality of wires 14 , which are arranged at predetermined distances from one another along the arrangement of the semiconductor devices 4 . Thus, the drain electrode 12 is connected to each of the semiconductor devices 4 collectively via the wires 14 and the insulating plate 13 .

Zusätzlich sind zwei Drain-Anschlüsse 9 von der Drain- Elektrode 12 herausgeführt, und zwei Source-Anschlüsse 10 sind von der Source-Elektrode 5 herausgeführt. Diese Drain-Anschlüsse 9 und Source-Anschlüsse 10 sind auf jeder Seite der leitenden Platte 3 bereitgestellt.In addition, two drain connections 9 are led out from the drain electrode 12 , and two source connections 10 are led out from the source electrode 5 . These drain terminals 9 and source terminals 10 are provided on each side of the conductive plate 3 .

Bei der vorstehend beschriebenen Konfiguration sind die Drain-Elektrode 12 und die leitende Platte 3 über die Drähte 14 verbunden, die in vorbestimmten Abständen entlang der Anordnung der Halbleitervorrichtungen 4 angeordnet sind. Daher sind die Drain-Elektrode 12 und die isolierende Platte 13 dem Aufbau äquivalent, bei dem sie unmittelbar an ihren Seiten verbunden sind (die Ebene entlang der vorstehend angeführten Anordnungsrichtung). Daher fließt der Hauptstrom im Wesentlichen direkt von der Drain-Elektrode 12 zu jeder der Halbleitervorrichtungen 4 über die leitende Platte 3 und sodann zu der Source-Elektrode 5. Da der Drain-Anschluss 9 und der Source-Anschluss 10 einander gegenüberliegen, fließt der Hauptstrom im Wesentlichen direkt von dem Drain-Anschluss 9 zu dem Source-Anschluss 10 über den kürzesten Weg. In the configuration described above, the drain electrode 12 and the conductive plate 3 are connected via the wires 14 which are arranged at predetermined intervals along the arrangement of the semiconductor devices 4 . Therefore, the drain electrode 12 and the insulating plate 13 are equivalent to the structure in which they are directly connected on their sides (the plane along the above arrangement direction). Therefore, the main current flows substantially directly from the drain electrode 12 to each of the semiconductor devices 4 via the conductive plate 3 and then to the source electrode 5 . Since the drain connection 9 and the source connection 10 lie opposite one another, the main current flows essentially directly from the drain connection 9 to the source connection 10 via the shortest path.

Da der Strompfad des Hauptstroms im Wesentlichen gerade von dem Drain-Anschluss 9 zu dem Source-Anschluss 10 fließt, kann somit die Länge des Strompfads die kürzestmögliche sein. Folglich kann die Induktivität reduziert und die Stoßspannung unterdrückt werden, wodurch die Zuverlässigkeit des gesamten Moduls verbessert wird.Thus, since the current path of the main current flows essentially straight from the drain connection 9 to the source connection 10 , the length of the current path can be the shortest possible. As a result, the inductance can be reduced and the surge voltage can be suppressed, thereby improving the reliability of the entire module.

Da die Länge des Strompfads in dem Modul ungeachtet der Lage jeder Halbleitervorrichtung 4 nivelliert werden kann, kann der Leiterbahnwiderstand über jeden Strompfad nivelliert werden. Es ergibt sich, dass der Strom nicht übermäßig durch lediglich einen Teil der Halbleitervorrichtungen fließt, wodurch der Wert des Hauptstroms nivelliert und der Maximalstrom durch das gesamte Modul erhöht wird.Since the length of the current path in the module can be leveled regardless of the location of each semiconductor device 4 , the conductor resistance can be leveled across each current path. As a result, the current does not flow excessively through only a part of the semiconductor devices, thereby leveling the value of the main current and increasing the maximum current through the entire module.

Da die Drain-Elektrode 12 nicht unmittelbar mit der leitenden Platte 3, sondern indirekt durch den Draht 14 verbunden ist, können zudem die bekannten Brüche wirksam verhindert werden, obwohl sich die Halbleitervorrichtungen 4 wiederholt durch Wärme ausdehnen und zusammenziehen.In addition, since the drain electrode 12 is not directly connected to the conductive plate 3 but indirectly through the wire 14 , the known breaks can be effectively prevented, although the semiconductor devices 4 repeatedly expand and contract by heat.

Somit können mit dem in Fig. 2 gezeigten Halbleitermodul die vorstehend angeführten Probleme mit dem in Fig. 1 gezeigten, bekannten Halbleitermodul wirksam gelöst werden.Thus, with the semiconductor module shown in FIG. 2, the problems mentioned above can be effectively solved with the known semiconductor module shown in FIG. 1.

Bei der Konfiguration, bei der die Ansteuerungsgateelektrode 6 auf der Drain-Elektrode 12 angebracht ist, benötigt jedoch die Drain-Elektrode 12 Raum für die Gate-Elektrode 6 und den Draht 14 zur Verbindung, wie es in Fig. 3 deutlich gezeigt ist, wobei eine vergrößerte Schnittansicht entlang der Linie B-B aus Fig. 2 gezeigt ist. Aus diesem Grund ist die Breite W1 der Drain-Elektrode 12 notwendigerweise groß, wodurch die Verwirklichung eines kleineren Gerätes verhindert wird.In the configuration in which the control gate electrode 6 is mounted on the drain electrode 12, however, the drain electrode 12 requires space for the gate electrode 6 and the wire 14 for connection, as is clearly shown in Fig. 3 wherein an enlarged sectional view along the line BB of Fig. 2 is shown. For this reason, the width W1 of the drain electrode 12 is necessarily large, thereby preventing a smaller device from being realized.

Demzufolge liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein kleineres Halbleitergerät bereitzustellen, welches die vorstehenden Probleme aus dem Stand der Technik (erhöhte Stoßspannung, unausgewogener Strom, Brüche und ähnliches) erfolgreich löst.Accordingly, the object of the present invention is to achieve to provide a smaller semiconductor device which addresses the above problems from the prior art Technology (increased surge voltage, unbalanced current, Breaks and the like) successfully resolves.

Erfindungsgemäß wird die vorstehende Aufgabe durch den nachstehend beschriebenen Aufbau gelöst.According to the invention, the above object is achieved by the Structure described below solved.

Das erfindungsgemäße Halbleitergerät beinhaltet nämlich:
eine Vielzahl von Halbleitervorrichtungen, die auf einer oder mehr Anordnungen auf einem Substrat angebracht ist;
eine Hauptstromelektrode, die entlang der/den Anordnung(en) der Halbleitervorrichtungen angebracht und gemeinsam mit jeder aus der Vielzahl von Halbleitervorrichtungen über das Substrat verbunden ist, indem sie mit dem Substrat über eine Vielzahl von Drähten verbunden ist;
eine isolierende Basis, die auf der Hauptstromelektrode angebracht ist, und
einen Verbindungsbereich, der die Hauptstromelektrode verbindenden Drähte bedeckt,
und eine Ansteuerungselektrode, die auf der Basis angebracht und gemeinsam mit jeder der Halbleitervorrichtungen verbunden ist.The semiconductor device according to the invention includes:
a plurality of semiconductor devices mounted on one or more devices on a substrate;
a main current electrode attached along the array (s) of semiconductor devices and connected in common to each of the plurality of semiconductor devices via the substrate by being connected to the substrate via a plurality of wires;
an insulating base attached to the main current electrode, and
a connection area covering wires connecting the main current electrode,
and a drive electrode mounted on the base and connected in common to each of the semiconductor devices.

Das Substrat kann eine leitende Platte oder eine auf dem isolierenden Substrat aufgebrachte, leitende Schicht sein. Es ist jedoch offensichtlich, dass andere Konfigurationen akzeptiert werden können, wenn lediglich der Pfad des von der Hauptstromelektrode zu jeder der Halbleitervorrichtungen fließenden Hauptstroms bereitgestellt werden kann.The substrate can be a conductive plate or one on top of it insulating substrate applied, conductive layer. However, it is obvious that other configurations can be accepted if only the path of the from the main current electrode to each of the  Semiconductor devices flowing main current can be provided.

Die vorstehend angeführte Hauptstromelektrode ist eine Drain-Elektrode oder eine Source-Elektrode, wenn die Halbleitervorrichtung beispielsweise ein MOSFET ist. Sie kann ebenso eine Kollektorelektrode oder eine Emitterelektrode sein, wenn die Halbleitervorrichtung beispielsweise ein Bipolartransistor ist. Die Hauptstromelektrode ist mit jeder Halbleitervorrichtung über das Substrat indirekt verbunden, d. h. mit dem Substrat über einen Draht zur Ausbildung eines Strompfads des von der Hauptstromelektrode zu jeder Halbleitervorrichtung über den Draht und das Substrat fließenden Hauptstroms verbunden.The main current electrode mentioned above is one Drain electrode or a source electrode if that Semiconductor device is a MOSFET, for example. she can also be a collector electrode or a Be emitter electrode when the semiconductor device for example a bipolar transistor. The Main current electrode is with every semiconductor device indirectly connected via the substrate, d. H. with the Substrate over a wire to form a current path from the main current electrode to everyone Semiconductor device over the wire and the substrate flowing main stream connected.

Ferner ist die vorstehend angeführte Ansteuerungselektrode eine Gate-Elektrode, wenn die Halbleitervorrichtung beispielsweise ein MOSFET ist. Sie kann ebenso eine Basiselektrode sein, wenn die Halbleitervorrichtung beispielsweise ein Bipolartransistor ist. Unter der Annahme, dass ein MOSFET als Halbleitervorrichtung verwendet wird, wird die Ansteuerungsspannung normalerweise an die Gate-Elektrode und die Source-Elektrode angelegt. Daher kann zusätzlich zu der Source-Elektrode eine Ansteuerungssourceelektrode für den Hauptstrom bereitgestellt werden. Dabei kann die Ansteuerungssourceelektrode ebenso als die vorstehend angeführte Ansteuerungselektrode betrachtet werden.Furthermore, the above is Drive electrode a gate electrode if the Semiconductor device is a MOSFET, for example. she can also be a base electrode if the Semiconductor device, for example Is bipolar transistor. Assuming that a MOSFET is used as the semiconductor device, the Drive voltage normally to the gate electrode and applied the source electrode. Therefore, in addition a drive source electrode to the source electrode be provided for the main stream. The Drive source electrode as well as that above drive electrode mentioned are considered.

Die isolierende Basis zeichnet nicht notwendigerweise einen isolierenden Werkstoff, sondern kann nur dann akzeptiert werden, falls sie die Hauptstromelektrode von der Ansteuerungselektrode isoliert. Eine isolierende Basis kann beispielsweise durch die Bereitstellung einer isolierenden Schicht auf oder unter einer Basis für die Isolation der Hauptstromelektrode von der Ansteuerungselektrode erhalten werden.The insulating base does not necessarily draw an insulating material, but only then are accepted if they are the main current electrode of the drive electrode isolated. An isolating one For example, by providing a base  insulating layer on or under a base for the Isolation of the main current electrode from the Drive electrode can be obtained.

Erfindungsgemäß wird die Hauptstromelektrode entlang der Anordnung von Halbleitervorrichtungen bereitgestellt, und das Substrat ist mit der Hauptstromelektrode über eine Vielzahl von entlang der Anordnung von Halbleitervorrichtungen angeordneten Drähten verbunden. Die Vielzahl von Drähten sind wünschenswerterweise entlang der Anordnung von Halbleitervorrichtungen gleich angeordnet, aber sie sind nicht auf diese Anordnung beschränkt.According to the main current electrode along the Arrangement of semiconductor devices provided, and the substrate is connected to the main current electrode Variety of along the array of Arranged semiconductor devices arranged wires. The variety of wires are desirable along the array of semiconductor devices the same arranged, but they are not on this arrangement limited.

Bei der vorstehend beschriebenen Konfiguration ist die Hauptstromelektrode tatsächlich indirekt durch eine Vielzahl von Drähten mit dem Substrat verbunden. Da die Vielzahl von Drähten entlang der Anordnung der Halbleitervorrichtungen angeordnet sind, ist jedoch die Hauptstromelektrode mit dem Substrat praktisch auf deren Seiten verbunden (Ebenen entlang der Anordnung der Halbleitervorrichtungen). Daher fließt der Hauptstrom im Wesentlichen direkt von der Hauptstromelektrode zu jeder Halbleitervorrichtung durch das Substrat.In the configuration described above, the Main current electrode actually indirectly through a Variety of wires connected to the substrate. Since the Variety of wires along the arrangement of the Semiconductor devices are arranged, however, is the Main current electrode with the substrate practically on their Connected sides (levels along the arrangement of the Semiconductor devices). Therefore, the main stream flows in the Essentially directly from the main current electrode to everyone Semiconductor device through the substrate.

Da der Strompfad des Hauptstroms im Wesentlichen direkt von der Hauptstromelektrode ungeachtet der Lage von jeder Halbleitervorrichtung ausgebildet ist, kann somit der Strompfad der kürzestmögliche und nivelliert sein. Folglich kann die Induktivität reduziert und die Stoßspannung unterdrückt werden, wodurch der durch jede Halbleitervorrichtung fließende Hauptstrom nivelliert sowie der Maximalstrom in dem gesamten Halbleitergerät (Halbleitermodul) erhöht wird. Because the main current path is essentially direct from the main current electrode regardless of the location of each Semiconductor device is formed, the Current path to be the shortest possible and leveled. Consequently, the inductance can be reduced and the Surge voltage can be suppressed, which means that each Main current flowing semiconductor device leveled as well as the maximum current in the entire semiconductor device (Semiconductor module) is increased.  

Ferner ist die Hauptstromelektrode nicht tatsächlich direkt mit dem Substrat sondern über Drähte indirekt verbunden, wodurch die Erzeugung von Brüchen in den Verbindungsabschnitten aufgrund der Ausdehnung und Zusammenziehung der Halbleitervorrichtungen unterdrückt wird.Furthermore, the main current electrode is not actual directly with the substrate but indirectly via wires connected, causing the generation of fractions in the Connection sections due to the expansion and Contraction of the semiconductor devices suppressed becomes.

Weiterhin ist eine isolierende Basis auf der Hauptstromelektrode angebracht, und die Basis bedeckt den Verbindungsbereich zwischen der Hauptstromelektrode und dem Draht. Die Ansteuerungselektrode ist auf der Basis mit dem vorstehend beschriebenen Aufbau angebracht.There is also an insulating base on the Main current electrode attached, and the base covers the Connection area between the main current electrode and the wire. The drive electrode is based attached with the structure described above.

Bei der vorstehend beschriebenen Konfiguration kann der Anbringungsbereich der Ansteuerungselektrode auf der isolierenden Basis nahe bei den Halbleitervorrichtungen an der Stelle zur Bedeckung der Drähte über dem Verbindungsbereich eingestellt werden (d. h. derart, dass der Anbringungsbereich den Verbindungsbereich der Drähte überlappen kann).With the configuration described above, the Mounting area of the drive electrode on the insulating base close to the semiconductor devices at the place to cover the wires over the Connection range can be set (i.e. such that the attachment area the connection area of the wires can overlap).

Als Ergebnis von einer näher bei den Halbleitervorrichtungen eingestellten Ansteuerungselektrode kann die Breite der Hauptstromelektrode kleiner ausfallen, wodurch ein kleineres Gerät verwirklicht wird. Zudem kann dadurch der die Ansteuerungselektrode mit jeder Halbleitervorrichtung verbindende Draht kleiner ausgeführt werden, und die in dem Draht erzeugte Induktivität kann reduziert werden.As a result of one closer to the Semiconductor devices set Drive electrode can be the width of the Main current electrode turn out smaller, resulting in a smaller device is realized. In addition, the the drive electrode with each semiconductor device connecting wire run smaller, and the in inductance generated on the wire can be reduced.

Verschiedene Aufbauarten der Basis können entworfen werden. Es ist beispielsweise wünschenswert, dass die Seite der Halbleitervorrichtungen abgeschrägt ist und dass die abgeschrägte Oberfläche den Verbindungsbereich bedeckt.Different types of construction of the base can be designed become. For example, it is desirable that the Side of the semiconductor devices is chamfered and that the beveled surface the connection area covered.

Die Erfindung wird nachstehend unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben. Es zeigen:The invention is described below with reference to the enclosed drawing described in more detail. Show it:

Fig. 1 eine Draufsicht des bekannten Leistungshalbleitermoduls; FIG. 1 is a plan view of the conventional power semiconductor module;

Fig. 2 eine Draufsicht des Leistungshalbleitermoduls nach der Lösung der Probleme des bekannten Leistungshalbleitermoduls; Fig. 2 is a plan view of the power semiconductor module according to the solution of the problems of the known power semiconductor module;

Fig. 3 eine vergrößerte Schnittansicht entlang der Linie B-B aus Fig. 2; FIG. 3 is an enlarged sectional view along the line BB from FIG. 2;

Fig. 4 eine Draufsicht des Leistungshalbleitermoduls gemäß einem Ausführungsbeispiel der Erfindung; Fig. 4 is a plan view of the power semiconductor module according to an embodiment of the invention;

Fig. 5 eine vergrößerte Schnittansicht entlang der Linie C-C aus Fig. 4, und Fig. 5 is an enlarged sectional view along the line CC of Fig. 4, and

Fig. 6 eine vergrößerte Schnittansicht einer Abwandlung der isolierenden Grundplatte 27. Fig. 6 is an enlarged sectional view of a modification of the insulating base plate 27.

(Erfindungsgemäßes Ausführungsbeispiel)(Embodiment according to the invention)

Bei dem in Fig. 4 gezeigten Halbleitermodul für elektrische Leistung gemäß einem Ausführungsbeispiel der Erfindung ist ein einen keramischen Isolator oder ähnliches aufweisendes, isolierendes Substrat 22 auf einer Grundplatte 21 zur Fixierung wie bei der Konfiguration der in Fig. 1 gezeigten bekannten Vorrichtung angebracht. Auf dem isolierenden Substrat 22 ist eine Vielzahl von (gemäß Fig. 4 vier) Halbleitervorrichtungen (Halbleiterchips) 24 in einer Anordnung durch eine leitende Platte (leitende Schicht) 23 aus einem leitenden Werkstoff, wie etwa Kupfer oder ähnlichem, angebracht.In the semiconductor module for electrical power shown in FIG. 4 according to an exemplary embodiment of the invention, an insulating substrate 22 having a ceramic insulator or similar is attached to a base plate 21 for fixing as in the configuration of the known device shown in FIG. 1. On the insulating substrate 22 , a plurality of (four in FIG. 4) semiconductor devices (semiconductor chips) 24 are arranged in an arrangement by a conductive plate (conductive layer) 23 made of a conductive material such as copper or the like.

Dabei ist die Halbleitervorrichtung 24 beispielsweise ein MOSFET mit einer Source-Elektrode und einer Gate- Elektrode auf der Oberseite sowie einer Drain-Elektrode auf der Unterseite. Die leitende Platte 23 ist mit der Drain-Elektrode jeder Halbleitervorrichtung 24 gemeinsam elektrisch verbunden, indem die Halbleitervorrichtung 24 unmittelbar darauf angebracht ist.The semiconductor device 24 is, for example, a MOSFET with a source electrode and a gate electrode on the upper side and a drain electrode on the lower side. The conductive plate 23 is commonly electrically connected to the drain of each semiconductor device 24 by mounting the semiconductor device 24 directly thereon.

Auf dem isolierenden Substrat 22 sind eine Source- Elektrode 25 und eine Drain-Elektrode 26 des gesamten Moduls jeweils entlang der Anordnung von Halbleitervorrichtungen 24 und auf jeder Seite der leitenden Platte 23 angebracht, auf der die Halbleitervorrichtungen 24 angebracht sind. Zudem ist auf der Drain-Elektrode 26 die einzigartige isolierende Basis 27 angebracht, und eine Gate-Elektrode 28 des gesamten Moduls ist auf der isolierenden Basis 27 angebracht. Diese Elektroden sind aus leitenden Werkstoffen, wie etwa Kupfer oder ähnlichem, ausgebildet. Die isolierende Basis 27 wird nachstehend näher beschrieben.A source electrode 25 and a drain electrode 26 of the entire module are mounted on the insulating substrate 22 , respectively, along the arrangement of semiconductor devices 24 and on each side of the conductive plate 23 on which the semiconductor devices 24 are mounted. In addition, the unique insulating base 27 is mounted on the drain electrode 26 , and a gate electrode 28 of the entire module is mounted on the insulating base 27 . These electrodes are made of conductive materials such as copper or the like. The insulating base 27 is described in more detail below.

Die Source-Elektrode 25 ist mit der Source-Elektrode jeder Halbleitervorrichtung 24 gemeinsam durch einen Draht (Bonddraht) 29 elektrisch verbunden. Die Gate- Elektrode 28 ist mit der Gate-Elektrode jeder Halbleitervorrichtung 24 gemeinsam durch einen ähnlichen Draht 30 elektrisch verbunden.The source electrode 25 is electrically connected to the source electrode of each semiconductor device 24 together by a wire (bond wire) 29 . The gate electrode 28 is electrically connected to the gate electrode of each semiconductor device 24 through a similar wire 30 .

Die Drain-Elektrode 26 ist mit der leitenden Platte 23 durch eine Vielzahl von Drähten 31 verbunden, die in vorbestimmten Abständen entlang der Anordnung der Halbleitervorrichtungen 24 gleich angeordnet sind. Somit ist die Drain-Elektrode 26 mit jeder Halbleitervorrichtung 24 durch den Draht 31 und die leitende Platte 23 gemeinsam verbunden. Die Länge von jedem Draht 31 ist so kurz wie möglich eingestellt, aber lange genug, damit die leitende Platte 23 mit der Drain- Elektrode 26 verbunden ist. Dies bedeutet, dass die leitende Platte 23 mit der Drain-Elektrode 26 (hinsichtlich der Draufsicht) auf geradem Weg bei kürzestmöglichem Abstand verbunden ist.The drain electrode 26 is connected to the conductive plate 23 by a plurality of wires 31 , which are equally arranged at predetermined intervals along the arrangement of the semiconductor devices 24 . Thus, the drain electrode 26 is connected to each semiconductor device 24 through the wire 31 and the conductive plate 23 . The length of each wire 31 is set as short as possible, but long enough for the conductive plate 23 to be connected to the drain electrode 26 . This means that the conductive plate 23 is connected to the drain electrode 26 (in terms of the plan view) in a straight path with the shortest possible distance.

Zwei Drain-Anschlüsse 32 sind von der Drain-Elektrode 26 aus dem Modul herausgeführt. Zwei Source-Anschlüsse 33 sind von der Source-Elektrode 25 herausgeführt. Der Drain-Anschluss 32 und der Source-Anschluss 33 sind auf jeder Seite der leitenden Platte 23 als Anbringungsbereich der Halbleitervorrichtung 24 einander gegenüberliegend angeordnet. Ein Gate-Anschluss 34 ist von der Gate-Elektrode 28 nach außen geführt.Two drain connections 32 are led out of the module by the drain electrode 26 . Two source connections 33 are led out from the source electrode 25 . The drain 32 and the source 33 are arranged on each side of the conductive plate 23 as an attachment area of the semiconductor device 24 opposite to each other. A gate connection 34 is led to the outside from the gate electrode 28 .

Obwohl es in der beigefügten Zeichnung nicht gezeigt ist, wird das gesamte Modul normalerweise in ein Kunstharzgehäuse gesteckt, und der Raum in dem Gehäuse wird mit Gel oder Epoxidharz oder ähnlichem gefüllt. Der vorstehend angeführte Außenanschluss (Drain-Anschluss 32, Source-Anschluss 33 sowie Gate-Anschluss 34) ist gemäß Fig. 1 in einer zweidimensionalen Anordnung verlegt, wird aber auf der Oberseite oder der Seite des Gehäuses geeignet gebogen und freigelegt.Although not shown in the accompanying drawing, the entire module is normally plugged into a synthetic resin housing and the space in the housing is filled with gel or epoxy resin or the like. The external connection mentioned above (drain connection 32 , source connection 33 and gate connection 34 ) is laid in a two-dimensional arrangement according to FIG. 1, but is suitably bent and exposed on the top or the side of the housing.

Die isolierende Basis 27 wird nachstehend unter Bezugnahme auf Fig. 5 näher beschrieben, wobei eine vergrößerte Schnittansicht entlang der Linie C-C aus Fig. 4 gezeigt ist.The insulating base 27 will be described below with reference to FIG. 5, showing an enlarged sectional view along the line CC of FIG. 4.

Die isolierende Basis 27 ist eine dicke, isolierende Platte aus Plastik oder ähnlichem und auf der oberen Oberfläche flach, wobei die Seite abgeschrägt und der Halbleitervorrichtung 24 zugewandt ist. Die abgeschrägte Seite bedeckt den Verbindungsbereich des Drahtes 31. Unter Verwendung der abgeschrägten Seite kann die Störung zwischen der isolierenden Basis 27 und dem Draht 31 unterdrückt werden, obwohl die isolierende Basis 27 exakt nah bei der Halbleitervorrichtung 24 platziert ist. Dabei können die Dicke der isolierenden Basis 27, der Winkel der Schrägung usw. angemessen in einem Bereich eingestellt werden, bei dem die Störung mit dem Draht 31 vermieden werden kann.The insulating base 27 is a thick, insulating plate made of plastic or the like and is flat on the upper surface with the side beveled and facing the semiconductor device 24 . The tapered side covers the connection area of the wire 31 . Using the tapered side, the interference between the insulating base 27 and the wire 31 can be suppressed even though the insulating base 27 is placed exactly close to the semiconductor device 24 . At this time, the thickness of the insulating base 27 , the angle of the slope, etc. can be appropriately set in a range where the interference with the wire 31 can be avoided.

Sodann wird auf der isolierenden Basis 27 die Gate- Elektrode 28 so nahe wie möglich an der Halbleitervorrichtung 24 angeordnet, so dass die Gate- Elektrode 28 den Verbindungsbereich des Drahtes 31 bedecken kann. Dieser Vorgang kann durch die in Fig. 4 gezeigte Draufsicht überprüft werden. Der Anbringungsbereich der Gate-Elektrode 28 überlappt nämlich den Verbindungsbereich des Drahtes 31.Then, on the insulating base 27, the gate electrode 28 is placed as close as possible to the semiconductor device 24 so that the gate electrode 28 can cover the connection area of the wire 31 . This process can be checked by the top view shown in FIG. 4. That is, the attachment area of the gate electrode 28 overlaps the connection area of the wire 31 .

Zur Erzeugung des Halbleitermoduls mit der vorstehend beschriebenen, isolierenden Basis 27 wird die Drain- Elektrode 26 mit der leitenden Platte 23 über den Draht 31 verbunden. Nachdem die isolierende Basis 27 an einer vorbestimmten Stelle auf der Drain-Elektrode 26 unter Verwendung von beispielsweise wärmehärtenden Siliziumklebstoffen oder ähnlichem fixiert wurde, wird dann die Gate-Elektrode 28 angebracht, und der Draht 30 wird verbunden.To produce the semiconductor module with the insulating base 27 described above, the drain electrode 26 is connected to the conductive plate 23 via the wire 31 . Then, after the insulating base 27 is fixed at a predetermined position on the drain electrode 26 using, for example, thermosetting silicon adhesives or the like, the gate electrode 28 is attached and the wire 30 is connected.

Zur Einstellung der isolierenden Basis 27 an einer vorbestimmten Stelle auf der Drain-Elektrode 26 können verschiedene Verfahren verwendet werden. Die Unterseite der isolierenden Basis 27 und die obere Oberfläche der Drain-Elektrode 26 werden beispielsweise zur Kopplung konvex und konkav ausgebildet, wodurch die isolierende Basis 27 mit Leichtigkeit positioniert werden kann.Various methods can be used to set the insulating base 27 at a predetermined location on the drain electrode 26 . The underside of the insulating base 27 and the upper surface of the drain electrode 26 are formed convex and concave for coupling, for example, whereby the insulating base 27 can be positioned with ease.

Das Halbleitermodul mit dem vorstehend angeführten Aufbau umfasst eine Vielzahl von zwischen dem Drain-Anschluss 32 und dem Source-Anschluss 33 parallel geschalteten Halbleitervorrichtungen 24. Daher kann prinzipiell der zwischen dem Drain-Anschluss 32 und dem Source-Anschluss 33 fließende Hauptstrom durch das Anlegen einer Steuerspannung zwischen dem Gate-Anschluss 34 und dem Source-Anschluss 33 gesteuert werden, wodurch alle Halbleiterschaltungen 24 gleichzeitig an- oder ausgeschaltet werden.The semiconductor module with the above construction comprises a plurality of semiconductor devices 24 connected in parallel between the drain connection 32 and the source connection 33 . Therefore, the are simultaneously turned on or off between the drain 32 and the source terminal 33 main current flowing through the application of a control voltage between the gate terminal 34 and the source terminal are controlled 33, whereby all of semiconductor circuits 24 in principle.

Erfindungsgemäß können viele Probleme bei dem in Fig. 1 gezeigten, bekannten Halbleitermodul wirksam gelöst werden, wie bei dem in Fig. 2 gezeigten Halbleitermodul.According to the invention, many problems can be effectively solved in the known semiconductor module shown in FIG. 1, as in the semiconductor module shown in FIG. 2.

Da der Strompfad des Hauptstromes von dem Drain-Anschluss 32 zu dem Source-Anschluss 33 im Wesentlichen direkt ausgebildet werden kann, kann nämlich der Strompfad beträchtlich kürzer und vollständig nivelliert sein. Folglich kann die Induktivität reduziert und die Stoßspannung unterdrückt werden, wodurch der Wert des Hauptstroms durch jede Halbleitervorrichtung 24 nivelliert und der Maximalstrom in dem gesamten Modul erhöht wird.Namely, since the current path of the main current from the drain connection 32 to the source connection 33 can be formed essentially directly, the current path can be considerably shorter and completely leveled. As a result, the inductance can be reduced and the surge voltage suppressed, thereby leveling the value of the main current through each semiconductor device 24 and increasing the maximum current in the entire module.

Da die Drain-Elektrode 26 mit der leitenden Platte 23 über den Draht 31 indirekt verbunden ist, können zudem die bekannten Brüche unterdrückt werden, obwohl die Halbleitervorrichtung 24 sich wiederholt durch Wärme ausdehnt und zusammenzieht. In addition, since the drain electrode 26 is indirectly connected to the conductive plate 23 via the wire 31 , the known breaks can be suppressed even though the semiconductor device 24 repeatedly expands and contracts by heat.

Zusätzlich kann durch Verwendung der einzigartig isolierenden Basis 27 erfindungsgemäß die Gate-Elektrode 28 so nahe wie möglich an die Halbleitervorrichtung 24 zur Bedeckung des Verbindungsbereichs des Drahtes 31 eingestellt werden. Dies reduziert die (in Fig. 5 gezeigte) Breite W2 der Drain-Elektrode 26. Dies ist aus einem Vergleich mit der Breite W1 der in Fig. 3 gezeigten Drain-Elektrode 12 klar. Somit kann das gesamte Modul bedeutend kleiner ausgebildet werden.In addition, according to the present invention, by using the unique insulating base 27, the gate electrode 28 can be set as close as possible to the semiconductor device 24 to cover the connection area of the wire 31 . This reduces the width W2 of the drain electrode 26 (shown in FIG. 5). This is clear from a comparison with the width W1 of the drain electrode 12 shown in FIG. 3. The entire module can thus be made significantly smaller.

Da die Gate-Elektrode 28 nahe bei der Halbleitervorrichtung 24 ausgebildet wird, kann ferner der Draht 30 kürzer sein, wodurch die Induktivität des Drahtes 30 erfolgreich reduziert wird.Further, since the gate electrode 28 is formed close to the semiconductor device 24 , the wire 30 can be shorter, thereby successfully reducing the inductance of the wire 30 .

(Weitere Ausführungsbeispiele)(Further exemplary embodiments)

Die Erfindung ist nicht auf das vorstehend beschriebene Ausführungsbeispiel beschränkt, sondern kann innerhalb des durch die Patentansprüche definierten Bereichs viele Abwandlungen aufweisen. Es kann beispielsweise eine der nachstehenden Konfigurationen zur Anwendung kommen.The invention is not based on the above Embodiment limited, but can be within many of the range defined by the claims Show modifications. For example, one of the the following configurations are used.

1. Bei dem vorstehend beschriebenen Ausführungsbeispiel ist eine Seite der isolierenden Basis 27 abgeschrägt, aber die Gestalt der abgeschrägten Seite kann verändert werden, so lange sie nicht den Draht 31 stört. Beispielsweise kann gemäß Fig. 6 die isolierende Basis 27 in einem rechten Winkel geschnitten werden oder mit einer Kurve entlang der Kurve des Drahtes 31, wie es durch die strichpunktierte Linie aus Fig. 6 gezeigt ist.1. In the embodiment described above, one side of the insulating base 27 is chamfered, but the shape of the chamfered side can be changed as long as it does not interfere with the wire 31 . For example, according to FIG. 6, the insulating base 27 can be cut at a right angle or with a curve along the curve of the wire 31 , as shown by the dash-dotted line from FIG. 6.

2. Die isolierende Basis 27 ist nicht notwendigerweise aus einem einzigen isolierenden Werkstoff ausgebildet, sondern kann durch Kombination einer Vielzahl von Werkstoffen erzeugt werden. Anstelle der kompletten Verwendung eines isolierenden Werkstoffs kann beispielsweise lediglich ein oberer oder unterer Bereich aus einer isolierenden Platte oder Schicht ausgebildet sein, und ein größerer Teil der isolierenden Basis 27 kann aus einem leitenden Werkstoff wie etwa einem Metall oder ähnlichem ausgebildet sein. In Anbetracht des Problems der Störung der Drähte usw. ist es offensichtlich, dass die gesamte Struktur aus einem isolierenden Werkstoff ausgebildet ist.2. The insulating base 27 is not necessarily formed from a single insulating material, but can be produced by combining a large number of materials. For example, instead of completely using an insulating material, only an upper or lower region may be formed from an insulating plate or layer, and a larger part of the insulating base 27 may be formed from a conductive material such as a metal or the like. In view of the problem of wire disturbance, etc., it is obvious that the whole structure is made of an insulating material.

3. Bei dem vorstehend beschriebenen Ausführungsbeispiel ist die die Drain-Elektrode 26 mit der leitenden Platte 23 verbindende Vielzahl von Drähten 31 in vorbestimmten Abständen angeordnet. Diese müssen jedoch nicht notwendigerweise in vorbestimmten Abständen angeordnet sein, sondern können auch mit verschiedenen Abständen angeordnet sein.3. In the embodiment described above, the plurality of wires 31 connecting the drain electrode 26 to the conductive plate 23 are arranged at predetermined intervals. However, these need not necessarily be arranged at predetermined intervals, but can also be arranged at different intervals.

4. Bei dem vorstehend beschriebenen Ausführungsbeispiel werden zwei Drain-Anschlüsse 32 und zwei Source- Anschlüsse 33 verwendet, aber ein einziger Drain- Anschluss 32 und ein einziger Source-Anschluss 33 können mit akzeptabler Wirkung zur Nivellierung des Strompfads verwendet werden. Jeweils 3 oder mehr Einheiten sind auch akzeptabel.4. In the embodiment described above, two drain connections 32 and two source connections 33 are used, but a single drain connection 32 and a single source connection 33 can be used with an acceptable effect for leveling the current path. 3 or more units are also acceptable.

5. Bei dem vorstehend angeführten Ausführungsbeispiel sind eine Vielzahl von Halbleitervorrichtungen 24 als Beispiel in einer Anordnung angeordnet. Dies bedeutet, dass erfindungsgemäß 2 oder mehr Anordnungen der Vorrichtungen verwendet werden können.5. In the above embodiment, a plurality of semiconductor devices 24 are arranged in one arrangement as an example. This means that 2 or more arrangements of the devices can be used according to the invention.

6. Der Aufbau des Substrats, auf dem Halbleitervorrichtungen angebracht werden, ist nicht auf die in der beigefügten Zeichnung gezeigte Konfiguration beschränkt. Gemäß Fig. 4 ist nämlich die leitende Platte 23 auf dem isolierenden Substrat 22 angebracht, und die Halbleitervorrichtung 24 ist auf der leitenden Platte 23 angebracht. Erfindungsgemäß können jedoch die Halbleitervorrichtungen ebenfalls auf einem leitenden Substrat angebracht werden. Wenn ein derartiges, leitendes Substrat verwendet wird, können die Drain-Elektrode und die Source-Elektrode auf dem Substrat durch eine isolierende Schicht angebracht werden. Ferner ist eine Anbringung der Halbleitervorrichtungen und aller Elektroden auf einem Substrat nicht nötig. Die Halbleitervorrichtungen und jede Elektrode können nämlich auf verschiedenen Substraten oder Grundlagen angebracht werden und sodann in ein Gehäuse eingebaut werden.6. The structure of the substrate on which semiconductor devices are mounted is not limited to the configuration shown in the accompanying drawing. That is, according to FIG. 4, the conductive plate 23 is mounted on the insulating substrate 22 , and the semiconductor device 24 is mounted on the conductive plate 23 . According to the invention, however, the semiconductor devices can also be attached to a conductive substrate. If such a conductive substrate is used, the drain electrode and the source electrode can be attached to the substrate by an insulating layer. Furthermore, it is not necessary to mount the semiconductor devices and all electrodes on a substrate. This is because the semiconductor devices and each electrode can be mounted on various substrates or bases and then installed in a housing.

7. Als äußerer Ansteuerungsanschluss wird nicht nur der Gate-Anschluss nach außen geführt, sondern auch ein Source-Ansteuerungsanschluss kann von dem Source- Anschluss 31 verzweigt und nahe bei dem Gate-Anschluss angeordnet werden. Andernfalls kann eine Source- Ansteuerungselektrode auf der isolierenden Basis 27 und nahe bei der Gate-Elektrode 28 bereitgestellt werden, und ein Gate-Anschluss und ein Source-Anschluss können von der Gate-Elektrode und der Source-Elektrode nach außen herausgeführt werden.7. As the external control connection, not only is the gate connection led outwards, but also a source control connection can be branched from the source connection 31 and arranged close to the gate connection. Otherwise, a source drive electrode may be provided on the insulating base 27 and close to the gate electrode 28 , and a gate terminal and a source terminal may be led out from the gate electrode and the source electrode.

8. Ein Halbleitermodul weist nicht nur eine Transistorfunktion auf, sondern es kann erfindungsgemäß eine Vielzahl von Transistorfunktionen in ein Halbleitermodul eingebaut werden.8. A semiconductor module does not only have one Transistor function, but it can according to the invention a variety of transistor functions in one Semiconductor module can be installed.

9. Bei der vorstehenden Beschreibung wird ein MOSFET als Halbleitervorrichtung verwendet. Die Halbleitervorrichtung kann jedoch beispielsweise ein Bipolartransistor, ein Thyristor, ein IGBT (insulated gate bipolar transistor), ein GTO (gate turn-off thyristor) oder ähnliches sein.9. In the above description, a MOSFET used as a semiconductor device. The However, the semiconductor device may be, for example  Bipolar transistor, a thyristor, an IGBT (insulated gate bipolar transistor), a GTO (gate turn-off thyristor) or the like.

Gemäß vorstehender Beschreibung kann erfindungsgemäß ein Elektrodenleiterbahnaufbau für die Verhinderung von Brüchen in dem Aufbau bereitgestellt werden, und der Strompfad des Hauptstroms kann verkürzt und nivelliert werden, wodurch die Stoßspannung reduziert, die Zuverlässigkeit des Gerätes verbessert und der Maximalstrom in dem gesamten Gerät erhöht wird.According to the above description, according to the invention, a Electrode conductor structure for the prevention of Breaks in the structure are provided, and the Main current path can be shortened and leveled which reduces the surge voltage, which Reliability of the device improved and the Maximum current in the entire device is increased.

Ferner kann durch die Verwendung einer einzigartigen isolierenden Basis die Breite der Hauptstromelektrode verkleinert werden. Folglich kann ein kleineres Gerät mit reduzierter Induktivität verwirklicht werden.Furthermore, by using a unique insulating base the width of the main current electrode be made smaller. As a result, a smaller device can be used reduced inductance can be realized.

Somit ist vorstehend ein Elektrodenleiterbahnaufbau beschrieben, der ein kleineres Halbleitergerät als Leistungshalbleitermodul mit einem kürzestmöglichen Strompfad verwirklicht. Das Halbleitergerät beinhaltet eine Vielzahl von Halbleitervorrichtungen 24, die auf einer oder mehr Anordnungen auf einem Substrat 22, 23 angebracht ist; eine Hauptstromelektrode 26, die entlang der/den Anordnung(en) der Halbleitervorrichtungen angebracht und gemeinsam mit jeder aus der Vielzahl von Halbleitervorrichtungen über das Substrat verbunden ist, indem sie mit dem Substrat über eine Vielzahl von Drähten 31 verbunden ist; eine isolierenden Basis 27, die auf der Hauptstromelektrode angebracht und einen Verbindungsbereich der die Hauptstromelektrode verbindenden Drähte bedeckt; und eine Ansteuerungselektrode 28, die auf der Basis angebracht und gemeinsam mit jeder der Halbleitervorrichtungen verbunden ist.Thus, an electrode conductor track structure is described above, which realizes a smaller semiconductor device as a power semiconductor module with a shortest possible current path. The semiconductor device includes a plurality of semiconductor devices 24 mounted on one or more devices on a substrate 22 , 23 ; a main current electrode 26 attached along the array (s) of semiconductor devices and commonly connected to each of the plurality of semiconductor devices via the substrate by connecting to the substrate via a plurality of wires 31 ; an insulating base 27 which is mounted on the main current electrode and covers a connection area of the wires connecting the main current electrode; and a drive electrode 28 mounted on the base and connected in common to each of the semiconductor devices.

Claims (9)

1. Halbleitergerät mit:
einer Vielzahl von Halbleitervorrichtungen (24), die auf einer oder mehr Anordnungen auf einem Substrat (22, 23) angebracht ist;
einer Hauptstromelektrode (26), die entlang der/den Anordnung(en) der Halbleitervorrichtungen angebracht und gemeinsam mit jeder aus der Vielzahl von Halbleitervorrichtungen über das Substrat verbunden ist, indem sie mit dem Substrat über eine Vielzahl von Drähten (31) verbunden ist;
einer isolierenden Basis (27), die auf der Hauptstromelektrode angebracht und einen Verbindungsbereich der die Hauptstromelektrode verbindenden Drähte bedeckt; und
einer Ansteuerungselektrode (28), die auf der Basis angebracht und gemeinsam mit jeder der Halbleitervorrichtungen verbunden ist. 1. Semiconductor device with:
a plurality of semiconductor devices ( 24 ) mounted on one or more devices on a substrate ( 22 , 23 );
a main current electrode ( 26 ) attached along the array (s) of semiconductor devices and commonly connected to each of the plurality of semiconductor devices via the substrate by being connected to the substrate via a plurality of wires ( 31 );
an insulating base ( 27 ) mounted on the main current electrode and covering a connection area of the wires connecting the main current electrode; and
a drive electrode ( 28 ) mounted on the base and connected in common to each of the semiconductor devices. 2. Gerät nach Anspruch 1, wobei eine den Halbleitervorrichtungen zugewandte Seite der Basis (27) derart abgeschrägt ist, dass die abgeschrägte Seite den Verbindungsbereich bedecken kann.2. The apparatus of claim 1, wherein a side of the base ( 27 ) facing the semiconductor devices is chamfered such that the chamfered side can cover the connection area. 3. Gerät nach Anspruch 1, wobei die Vielzahl von Drähten (31) entlang der/den Anordnung(en) der Halbleitervorrichtungen in gleichen oder im Wesentlichen gleichen Abständen angeordnet ist.3. The apparatus of claim 1, wherein the plurality of wires ( 31 ) are arranged at equal or substantially equal intervals along the arrangement (s) of the semiconductor devices. 4. Halbleitergerät mit:
einer Vielzahl von Halbleitervorrichtungen (24), die auf einer oder mehr Anordnungen auf einem Substrat (22, 23) angebracht ist;
einer ersten Hauptstromelektrode (26), die entlang der/den Anordnung(en) der Halbleitervorrichtungen angebracht und gemeinsam mit jeder aus der Vielzahl von Halbleitervorrichtungen über das Substrat verbunden ist, indem sie mit dem Substrat über eine Vielzahl von Drähten (31) verbunden ist;
einer zweiten Hauptstromelektrode (25), die entlang der/den Anordnung(en) der Halbleitervorrichtungen bezüglich eines Anbringungsbereichs für die Halbleitervorrichtungen gegenüber angebracht und gemeinsam mit jeder aus der Vielzahl von Halbleitervorrichtungen verbunden ist;
einer isolierenden Basis (27), die auf der ersten Hauptstromelektrode angebracht und einen Verbindungsbereich der die Hauptstromelektrode verbindenden Drähte bedeckt; und
einer Ansteuerungselektrode (28), die auf der Basis angebracht und gemeinsam mit jeder der Halbleitervorrichtungen verbunden ist. 4. Semiconductor device with:
a plurality of semiconductor devices ( 24 ) mounted on one or more devices on a substrate ( 22 , 23 );
a first main current electrode ( 26 ) attached along the array (s) of semiconductor devices and commonly connected to each of the plurality of semiconductor devices via the substrate by being connected to the substrate via a plurality of wires ( 31 );
a second main current electrode ( 25 ), which is arranged along the arrangement (s) of the semiconductor devices with respect to a mounting area for the semiconductor devices and is connected to each of the plurality of semiconductor devices;
an insulating base ( 27 ) mounted on the first main current electrode and covering a connection area of the wires connecting the main current electrode; and
a drive electrode ( 28 ) mounted on the base and connected in common to each of the semiconductor devices. 5. Gerät nach Anspruch 5, wobei eine den Halbleitervorrichtungen zugewandte Seite der Basis (27) derart abgeschrägt ist, dass die abgeschrägte Seite den Verbindungsbereich bedecken kann.5. The apparatus of claim 5, wherein a side of the base ( 27 ) facing the semiconductor devices is chamfered such that the chamfered side can cover the connection area. 6. Gerät nach Anspruch 4, wobei die Vielzahl von Drähten (31) entlang der/den Anordnung(en) der Halbleitervorrichtungen in gleichen oder im Wesentlichen gleichen Abständen angeordnet ist.6. The device of claim 4, wherein the plurality of wires ( 31 ) are arranged at equal or substantially equal intervals along the arrangement (s) of the semiconductor devices. 7. Gerät nach Anspruch 6, wobei die Drähte (31) so kurz wie möglich aber lang genug sind, um das Substrat mit der ersten Hauptstromelektrode zu verbinden.7. The apparatus of claim 6, wherein the wires ( 31 ) are as short as possible but long enough to connect the substrate to the first main current electrode. 8. Gerät nach Anspruch 6, wobei ein von der ersten Hauptstromelektrode nach außen herausgeführter, erster Außenanschluss (32) und ein von der zweiten Hauptstromelektrode nach außen herausgeführter, zweiter Außenanschluss (33) einander gegenüberliegen, wobei der Anbringungsbereich der Halbleitervorrichtungen zwischen den Anschlüssen liegt.8. The apparatus of claim 6, wherein a first outer lead ( 32 ) led out from the first main current electrode and a second outer lead ( 33 ) led out out from the second main current electrode are opposed to each other, the mounting area of the semiconductor devices being between the leads. 9. Gerät nach Anspruch 4, wobei die Halbleitervorrichtung (24) ein MOSFET (Metall- Oxid-Halbleiter-Feldeffekttransistor) ist, und die erste und die zweite Hauptstromelektrode (26, 25) eine Drain- Elektrode und eine Source-Elektrode des MOSFETs sind, und die Ansteuerungselektrode (28) eine Gate-Elektrode des MOSFETs ist.9. The apparatus of claim 4, wherein the semiconductor device ( 24 ) is a MOSFET (metal oxide semiconductor field effect transistor) and the first and second main current electrodes ( 26 , 25 ) are a drain electrode and a source electrode of the MOSFET , and the drive electrode ( 28 ) is a gate electrode of the MOSFET.
DE10119502A 2000-04-21 2001-04-20 Semiconductor device with uniform current paths and small structure Expired - Fee Related DE10119502B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-120965 2000-04-21
JP2000120965A JP2001308265A (en) 2000-04-21 2000-04-21 Semiconductor device

Publications (2)

Publication Number Publication Date
DE10119502A1 true DE10119502A1 (en) 2001-10-31
DE10119502B4 DE10119502B4 (en) 2009-08-06

Family

ID=18631691

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10119502A Expired - Fee Related DE10119502B4 (en) 2000-04-21 2001-04-20 Semiconductor device with uniform current paths and small structure

Country Status (3)

Country Link
US (1) US6459146B2 (en)
JP (1) JP2001308265A (en)
DE (1) DE10119502B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10331574A1 (en) * 2003-07-11 2005-02-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH The power semiconductor module

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442609B1 (en) * 2002-03-05 2004-08-02 삼성전자주식회사 Structure of flip chip bonding and method for bonding
JP3780230B2 (en) * 2002-07-03 2006-05-31 株式会社日立製作所 Semiconductor module and power conversion device
DE102004015654A1 (en) * 2003-04-02 2004-10-21 Luk Lamellen Und Kupplungsbau Beteiligungs Kg Power stage for driving brushless electric motor, includes bridge conductor which establishes area contact with semiconductor switches at one of the two contact surfaces
JP4695918B2 (en) * 2005-05-12 2011-06-08 株式会社京三製作所 Power module
JP4990903B2 (en) * 2005-10-19 2012-08-01 エヌエックスピー ビー ヴィ Apparatus comprising an element having an electrode coupled to a connection
JP4564937B2 (en) 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 Electric circuit device, electric circuit module, and power conversion device
KR101221807B1 (en) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 Power device package
JP5685880B2 (en) * 2010-10-15 2015-03-18 トヨタ自動車株式会社 Wire bond bonding structure
WO2018047407A1 (en) * 2016-09-06 2018-03-15 三洋電機株式会社 Method for connecting bus bar, printed board, and switch device
EP3654373B1 (en) * 2018-11-19 2021-01-06 Infineon Technologies AG Multi-chip-package
US11114986B2 (en) 2019-08-12 2021-09-07 Omni Design Technologies Inc. Constant level-shift buffer amplifier circuits
CN113097154A (en) * 2021-03-22 2021-07-09 西安交通大学 Bidirectional switch power module and preparation method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111054A (en) * 1980-12-27 1982-07-10 Toshiba Corp Semiconductor device
JPS6033441U (en) * 1983-08-11 1985-03-07 富士電機株式会社 semiconductor equipment
JPS63160238A (en) * 1986-12-23 1988-07-04 Nec Corp Semiconductor device
JP2592308B2 (en) * 1988-09-30 1997-03-19 株式会社日立製作所 Semiconductor package and computer using the same
US5309014A (en) * 1992-04-02 1994-05-03 Motorola Inc. Transistor package
JP3053298B2 (en) * 1992-08-19 2000-06-19 株式会社東芝 Semiconductor device
US5569957A (en) * 1994-10-31 1996-10-29 Harris Corporation Low inductance conductor topography for MOSFET circuit
JP3383451B2 (en) * 1995-01-30 2003-03-04 株式会社東芝 Semiconductor device
US5541453A (en) * 1995-04-14 1996-07-30 Abb Semiconductors, Ltd. Power semiconductor module
JPH08340082A (en) * 1995-06-09 1996-12-24 Origin Electric Co Ltd Power semiconductor device
US6020636A (en) * 1997-10-24 2000-02-01 Eni Technologies, Inc. Kilowatt power transistor
TW473882B (en) * 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP2000150776A (en) * 1998-11-17 2000-05-30 Toshiba Corp Semiconductor module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10331574A1 (en) * 2003-07-11 2005-02-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH The power semiconductor module

Also Published As

Publication number Publication date
DE10119502B4 (en) 2009-08-06
JP2001308265A (en) 2001-11-02
US6459146B2 (en) 2002-10-01
US20010050421A1 (en) 2001-12-13

Similar Documents

Publication Publication Date Title
DE102006012429B4 (en) Semiconductor device
DE102006047989B4 (en) Power semiconductor device and method for its production
DE112008003425B4 (en) Process for manufacturing a semiconductor device
DE102006037118B3 (en) Semiconductor switching module for vehicle electrical systems with a plurality of semiconductor chips, use of such a semiconductor switching module and method for producing the same
DE10149580B4 (en) Semiconductor device
DE10310809B4 (en) Power semiconductor device
DE102011005690B4 (en) Power semiconductor module
DE102014116382B4 (en) Semiconductor package with two semiconductor modules and laterally extending connectors and method of manufacturing same
DE102005057401A1 (en) Semiconductor component and production process for power uses has semiconductor element with chip island having two contact strips in separate planes above the semiconductor element
DE10037533C1 (en) Low-inductance circuit arrangement
DE10119502B4 (en) Semiconductor device with uniform current paths and small structure
DE102014118836A1 (en) Semiconductor device
DE102004060935B4 (en) Power semiconductor device
DE102014102364A1 (en) MULTIPLE PIPING GROUP WITH SEPARATE INTERCONNECTION BETWEEN CHIPS
DE102019112935B4 (en) Semiconductor module
DE102007046969B3 (en) Electronic circuit of subcircuits and method for their manufacture and the corresponding converter or switch
DE112018002152T5 (en) SEMICONDUCTOR COMPONENT
EP2525397A1 (en) Power semiconductor
DE69907590T2 (en) Semiconductor module
DE102018212436A1 (en) SEMICONDUCTOR HOUSING WITH SYMMETRICALLY ARRANGED POWER CONNECTIONS AND METHOD FOR THE PRODUCTION THEREOF
EP0738008B1 (en) Semiconductor power module
DE60306040T2 (en) Semiconductor module and power converter device
DE102015108253B4 (en) Electronic module and method of manufacturing the same
DE10119474B4 (en) Semiconductor device with leveled rung lengths
DE69728648T2 (en) SEMICONDUCTOR DEVICE WITH HIGH FREQUENCY BIPOLAR TRANSISTOR ON AN INSULATING SUBSTRATE

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOYOTA JIDOSHOKKI, KARIYA, AICHI,

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee
8380 Miscellaneous part iii

Free format text: DIE RECHTSKRAFT DER ERTEILUNG WURDE GELOESCHT.