DE10115813A1

DE10115813A1 - Parallelspannungsregler

Info

Publication number: DE10115813A1
Application number: DE2001115813
Authority: DE
Inventors: Gebhard Melcher
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-03-30
Filing date: 2001-03-30
Publication date: 2002-10-24
Anticipated expiration: 2021-03-31
Also published as: EP1248175A3; DE10115813B4; EP1248175A2

Abstract

Die Erfindung betrifft einen Parallelspannungsregler mit einem steuerbaren Lastelement (MN2), das mit den Ausgangsklemmen des Parallelspannungsreglers verbunden ist, und eine Referenzspannungsquelle (V¶REF¶) zur Festlegung der Sollausgangsspannung. Der erfindungsgemäße Parallelspannungsregler ist dadurch gekennzeichnet, daß eine schnelle Regelung über zwei Stromspiegel (5, 6) erfolgt, wobei der erste Stromspiegel (5) mit der Referenzspannungsquelle (V¶REF¶) im Steuerzweig des ersten Stromspiegels (5) liegt, der gesteuerte Zweig des ersten Stromspiegels (5) einerseits mit der Ausgangsspannung (V¶OUT¶) und andererseits mit dem Steuerzweig des zweiten Stromspiegels (6) verbunden ist und das steuerbare Lastelement (MN2) durch den gesteuerten Zweig des zweiten Stromspiegels (6) gebildet ist.

Description

Die Erfindung betrifft einen Parallelspannungsregler mit ei nem steuerbaren Lastelement, das mit den Ausgangsklemmen des Parallelspannungsreglers verbunden ist, einer Referenzspan nungsquelle zur Festlegung der Sollausgangsspannung und einer mit dem steuerbaren Lastelement und der Referenzspannungs quelle verbundenen Regelvorrichtung.

Parallelspannungsregler werden üblicherweise in den Fällen verwendet, in denen ein Längsspannungsabfall, wie er bei ei nem Serienspannungsregler auftritt, nicht erwünscht ist. Zwar ist der Längsspannungsabfall bei Vollaussteuerung der übli cherweise verwendeten Transistoren relativ gering, jedoch ist der Restspannungsabfall in bestimmten Anmwendungsfällen immer noch zu groß.

Bei Parallelreglern wird parallel zur Last ein steuerbares Lastelement angeordnet, durch das die Höhe der Ausgangsspan nung durch Beeinflussung des Spannungsabfalls am Innenwider stand der Quelle geregelt werden kann. Je größer der Strom durch das parallele Lastelement ist, desto größer ist der Spannungsabfall am Innenwiderstand und desto kleiner demzu folge die Spannung an den Ausgangsklemmen. In einer günstigen und vielfach angewandten Schaltung ist das steuerbare Laste lement durch einen MOSFET gebildet, der durch einen Operati onsverstärker angesteuert wird. Die Ausgangsspannung, die bei einem Parallelregler gleich der Eingangsspannung ist, wird auf einen Eingang des Operationsverstärkers geführt, während der andere Eingang mit einer Referenzspannung beaufschlagt ist. Bei einer Abweichung der Ausgangsspannung von der Refe renzspannung wird das steuerbare Lastelement, also der MOSFET, solange nachgeregelt, bis die Spannung wieder der Re ferenzspannung entspricht.

Parallelregler werden beispielsweise häufig bei kontaktlosen Chipkarten eingesetzt, wobei die Last im wesentlichen aus ei nem Mikrocontroller besteht. Die Stromquelle wird durch eine Spule gebildet, in der ein von einem Schreib-/Lesegerät er zeugtes Magnetfeld eine Spannung induziert, wobei die Höhe der übertragenen Leistung in starkem Maße davon abhängt, wie weit die kontaktlose Chipkarte von dem Schreib-/Lesegerät entfernt ist. Einerseits besteht das Bestreben, eine mög lichst große Reichweite zu erzielen, daher ist ein Serienreg ler bei kontaktlosen Chipkarten ungeeignet, da der Spannungs abfall am Regeltransistor bereits die Reichweite verkürzt. Andererseits werden sehr hohe Spannungen induziert, wenn sich die kontaktlose Chipkarte in großer Nähe zu dem Schreib- /Lesegerät befindet. In diesem Fall wird bei Verwendung eines Parallelspannungswandlers ein verhältnismäßig großer Strom über das steuerbare Lastelement aufgenommen, wobei sich die dadurch entstehenden Verluste nicht nachteilig auswirken, da in diesem Betriebsfall ohnehin genügend Leistung für den Mi krocontroller vorhanden ist.

Bekannte Parallelspannungsregler weisen jedoch den Nachteil auf, daß die Regelung über den Operationsverstärker verhält nismäßig langsam ist. Bei schnellen Laständerungen ist der Regelkreis nicht in der Lage, diese Schwankungen auszuregeln. Zur Erhöhung der Schnelligkeit des Operationsverstärkers be steht die Möglichkeit, dessen Ruhestrom auf einem großen Wert festzulegen. Dieser hohe Ruhestrom verschlechtert allerdings wiederum die Reichweite der kontaktlosen Chipkarte, so daß keine Verbesserung gegenüber einem Serienspannungsregler er zielt wird.

Die Aufgabe der vorliegenden Erfindung liegt also darin, ei nen Parallelspannungsregler anzugeben, der auch für sehr schnelle Laständerungen geeignet ist und einen geringen Ruhe strombedarf aufweist. Darüber hinaus soll der Spannungsregler einfach und somit platzsparend im Aufbau sein.

Diese Aufgabe wird durch einen Parallelspannungsregler der eingangs genannten Art gelöst, der dadurch gekennzeichnet ist, daß die Regelvorrichtung einen ersten Stromspiegel und einen zweiten Stromspiegel aufweist, wobei die Referenzspan nungsquelle im Steuerzweig des ersten Stromspiegels liegt, der gesteuerte Zweig des ersten Stromspiegels einerseits mit der Ausgangsspannung und andererseits mit dem Steuerzweig des zweiten Stromspiegels verbunden ist und das steuerbare Laste lement durch den gesteuerten Zweig des zweiten Stromspiegels gebildet ist.

Durch die erfindungsgemäße Ausgestaltung des Parallelspan nungsreglers ist der Regler sehr schnell, wobei gegenüber ei nem Operationsverstärker nachteilig ist, daß der Stromver stärkungsfaktor verhältnismäßig gering ist. Daher ist die Ge nauigkeit der geregelten Ausgangsspannung verhältnismäßig ge ring, was jedoch im beschriebenen Anwendungsfall ohne Bedeu tung ist, da die zulässigen Toleranzen der Spannungsversor gung eines Mikrocontrollers relativ groß sind. Dafür können große Lastschwankungen, die innerhalb von kürzester Zeit von wenige Milliampere bis in den Amperebereich steigen können, aufgrund der großen Schnelligkeit des Regelkreises in einer ausreichenden Genauigkeit ausregelbar.

Ein weiterer Vorteil der erfindungsgemäßen Gestaltung des Parallelspannungsreglers liegt in der großen inhärenten Sta bilität. Die Regelfunktion besitzt neben einem Lastpol, der dadurch begründet ist, daß es sich nicht um eine rein ohmsche Last handelt, sondern auch Kapazitäten bzw. parasitäre Kapa zitäten vorhanden sind, nur einen weiteren Pol. Aufgrund des niederohmigen Knotens zwischen dem ersten und zweiten Strom spiegel ist dieser Pol sehr hochfrequent. Instabilitäten könnten somit nur bei sehr hohen Frequenzen auftreten, die außerhalb des üblicherweise zu erwartenden Bereichs liegen.

Jede der vorteilhaften Eigenschaften ist alleine für sich auch mit anderen Schaltungsvarianten nach dem Stand der Tech nik erzielbar. Der Vorteil der vorliegenden Schaltung gemäß der Erfindung liegt jedoch darin, daß die Freiheit von Span nungsverlust nach dem Parallelreglerprinzip in Verbindung mit einem niedrigen Ruhestrom, hohem maximalen Laststrom und ho her Regelbandbreite möglich ist.

Die Erfindung wird nachfolgend anhand eines Ausführungsbei spiels näher erläutert. Es zeigt:

Fig. 1 einen Parallelspannungsregler nach dem Stand der Technik,

Fig. 2 ein erstes Ausführungsbeispiel des erfindungsgemä ßen Parallelspannungsreglers,

Fig. 3 ein zweites Ausführungsbeispiel eines erfindungsge mäßen Parallelspannungsreglers,

Fig. 4 eine Kennlinie der Ausgangsspannung und

Fig. 5 eine Widerstandskennlinie eines steuerbaren Laste lementes.

In der Fig. 1 ist ein Parallelspannungsregler nach dem Stand der Technik dargestellt. Ein MOSFET T1 bildet ein steuerbares Lastelement. Der MOSFET T1 wird durch einen Operationsver stärker OP1 angesteuert. An dessen erstem Eingang 1 liegt die Ausgangsspannung V_OUT an. Der andere Eingang 2 ist mit einer Referenzspannung V_REF beaufschlagt. Bei einer Abweichung der Ausgangsspannung von dem durch V_REF vorgegebenen Sollwert wird der MOSFET T1 durch den Operationsverstärker OP1 so an gesteuert, daß der Strom I1 durch den MOSFET T1 zunimmt (bei steigendem V_OUT). Der Gesamtstrom I_ges, der von der Schaltung aufgenommen wird, steigt nun entsprechend dem Anstieg von I1 an. Dadurch fällt an einem Innenwiderstand Ri einer externen Spannungsquelle 3 eine zusätzliche Spannung ab, um die sich die Ausgangsspannung V_OUT verringert. Bei nun wieder sinken der Ausgangsspannung V_OUT wird der Strom I1 durch den MOSFET T1 heruntergeregelt, so daß der Ausgangszustand wieder herge stellt ist.

In der Fig. 2 ist nun ein erfindungsgemäßer Parallelspan nungsregler dargestellt. Parallel zu einer Last Z_L befindet sich wiederum ein steuerbares Lastelement MN2, das ebenfalls als MOSFET ausgebildet ist. Der Gesamtstrom I_ges am Eingang des Spannungsreglers 4 setzt sich im wesentlichen aus dem Ausgangsstrom I_L und dem Strom I1 durch das steuerbare Laste lement MN2 zusammen. Durch zwei p-Kanal-FETs ist ein erster Stromspiegel 5 gebildet. Dessen Steuertransistor MP1 ist mit einer externen Referenzspannungsquelle V_REF verbunden. Der gesteuerte Transistor MP2 des ersten Stromspiegels 5 ist sourceseitig mit der auf V_OUT liegenden Ausgangsklemme und drainseitig mit einem zweiten Stromspiegel 6 verbunden. Der zweite Stromspiegel 6 ist durch zwei n-Kanal-FETs MN1 und MN2 gebildet, wobei MN2 das steuerbare Lastelement ist. Während durch eine erste Stromquelle I_B1 der Strom durch den Steuer transistor MP1 des ersten Stromspiegels 5 bestimmt wird, dient eine zweite Stromquelle I_B2, die zwischen ein Bezugspo tential und den Drainanschluß des gesteuerten Transistors MP2 des ersten Stromspiegels 5 geschaltet ist, dazu, die Transi storen im aktiven Bereich zu halten. Ohne diese Maßnahme wür de sich die Bandbreite der Schaltung erheblich verringern, da immer zuerst die Ladungen wieder aufgebaut werden müßten, die zur Steuerung des Stromes erforderlich sind.

Die Funktionsweise der Schaltung wird im folgenden unter der Annahme erläutert, daß die Ausgangsspannung V_OUT ansteigt. Durch das Ansteigen der Spannung V_OUT vergrößert sich die Ga te-Source-Spannung des Transistors MP2, da die Gatespannung konstant bleibt. Dies hat eine Erhöhung des Stromflusses durch den Transistor MP2 zur Folge. Entsprechend steigt auch der Strom durch den Transistor MN1 an, wobei dieser Wert dar aufhin in den Transistor MN2, also das Lastelement, gespie gelt wird. Durch eine Erhöhung der Ausgangsspannung V_OUT steigt somit der Strom I1 durch das steuerbare Lastelement an, der daraus folgende Anstieg des Gesamtstromes I_ges erhöht den Spannungsfall am Innenwiderstand der Quelle 3, die in der Fig. 2 als Stromquelle I₀ mit parallel geschaltetem Leitwert G_i dargestellt ist. Dies ist gleichbedeutend mit einem Abfall der Ausgangsspannung V_OUT, bis der Ausgangszustand wieder hergestellt ist.

Bei einem Aufbau der Schaltung mit MOSFETs gemäß der Fig. 2 berechnet sich der Strom I1 aus der Änderung der Gate-Source- Spannung U_GS. Der Strom durch den Transistor MP2 beträgt g_m × ΔU_GS, wobei g_m die Transkonduktanz des Transistors MP2 ist. Der Strom I1 berechnet sich nun zu diesem Wert multipli ziert mit dem Spiegelungsfaktor k2 des zweiten Stromspiegels 6.

Die Fig. 2 zeigt nur eine Realisierungmöglichkeit des erfin dungsgemäßen Parallelspannungsreglers. Selbstverständlich sind auch andere Transistortypen einsetzbar, beispielsweise Bipolartransistoren, wobei eine solche Anordnung in der Fig. 3 dargestellt ist.

Bipolartransistoren weisen gegenüber Feldeffekttransistoren den Vorteil auf, daß der Kollektorstrom I_C in einer exponen tiellen Funktion von dem Basisstrom I_B abhängig ist. Die ent sprechende Kennlinie bei MOSFETs ist dagegen quadratisch. Da durch ergeben sich für den Bipolartranistor Vorteile im Re gelverhalten. Bei der heute verwendeten Technologie sind je doch in der Regel nur FETs verfügbar, weshalb trotz funktio neller Nachteile aus Kostengründen auf FETs zurückgegriffen wird. Nur in wenigen Sonderfällen werden trotzdem Bipolar transistoren eingesetzt. Die Schaltung der Fig. 3 entspricht bis auf die Tatsache, daß statt p-Kanal-FETs pnp-Transistoren verwendet werden und statt n-Kanal-FETs npn-Transistoren zum Einsatz kommen, der Schaltungsanordnung von Fig. 2.

Die Fig. 4 zeigt nun die Kennlinie der Ausgangsspannung ge genüber dem Eingangsstrom. Zu beachten ist dabei, daß der Strom auf der X-Achse logarithmisch aufgetragen ist. Über vier Dekaden ist eine verhältnismäßig gute Spannungsstabili tät zu beobachten, wobei die Abweichung von der Nennspannung innerhalb des Toleranzbereiches eines Mikrocontrollers im eingangs genannten Anwendungsfall bei kontaktlosen Chipkarten liegt.

Die Fig. 5 zeigt den Quotienten aus der Ausgangsspannung V_out und dem Eingangsstrom I₀ aufgetragen über dem Eingangs strom I₀. Dies entspricht quasi dem Widerstand des steuerba ren Lastelementes MN2 in Paralleschaltung mit der Last Z_L. Bei steigendem Strom sinkt der Widerstand ein einem großen Bereich linear, wobei die Linearität ebenfalls gemäß der Aus gangsspannung über vier Dekaden erhalten bleibt.

Bezugszeichenliste

1

erster Eingang des Operationsverstärkers

2

zweiter Eingang des Operationsverstärkers

3

Quelle

4

Parallelspannungsregler

5

erster Stromspiegel

6

zweiter Stromspiegel
MP1 Steuertransistor des ersten Stromspiegels
MP2 gesteuerter Transistor des ersten Stromspiegels
MN1 Steuertransistor des zweiten Stromspiegels
MN2 gesteuerter Transistor des zweiten Stromspiegels
Z_L

Last
V_REF

Referenzspannungsquelle
I_B1

erste Stromquelle
I_B2

zweite Stromquelle

Claims

1. Parallelspannungsregler mit
einem steuerbaren Lastelement (MN1), das mit den Ausgangs klemmen des Parallelspannungsreglers verbunden ist, einer Re ferenzspannungsquelle (V_REF) zur Festlegung der Sollausgangs spannung und einer mit dem steuerbaren Lastelement (MN1) und der Referenzspannungsquelle (V_REF) verbundenen Regelvorrich tung,
dadurch gekennzeichnet, daß die Regel vorrichtung einen ersten Stromspiegel (5) und einen zweiten Stromspiegel (6) aufweist, wobei
die Referenzspannungsquelle (V_REF) im Steuerzweig des er sten Stromspiegels (5) liegt,
der gesteuerte Zweig des ersten Stromspiegels (5) einer seits mit der Ausgangsspannung (V_OUT) und andererseits mit dem Steuerzweig des zweiten Stromspiegels (6) verbunden ist und
das steuerbare Lastelement (MN2) durch den gesteuerten Zweig des zweiten Stromspiegels (6) gebildet ist.

2. Parallelspannungsregler nach Anspruch 1, dadurch gekennzeichnet, daß der erste Stromspiegel (5) mit zwei p-Kanal-FETs und der zweite Stromspiegel (6) mit zwei n-Kanal-FESTs aufgebaut ist, wobei
bei dem Steuertransistor (MP1) des ersten Stromspiegels (5) der Sourceanschluß mit der Referenzspannungsquelle (V_REF) und der Drainanschluß mit dem Gate-Anschluß und ei ner ersten Stromquelle (I1) verbunden ist,
bei dem gesteuerten Transistor (MP2) des ersten Stromspie gels der Source-Anschluß mit der Ausgangsspannung (V_OUT) und der Drainanschluß mit dem Drainschluß des Steuertran sistors (MN1) des zweiten Stromspiegels verbunden ist,
bei dem Steuertransistor (MN1) des zweiten Stromspiegels (6) der Drain-Anschluß zusätzlich mit dem Gate-Anschluß verbunden ist und
bei dem Steuertransistor (MN1) des zweiten Stromspiegels der Source-Anschluß mit einem Bezugspotential verbunden ist.

3. Parallelspannungsregler nach Anspruch 2, dadurch gekennzeichnet, daß mit dem Drain-Anschluß des gesteuerten Transistors (MP2) des ersten Stromspiegels (5) zusätzlich eine zweite Stromquelle (I_B2) verbunden ist.