DE10115614A1 - Verfahren zur Stromversorgung eines Halbleiter-Speicherbausteins - Google Patents
Verfahren zur Stromversorgung eines Halbleiter-SpeicherbausteinsInfo
- Publication number
- DE10115614A1 DE10115614A1 DE10115614A DE10115614A DE10115614A1 DE 10115614 A1 DE10115614 A1 DE 10115614A1 DE 10115614 A DE10115614 A DE 10115614A DE 10115614 A DE10115614 A DE 10115614A DE 10115614 A1 DE10115614 A1 DE 10115614A1
- Authority
- DE
- Germany
- Prior art keywords
- current generator
- standby
- generator
- normal operating
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011161 development Methods 0.000 title abstract description 4
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000012356 Product development Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 39
- 230000004913 activation Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Stromversorgung eines Halbleiterbausteins, insbesondere eines Halbleiter-Speicherbausteins, bei dem der Halbleiterbaustein in einem Bereitschaftsmodus mit Strom aus einem Bereitschaftsstromgenerator (11) versorgt wird, und bei dem der Halbleiterbaustein in einem Normalbetriebsmodus mit Strom aus einem Normalbetriebsstromgenerator (12) versorgt wird, wobei der Bereitschaftsstromgenerator (11) einen geringeren Strom bereitstellt als der Normalbetriebsstromgenerator (12), und wobei der Halbleiterbaustein in einer Produktentwicklungsphase in einem Testmodus mit Strom aus dem Bereitschaftsstromgenerator (11) versorgt wird. Erfindungsgemäß ist vorgesehen, dass der Halbleiterbaustein in der Produktentwicklungsphase zusätzlich aus dem Normalbetriebsstromgenerator (12) mit Strom versorgt wird.
Description
Die Erfindung betrifft ein Verfahren zur Stromversorgung
eines Halbleiterbausteins, insbesondere eines Halbleiter-
Speicherbausteins, bei dem der Halbleiterbaustein in einem
Bereitschaftsmodus mit Strom aus einem Bereitschaftsstrom
generator versorgt wird, und bei dem der Halbleiterbaustein
in einem Normalbetriebsmodus mit Strom aus einem Normal
betriebsstromgenerator versorgt wird, wobei der Bereit
schaftsstromgenerator einen geringeren Strom bereitstellt als
der Normalbetriebsstromgenerator, und wobei der Halbleiter
baustein in einer Produktentwicklungsphase in einem Testmodus
mit Strom aus dem Bereitschaftsstromgenerator versorgt wird.
Dieses Verfahren sieht demnach mit anderen Worten zwei unter
schiedliche Stromversorgungsbetriebsarten vor, die sich im
wesentlichen durch die Bereitstellung unterschiedlich hohen
Stroms auszeichnen, wobei im Bereitschaftsmodus naturgemäß
weniger Strom benötigt wird als im Normalbetriebsmodus. Vor
liegend wird unter Bereitschaftsmodus eine Betriebsart ver
standen, die den Standby-Modus ebenso einschließt wie den
Power-Down-Modus.
Die Stormversorgung aus dem Bereitschaftsstromgenerator wird
auch zu Analysezwecken des Halbleiter-Speicherbausteins ge
nutzt. Problematisch hierbei ist, dass ein neu entworfener
Halbleiterbaustein während der Entwicklungsphase typischer
weise noch Kurzschlüsse oder unerwünschte Querstrompfade auf
weisen kann, die je nach Ausmaß des Kurzschlusses bzw. Aus
prägung des Querstrompfads zu einem Zusammenbruch der Strom
versorgung aus dem Bereitschaftsstromgenerator führen können.
Folge hiervon ist, dass eben diese Kurzschlüsse und Quer
strompfade durch eine Fehleranalyse im Umfang des Testmodus
nicht ermittelt werden können. Damit entziehen sich solche
Halbleiterbausteine einer gezielten Fehleranalyse.
Eine Aufgabe der Erfindung besteht darin, ein Verfahren zur
Stromversorgung eines Halbleiterbausteins der eingangs ge
nannten Art zu schaffen, das eine Fehleranalyse von Kurz
schlüssen und Querstrompfaden auch dann erlaubt, wenn die
Stromlieferfähigkeit des Bereitschaftsstromgenerators auf -
grund dieser Fehler ausgeschöpft ist.
Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unter
ansprüchen angegeben.
Demnach ist bei dem in Rede stehenden Verfahren zur Strom
versorgung eines Halbleiterbausteins vorgesehen, dass der
Halbleiterbaustein in der Produktentwicklungsphase zusätzlich
aus dem Normalbetriebsstromgenerator mit Strom versorgt wird.
Diesem erfindungsgemäßen Vorschlag liegt die Erkenntnis
zugrunde, dass der Normalbetriebsstromgenerator auch dann
noch genügend Strom liefert, wenn in dem neu entworfenen
Halbleiterbaustein noch Kurzschlüsse und oder unerwünschte
Querstrompfade vorliegen. Damit liegt der Erfindung das Kon
zept zugrunde, auch im Testmodus während der Produktentwick
lungsphase eine kräftige Stromquelle zur Verfügung zu stel
len, die bei Kurzschlüssen und/oder Querstrompfaden im neu
entworfenen Halbleiterbaustein nicht zusammenbricht, sondern
vielmehr auch in diesem ungünstigen Fall noch so viel Strom
liefert, dass eine Fehleranalyse des Halbleiterbausteins ge
währleistet ist.
Das der Erfindung zugrunde liegende Konzept erstreckt sich
auch auf den Fall, dass der Halbleiterbaustein in der Produk
tenwicklungsphase ausschließlich aus dem Normalbetriebsstrom
generator mit Strom versorgt wird, dass also in diesem Fall
der Bereitschaftsstromgenerator nicht aktiviert ist. In die
sem Fall wird der Bereitschaftsstromgenerator nur für seinen
ursprünglichen Zweck eingesetzt, Strom während des Standby-
oder Power-Down-Betriebs für den Halbleiterbaustein bereitzu
stellen.
Um nach Abschluss der Produktentwicklungsphase zu gewähr
leisten, dass Strom ausschließlich vom Bereitschaftsstrom
generator geliefert wird, wird der Normalbetriebsgenerator im
Bereitschaftsmodus nach Beendigung der Produktentwicklungs
phase nicht mehr aktiviert.
Die Erfindung schafft außerdem ein Halbleiterbauelement, ins
besondere ein Halbleiterspeicherbauelement, das durch das
erfindungsgemäße Verfahren mit Strom versorgt wird, und das
zu diesem Zweck einen Bereitschaftsstromgenerator, einen
Normalbetriebsstromgenerator und eine Steuerlogik zum Um
schalten zwischen einem Testmodus und einem Normalbetrieb
aufweist, wobei erfindungsgemäß die Steuerlogik den Normal
betriebsstromgenerator sowohl im Normalbetrieb wie im Test
modus aktiviert, in welchem der Normalbetriebsstromgenerator
zusätzlich zum Bereitschaftsstromgenerator aktiv ist. Alter
nativ hierzu kann im Testmodus, wie vorstehend im Zusammen
hang mit dem erfindungsgemäßen Verfahren angeführt, auch aus
schließlich der Normalbetriebsstromgenerator aktiv sein.
Ferner ist bei dem erfindungsgemäß ausgebildeten Halbleiter
bauelement eine Schalteinrichtung vorgesehen, um die Akti
vierung des Normalbetriebsstromgenerators nach Abschluss des
Testmodus gemeinsam mit dem Bereitschaftsstromgenerator zu
unterbinden, so dass dann ein Bereitschaftsmodus zur Ver
fügung steht, in welchem Strom ausschließlich aus dem Bereit
schaftsstromgenerator geliefert wird. Diese Schalteinrichtung
ist bevorzugt als Fuse (beispielsweise durch einen Laser
durchschmelzbare Sicherung) ausgebildet.
Nachfolgend wird die Erfindung anhand der Zeichnung beispiel
haft näher erläutert; in dieser zeigt die einzige Figur sche
matisch einen Halbleiterbaustein, der in einem Bereitschaftsmodus
mit Strom aus einem Bereitschaftsstromgenerator und in
einen Normalbetriebmodus aus einem Normalbetriebsstromgenera
tor mit Strom versorgt wird.
Im einzelnen ist in der Figur mit der Bezugsziffer 10 der
Nutzschaltungsteil des Halbleiterbausteins bezeichnet,
während mit den Bezugsziffern 11, 12 und 13 die Mittel zur
differenzierten Stromversorgung des Halbleiterbausteins be
zeichnet sind.
Im Einzelnen bezeichnen die Bezugsziffer 11 einen Bereit
schaftsstromgenerator, die Bezugsziffer 12 einen Normal
betriebsstromgenerator und die Bezugsziffer 13 eine Steuer
logik zum Ansteuern des Bereitschaftsstromgenerators 11 und
des Normalbetriebsstromgenerators 12.
Sowohl der Bereitschaftsstromgenerator 11 wie der Normal
betriebsstromgenerator 12 werden aus einer externen Strom-
bzw. Spannungsquelle mit Strom bzw. Spannung beaufschlagt,
die in der Figur mit Vext bezeichnet ist.
Der Stromlieferausgang von sowohl dem Bereitschaftsstrom
generator 11 wie dem Nutzbetriebstromgenerator 12 sind mit
der Nutzschaltung 10 (dauerhaft) verbunden. Die Steuerlogik
13 umfasst einen ersten Steuerausgang 14 und einen zweiten
Steuerausgang 15. Der erste Steuerausgang 14 ist mit einem
Steuereingang 16 des Bereitschaftsstromgenerators 11 verbun
den, während der zweite Steuerausgang 15 mit einem Steuer
eingang 17 des Normalbetriebsstromgenerators verbunden ist.
Die Steuerausgänge 14 und 15 führen Ein-/Ausschaltsignale für
den Bereitschaftsstromgenerator 11 und den Nutzbetriebstrom
generator 12. Der normale Betrieb, d. h. der Betrieb bei
serienfertig hergestelltem Halbleiterbaustein sieht vor, dass
bei sich in Bereitschaftsmodus befindlichem Halbleiter
baustein dessen Stromversorgung ausschließlich aus dem
Bereitschaftsstromgenerator 11 erfolgt. Zu diesem Zweck steht
am ersten Steuerausgang 14 der Steuerlogik 13 bzw. am Steuereingang
16 des Bereitschaftsstromgenerators 11 ein Einschalt
signal zur Verfügung, während am zweiten Steuerausgang 15
bzw. der Steuerlogik 13 bzw. am Steuereingang 17 des Normal
betriebsstromgenerators 12 ein Ausschaltsignal zur Verfügung
steht. Damit wird Strom ausschließlich aus dem Bereitschafts
stromgenerator an die Nutzschaltung 10 über die diesbezüg
liche Verbindungsleitung geliefert.
Andernfalls, nämlich während des Normalbetriebs, ist die
Signalschaltlage entgegengesetzt, d. h., am Steuerausgang 14
der Steuerlogik 13 bzw. am Steuereingang 16 des Bereit
schaftsstromgenerators steht ein Ausschaltsignal zur Ver
fügung, während am zweiten Steuerausgang 15 der Steuerlogik
13 bzw. am Steuereingang 17 des Normalbetriebsstromgenerators
ein Einschaltsignal zur Verfügung steht.
Ferner wird über die Steuerlogik 13 in an sich bekannter
Weise ein Testmodus verwaltet, um einen neu entworfenen Halb
leiterbaustein einer Fehleranalyse unterwerfen zu können.
Während dieses Testmodus erfolgt die Stromversorgung der
Nutzschaltung 10 des neu entworfenen Halbleiterbausteins wie
während des Bereitschaftsmodus beim Stand der Technik aus
schließlich aus dem Bereitschaftsstromgenerator 11. Erfin
dungsgemäß ist vorgesehen, während des Testmodus den Normal
betriebsstromgenerator zusätzlich oder alternativ zum Bereit
schaftsmodus zu aktivieren, indem während des Testmodus am
Steuerausgang 15 der Steuerlogik 13 ein Einschaltsignal zur
Verfügung steht, das am Steuereingang 17 des Normalbetriebs
stromgenerators anliegt und diesen aktiviert. Dadurch ist
gewährleistet, dass auch während des Testmodus, wenn gege
benenfalls Fehler im Halbleiterbaustein in Gestalt von Kurz
schlüssen und/oder Querstrompfaden vorliegen, stets genug
Strom geliefert wird, dass die Stromquelle nicht zusammen
bricht und eine Fehleranalyse in jedem Fall möglich ist.
Im folgenden sind tabellarisch die Schaltzustände des Normal
betriebsstromgenerators 12 und des Bereitschaftsstromgenerators
11 abhängig vom Zustand der Fuse und abhängig vom
Testmodus aufgeführt:
Erfindungsgemäß wird also stets genügend Strom bereit
gestellt, um auch einen Kurzschluss und ähnliche Stör
situationen im Halbleiterbaustein derart überwinden zu kön
nen, dass eine Fehleranalyse noch möglich ist. Diese
Situation einer ausreichenden Stromlieferung wird gegebenen
falls auch dadurch gewährleistet, dass während des Testmodus
ausschließlich Strom aus dem Normalbetriebsstromgenerator 12
bereitgestellt wird, während in diesem Fall der Bereitschaftsstromgenerator
nicht aktiviert ist, was dadurch er
reicht wird, dass während des Testmodus am Steuerausgang 14
der Steuerlogik 13 ein Ausschaltsignal bereitsteht, das am
Steuereingang 16 des Bereitschaftsstromgenerators 11 anliegt.
Claims (5)
1. Verfahren zur Stromversorgung eines Halbleiterbausteins,
insbesondere eines Halbleiter-Speicherbausteins, bei dem der
Halbleiterbaustein in einem Bereitschaftsmodus mit Strom aus
einem Bereitschaftsstromgenerator (11) versorgt wird, und bei
dem der Halbleiterbaustein in einem Normalbetriebsmodus mit
Strom aus einem Normalbetriebsstromgenerator (12) versorgt
wird, wobei der Bereitschaftsstromgenerator (11) einen ge
ringeren Strom bereitstellt als der Normalbetriebsstrom
generator (12), und wobei der Halbleiterbaustein in einer
Produktentwicklungsphase in einem Testmodus mit Strom aus dem
Bereitschaftsstromgenerator (11) versorgt wird,
dadurch gekennzeichnet, dass
der Halbleiterbaustein in der Produktentwicklungsphase zu
sätzlich bzw. alternativ zum Bereitschaftsstromgenerator (11)
aus dem Normalbetriebsstromgenerator (12) mit Strom versorgt
wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
der Normalbetriebsstromgenerator (12) im Bereitschaftsmodus
nach Beendigung der Produktentwicklungsphase nicht aktiviert
wird.
3. Halbleiterbauelement, insbesondere Halbleiter-Speicher
bauelement, das mittels des Verfahrens nach Anspruch 1 oder 2
mit Strom versorgt wird und zu diesem Zweck einen Bereit
schaftsstromgenerator (11), einen Normalbetriebsstromgenera
tor (12) und eine Steuerlogik (13) zum Umschalten zwischen
einem Testmodus und einem Normalbetrieb aufweist,
dadurch gekennzeichnet, dass
die Steuerlogik (13) den Normalbetriebsstromgenerator (12)
sowohl im Normalbetrieb wie im Testmodus aktiviert, in wel
chem der Normalbetriebsstromgenerator (12) zusätzlich bzw.
alternativ zum Bereitschaftsstromgenerator (11) aktiv und an
den Halbleiterbaustein angeschlossen ist.
4. Halbleiterbauelement nach Anspruch 3, dadurch
gekennzeichnet, dass eine Schalteinrichtung vorgesehen ist,
um die Aktivierung des Normalbetriebsstromgenerators (12)
nach Abschluss des Testmodus gemeinsam mit dem Bereitschafts
stromgenerator (11) zu unterbinden.
5. Halbleiterbauelement nach Anspruch 4, dadurch
gekennzeichnet, dass die Schalteinrichtung eine Fuse
(Sicherung) ist.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10115614A DE10115614C2 (de) | 2001-03-29 | 2001-03-29 | Verfahren zur Stromversorgung eines Halbleiter-Speicherbausteins und Halbleiterbauelement |
| US10/112,295 US20020170023A1 (en) | 2001-03-29 | 2002-03-28 | Method and apparatus for supplying current to a semiconductor memory chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10115614A DE10115614C2 (de) | 2001-03-29 | 2001-03-29 | Verfahren zur Stromversorgung eines Halbleiter-Speicherbausteins und Halbleiterbauelement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10115614A1 true DE10115614A1 (de) | 2002-10-10 |
| DE10115614C2 DE10115614C2 (de) | 2003-12-18 |
Family
ID=7679582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10115614A Expired - Fee Related DE10115614C2 (de) | 2001-03-29 | 2001-03-29 | Verfahren zur Stromversorgung eines Halbleiter-Speicherbausteins und Halbleiterbauelement |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020170023A1 (de) |
| DE (1) | DE10115614C2 (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160054374A1 (en) | 2014-08-20 | 2016-02-25 | Darryl G. Walker | Semiconductor device including temperature ranges having temperature thresholds and method of determining therefor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4007187C2 (de) * | 1989-03-08 | 1997-07-10 | Mitsubishi Electric Corp | Integrierte Halbleiterschaltungseinrichtung |
-
2001
- 2001-03-29 DE DE10115614A patent/DE10115614C2/de not_active Expired - Fee Related
-
2002
- 2002-03-28 US US10/112,295 patent/US20020170023A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4007187C2 (de) * | 1989-03-08 | 1997-07-10 | Mitsubishi Electric Corp | Integrierte Halbleiterschaltungseinrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020170023A1 (en) | 2002-11-14 |
| DE10115614C2 (de) | 2003-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102014101459B4 (de) | Verfahren und Schaltsystem mit Signalintegritätsüberwachung | |
| DE102005063548B3 (de) | Elektrische Servolenkvorrichtung | |
| DE4108861A1 (de) | Einrichtung zur spannungsversorgung in einem kraftfahrzeug mit parallel geschalteten generatoren | |
| DE102013212704A1 (de) | System und Verfahren für eine Treiberschaltung | |
| DE60115593T2 (de) | Referenzspannungserzeugungsschaltung | |
| EP1715582A1 (de) | Schaltungsanordnung zur Ansteuerung eines elektrischen Leistungsschalters auf hohem Spannungspotenzial | |
| DE10120790A1 (de) | Schaltungsanordnung zur Verringerung der Versorgungsspannung eines Schaltungsteils sowie Verfahren zum Aktivieren eines Schaltungsteils | |
| DE102019105196B4 (de) | Verfahren zur Strombegrenzung bei transienten Spannungsänderungen an einem Wechselstromausgang eines Multilevel-Wechselrichters und Multilevel-Wechselrichter | |
| DE4324138B4 (de) | CMOS-Drei-Zustands-Pufferschaltung | |
| DE102010002022A1 (de) | Schaltkreis und Leistungswandler | |
| DE10115614C2 (de) | Verfahren zur Stromversorgung eines Halbleiter-Speicherbausteins und Halbleiterbauelement | |
| EP1952536B1 (de) | Schaltungsanordnung und verfahren zum ansteuern eines elektronischen bauelements mit einem ausgangssignal eines mikroprozessors | |
| DE19701911C2 (de) | Verfahren und Schaltungsanordnung zur Steuerung von Betriebszuständen einer zweiten Einrichtung durch eine erste Einrichtung | |
| DE19737628C1 (de) | Smart-Schalter sowie Verfahren zur Open-Load-Diagnose desselben im AUS-Zustand | |
| DE10019612B4 (de) | Verfahren zur Diagnose des Schaltzustandes und der Belastung eines Halbleiterschalters | |
| DE4421419C2 (de) | MOS-Treiberschaltung | |
| EP1206038B1 (de) | Schaltungsanordnung mit interner Versorgungsspannung | |
| DE10253980B4 (de) | Vorrichtung zur Begrenzung des Einschaltstromes | |
| DE2120679A1 (de) | Lastschaltereinnchtung fur Regel transformatoren | |
| DE19905749A1 (de) | Bereitschaftsschaltung mit verringerter Stromaufnahme | |
| DE19740697C1 (de) | Verfahren und Vorrichtung zum Ansteuern einer integrierten Leistungsendstufe | |
| DE4305339C2 (de) | Stromquelle | |
| EP1758766B1 (de) | Vorrichtung zur spannungsversorgung eines steuergeräts | |
| DE1257838C2 (de) | Binaere transistorschaltanordnung mit einem passiven eingangsteil und einem von diesem angesteuerten schaltverstaerkerteil | |
| DE19801994C1 (de) | Referenzspannungsgenerator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8304 | Grant after examination procedure | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |