DE10109392C1 - Verfahren zur Berechnung eines SAD-Wertes und Vorrichtung zur Durchführung des Verfahrens - Google Patents

Verfahren zur Berechnung eines SAD-Wertes und Vorrichtung zur Durchführung des Verfahrens

Info

Publication number
DE10109392C1
DE10109392C1 DE10109392A DE10109392A DE10109392C1 DE 10109392 C1 DE10109392 C1 DE 10109392C1 DE 10109392 A DE10109392 A DE 10109392A DE 10109392 A DE10109392 A DE 10109392A DE 10109392 C1 DE10109392 C1 DE 10109392C1
Authority
DE
Germany
Prior art keywords
difference
differences
negative
image data
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10109392A
Other languages
English (en)
Inventor
Richard Hoffer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sci Worx GmbH
Original Assignee
Sci Worx GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sci Worx GmbH filed Critical Sci Worx GmbH
Priority to DE10109392A priority Critical patent/DE10109392C1/de
Application granted granted Critical
Publication of DE10109392C1 publication Critical patent/DE10109392C1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

Ein Verfahren zur Berechnung eines SAD-Wertes zur Blockmatching-Bewegungskompensation bei digitalen Bilddaten, wobei der SAD-Wert nach der Formel DOLLAR F1 als Summe des Betrages von einer Anzahl von n Differenzen von Bilddatenwerten a¶i¶ und b¶i¶ zu vergleichender Bildblöcke A und B bestimmt wird, wobei n eine ganze Zahl ist, und die Bilddatenwerte a¶i¶ und b¶i¶ im Zweierkomplement verarbeitet werden, hat die Schritte: DOLLAR A a) Bilden von n Differenzen von Bilddatenwerten a¶i¶ und b¶i¶, DOLLAR A b) Aufsummieren von n Werten, wobei für jeden Wert die gebildete Differenz, wenn die Differenz positiv ist, oder die entsprechende bitweise invertierte Differenz genommen wird, wenn die Differenz negativ ist, DOLLAR A c) Bestimmen der Anzahl k der negativen Differenzen und DOLLAR A d) Addieren der bestimmten Anzahl k auf die im Schritt b) aufsummierten Beträge der Differenzen.

Description

Die Erfindung betrifft ein Verfahren zur Berechnung eines SAD-Wertes zur Blockmatching-Bewegungskompensation bei digitalen Bilddaten, wobei der SAD- Wert nach der Formel:
als Summe des Betrages von einer Anzahl von n Differenzen von Bilddatenwerten ai und bi zu vergleichender Bildblöcke A und B bestimmt wird, wobei n eine ganze Zahl ist und die Bilddatenwerte ai und bi im Zweierkomplement verarbeitet werden.
Bei der digitalen Bildkodierung, insbesondere nach dem sogenannten MPEG- Standard (Moving Pictures Experts Group-Standard) wird unter anderem ausge­ nutzt, dass aufeinanderfolgende Bilder in natürlichen Szenen sehr ähnlich sind. Zur Kompression der Bilddaten kann dies ausgenutzt werden, indem von Bild zu Bild nur die Unterschiede zwischen den Bildern übertragen werden. Sofern sich Bildelemente bewegen, würde die Datenrate wieder ansteigen, da sich die Ähnlichkeit zwischen den aufeinanderfolgenden Bildern vermindert, obwohl dieselben Objekte in den aufeinanderfolgenden Bildern vorhanden sind. Sie befinden sich nur an anderer Stelle. Bei der Blockmatching-Bewegungskompensation werden daher die Bewegungen aller Objekte vom alten zum neuen Bild gemessen und die Objektgrenzen bestimmt. Um diese Bewegungskompensation mit vertretbarem Aufwand durchführen zu können, werden stark vereinfachte Bildmodelle ver­ wendet, indem ein Bild in eine Vielzahl rechteckiger Musterblöcke aufgeteilt wird, die nacheinander abgearbeitet werden. Für jeden solchen Musterblock wird ein begrenzter Suchbereich festgelegt, um den Berechnungsaufwand zu reduzieren. Hierbei wird davon ausgegangen, dass sich Musterblöcke höchstens um einen Maximalbetrag in x- und y-Richtung verschieben können.
Zum Vergleich zwischen dem verschobenen Musterblock und dem darunterlie­ genden, vorherigen Bild wird der sogenannte SAD-Wert als Summe der absoluten Differenzen als Maß für die Ähnlichkeit berechnet. Hierzu werden die Pixel- bzw. Bilddatenwerte ai des Musterblocks von den entsprechenden, darunter liegenden Pixel- bzw. Bilddatenwerten bi des vorherigen Bildes subtrahiert und die Abso­ lutwerte der Differenzen aufsummiert. Je kleiner der SAD-Wert ist, desto besser passt der Musterblock an die jeweilige Stelle. Der kleinste SAD-Wert pro Muster­ block in einem Suchbereich bestimmt den Verschiebungsvektor, der zusammen mit dem Differenzbild zwischen verschobenem Musterblock und vorhergehendem Bild übertragen wird.
Die Blockmatching-Bewegungskompensation ist im Detail in S. Hartwig, W. En­ demann: "Digitale Bildkodierung - Bewegungskompensierte Interframe-DPCM", in: Fernseh- und Kinotechnik, 46. Jahrgang Nr. 6/1992, Seiten 416 bis 424 im Detail beschrieben.
Der MPEG-Standard ist in der Norm ISO/IEC DIS 13818-1 bis 3: Information Technology - Generic Coding of Moving Pictures and associated Audio Informa­ tion - Part I: Systems und Part II: Video - definiert.
In der EP 0 722 252 A1 ist eine Vorrichtung zur Block-Matching- Bewegungskompensation beschrieben, bei der ein optimaler Bewegungsvektor mit einer Selektiereinrichtung aus einer Anzahl ermittelter Bewegungsvektoren in Abhängigkeit von den Fehlerfunktionen der Bewegungsvektoren bestimmt wird.
In dem US-Patent 5,696,836 ist ein Verfahren zur Summierung der absoluten Fehler bei der Block-Bewegungskompensation beschrieben, wobei ein absoluter Fehler aus den jeweiligen Zeilenfehlern mit einem Addiernetzwerk berechnet wird.
In der EP 0 180 446 A2 ist ein Verfahren zur Bewegungsdedektion beschrieben, bei dem die ermittelten Differenzwerte in einer Fehlertabelle abgespeichert und ausgewertet werden. Dies ist relativ speicheraufwendig.
Aus der EP 0 527 446 A2 ist ein Verfahren zur Berechnung der minimalen, absoluten Blockdifferenz zur Block-Matching-Bewegungskompensation bekannt, bei dem Differenzen von Bildatenwerten gebildet und die Absolutbeträge der Differenzen zur Bildung eines Wertes für die minimale, absolute Blockdifferenz (MABD) aufaddiert werden.
Herkömmlicherweise werden zur Berechnung des SAD-Wertes Differenzen der Bilddatenwerte ai und bi gebildet, die gebildeten Differenzen invertiert und je­ weils auf das Ergebnis der Inversion eine binäre Eins addiert, um in bekannter Weise den Betrag der im Zweierkomplement dargestellten Differenz zweier Pixel- Werte zu bilden, sofern diese negativ ist.
Bei der Zweierkomplementen-Darstellung wird eine negative Zahl durch eine binä­ re Eins in dem höchstwertigen Bit dargestellt. Hierbei muß eine feste Wortbreite vereinbart sein, damit das höchste Bit eindeutig definiert ist. Das Zweierkomple­ ment einer Dualzahl wird durch Negation aller Stellen und Addition von Eins ge­ bildet. Die Verwendung einer Zweierkomplementen-Darstellung hat den Vorteil, dass positive und negative Zahlen einfach addiert werden können. Nachteilig sind aber zusätzliche Addierer erforderlich, um den Wert Eins nach der Invertierung zur Negation aller Stellen aufzuaddieren.
Aufgabe der Erfindung war es, ein einfacheres Verfahren zur Berechnung eines SAD-Wertes zu Blockmatching-Bewegungskompensation zu schaffen, das einen geringeren Implementierungsaufwand erfordert.
Die Aufgabe wird durch die Schritte gelöst:
  • a) Bilden von n Differenzen von Bilddatenwerten ai und bi.
  • b) Aufsummieren von n Werten, wobei für jeden Wert die gebildete Differenz genommen wird, wenn die Differenz positiv ist, oder die entsprechende, bitweise invertierte Differenz genommen wird, wenn die Differenz negativ ist.
  • c) Bestimmen der Anzahl k der negativen Differenzen und
  • d) Addieren der bestimmten Anzahl k auf die im Schritt b) aufsummierten Be­ träge der Differenzen.
Es wird somit vorgeschlagen, den Wert Eins bei der Zweierkomplement-Bildung nicht nach der Invertierung jeweils aufzusummieren, sondern die Anzahl k der negativen Differenzen zu bestimmen und diesen Gesamtwert einmalig aufzu­ summieren. Auf diese Weise kann auf die n-Addierer verzichtet werden, die her­ kömmlicherweise hinter die Inverter geschaltet sind. Stattdessen ist nur ein ein­ ziger Addierer zum Aufsummieren der Anzahl von negativen Differenzen erfor­ derlich.
Als Wert für die Anzahl k der negativen Differenzen werden vorzugsweise die höchstwertigen Bits (MSB) der gebildeten Differenzen aufsummiert. Diese höchstwertigen Bits sind auch als Most-Significant-Bits bekannt. Das Invertieren der gebildeten Differenzen erfolgt vorzugsweise unabhängig davon, ob die Diffe­ renz negativ ist. In einem nachfolgenden Schritt wird dann z. B. durch Multiple­ xer festgelegt, ob die am Ausgang des Subtrahierers anliegende Differenz oder die invertierte Differenz aufsummiert wird, je nachdem, ob die Differenz positiv oder negativ ist.
Die Kombination aus Inverter und Multiplexer zur Steuerung der Addition dahin­ gehend, dass die gebildete Differenz aufsummiert wird, wenn die Differenz posi­ tiv ist, und die entsprechende, invertierte Differenz aufsummiert wird, wenn die Differenz negativ ist, kann vorteilhaft durch Exklusiv-Oder-Gatter realisiert wer­ den.
Die Verarbeitung von n-Paaren von Bilddatenwerten ai und bi erfolgt vorzugswei­ se taktweise parallel. Auf diese Weise können im Pipeline-Verfahren fortlaufend SAD-Werte mit einer hohen Verarbeitungsgeschwindigkeit berechnet werden.
Die Erfindung wird nachfolgend anhand der beigefügten Zeichnungen näher er­ läutert. Es zeigen:
Fig. 1 - Blockdiagramm des erfindungsgemäßen Verfahrens zur Be­ rechnung eines SAD-Wertes;
Fig. 2 - Blockdiagramm eines herkömmlichen Verfahrens zur Berech­ nung eines SAD-Wertes.
Die Fig. 1 lässt ein Blockdiagramm des erfindungsgemäßen Verfahrens zur Be­ rechnung eines SAD-Wertes zur Blockmatching-Bewegungskompensation bei di­ gitalen Bilddaten erkennen. Es werden Pixel- bzw. Bilddatenwerte ai eines Such­ bereiches bzw. Bildblocks A eines vorhergehenden Bildes A und die Pixel- bzw. Bilddatenwerte bi eines zu überprüfenden Muster-Bildblocks B voneinander sub­ trahiert. Hierzu ist eine Anzahl von n Subtrahierern vorgesehen, um einen aus n Bilddatenwerten bestehenden Bildblock B in einem Takt zu verarbeiten. An die Ausgänge der Subtrahierer SUB ist jeweils ein Inverter INV geschaltet, um die binären Ausgänge der entsprechenden Subtrahierer SUB bitweise zu invertieren. Der Ausgang eines Inverters INV und des entsprechenden Subtrahierers SUB ist an die Eingänge jeweils eines Multiplexers MUX geschaltet, um wahlweise die bitweise invertierte Differenz der Bilddatenwerte ai und bi oder die Differenz der Bilddatenwerte ai und bi an einen Addiererbaum 1 zu geben.
Der Addiererbaum 1 ist in Carry-Save-Technik ausgeführt und besteht aus neun Carry-Save-Addierern und einem Carry-Propagate-Addierer. Acht Carry-Save- Addierer sind mit den Ausgängen der Multiplexer MUX verbunden, um die Beträ­ ge der n gebildeten Differenzen aufzusummieren.
Es ist weiterhin ein Addierer 2 vorgesehen, dessen Ausgang an den neunten Car­ ry-Save-Addierer des Addiererbaums 1 geschaltet ist. Die Eingänge des Addierers 2 sind mit der Leitung für das höchstwertige Bit, auch Most-Significant-Bit (MSB) genannt, am Ausgang der jeweiligen Subtrahierer SUB verbunden. Hierbei wird ausgenutzt, dass das höchstwertige Bit (MSB) angibt, ob das Subtraktionsergeb­ nis eine positive oder eine negative Zahl ist. Im Fall einer negativen Zahl ist das höchstwertige Bit (MSB) gleich Eins. Mit dem Addierer 2 wird die Anzahl der eine Eins führenden, höchstwertigen Bits (MSB) bestimmt und zu den im Addierer­ baum 1 summierten Beträgen der n gebildeten Differenzen zusätzlich aufsummiert.
Auf diese Weise wird der SAD-Wert als Summe des Betrages einer Anzahl von n Differenzen von Bilddatenwerten ai und bi eines vorhergehenden Bildblocks A und eines aktuellen Muster-Bildblocks B berechnet.
Zum Verständnis des Verfahrens wird darauf hingewiesen, dass der Betrag y ei­ ner Zahl x im Zweierkomplement-Format wie folgt ist:
  • a) x ≧ 0: y = x
  • b) x ≦ 0: y = x + 1 + 1,
wobei x
die bitweise Invertierung der Zahl x bedeutet.
Der Ausgang des Addiererbaums 1 ist über einen Carry-Propagate-Addierer des Addiererbaums 1 zurückgekoppelt, so dass mehrere SAD-Werte miteinander ad­ diert werden können. Dies ist insbesondere dann notwendig, wenn ein Muster­ block B mehr als n-Bilddatenwerte hat.
In einer anderen Ausführungsform kann anstelle eines Paares von Inverter INV und multiplexe MUX auch jeweils ein Exklusiv-Oder-Gatter EXOR verwendet werden. Die Funktion des Exklusiv-Oder-Gatters entspricht der Funktion der Kombination von Inverter und Multiplexer, wenn der Multiplexer über das höchstwertige Bit MSB angesteuert wird, das das Vorzeichen angibt.
Die Funktionslogik eines Exklusiv-Oder-Gatters ist wie folgt:
Wenn nun als Eingangsvariable X1 das höchstwertige MSB verwendet wird, wel­ ches das Vorzeichen angibt, so wird die Ausgangsvariable Y im Bezug auf die Engangsvariable X2 invertiert, wenn die Eingangsvariable X1 gleich 1 ist und demnach eine negative Zahl anzeigt. Wenn hingegen die Eingangsvariable X1 gleich 0 ist und damit eine positive Zahl angibt, entspricht die Ausgangsvariable Y der Eingangsvariablen X2. Es findet somit keine Invertierung statt. Zur paralle­ len Verarbeitung mehrstelliger Binärzahlen kann das Exklusiv-Oder-Gatter EXOR entsprechend erweitert werden.
Die Fig. 2 lässt ein Blockdiagramm eines herkömmlichen Verfahrens zur Berech­ nung eines SAD-Wertes erkennen. Im Unterschied zu dem erfindungsgemäßen Verfahren wird nach der Invertierung der gebildeten Differenz durch den Inverter INV jeweils eine Eins zu dem invertierten Ergebnis hinzuaddiert. Hierzu sind n zusätzliche Addierer 3 erforderlich. Der Addiererbaum 1 besteht aus n Carry- Save-Addierern und einem Carry-Propagate-Addierer zur Rückkopplung des Wer­ tes SAD.
Bei dem erfindungsgemäßen Verfahren werden im Vergleich zu dem herkömmli­ chen Verfahren bei der Implementierung der Schaltung sieben Addierer einge­ spart. Dies führt zu einer Verringerung der benötigten Chipfläche. Zudem wird ein Takt gespart, der herkömmlicherweise für die Addition von Eins erforderlich ist.

Claims (8)

1. Verfahren zur Berechnung eines SAD-Wertes zur Blockmatching- Bewegungskompensation bei digitalen Bilddaten, wobei der SAD-Wert nach der Formel:
als Summe des Betrages von einer An­ zahl von Differenzen von Bilddatenwerten ai und bi zu vergleichender Bild­ blöcke A und B bestimmt wird, wobei n eine ganze Zahl ist, und die Bild­ datenwerte ai und bi im Zweierkomplement verarbeitet werden, mit den Schritten:
  • a) Bilden von n Differenzen von Bilddatenwerten ai und bi;
  • b) Aufsummieren von n Werten, wobei für jeden Wert die gebildete Differenz genommen wird, wenn die Differenz positiv ist, oder die entsprechende, bitweise invertierte Differenz genommen wird, wenn die Differenz negativ ist;
  • c) Bestimmen der Anzahl k der negativen Differenzen und
  • d) Addieren der bestimmten Anzahl k auf die im Schritt b) aufsummier­ ten Beträge der Differenzen.
2. Verfahren nach Anspruch 1, gekennzeichnet durch Aufsummieren der höchstwertigen Bits (MSB) der gebildeten Differenzen als Wert für die An­ zahl k der negativen Differenzen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Schritt b) zum Invertieren der gebildeten Differenzen unabhängig davon er­ folgt, ob die Differenz negativ ist.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das In­ vertieren der gebildeten Differenzen nur dann erfolgt, wenn die Differenz negativ ist.
5. Verfahren nach einem der vorherigen Ansprüche, gekennzeichnet durch taktweise parallele Verarbeitung von n Paaren von Bilddatenwerten ai und bi.
6. Verfahren nach Anspruch 1, gekennzeichnet durch Exklusiv-Oder- Verknüpfung eines Vorzeichenbits und den Bitwerten der gebildeten Diffe­ renz zur Durchführung des Schritts b).
7. Vorrichtung zur Durchführung des Verfahrens nach einem der vorgehenden Ansprüche, gekennzeichnet durch:
eine Anzahl von n parallelen Subtrahierern (SUB) zur parallelen, taktweisen Bildung von Differenzen von Bilddatenwerten ai und bi,
jeweils einen Inverter (INV) an den Ausgängen der Subtrahierer (SUB),
einen Addierer (2) zur Berechnung der Anzahl k der negativen Diffe­ renzen, wobei der Addierer (2) an die Ausgänge der Subtrahierer (SUB) angeschlossen und zur Aufsummierung der höchstwertigen Bits (MSB) der Subtraktionsergebnisse ausgebildet ist,
eine Anzahl von n parallelen Multiplexern (MUX), wobei die Eingän­ ge der Multiplexer (MUX) jeweils an einen Ausgang eines Inverters (INV) und an den Ausgang des entsprechenden Subtrahierers (SUB) angeschlossen und die Ausgänge der Multiplexer (MUX) an einen Addiererbaum (1) geschaltet sind, um die Beträge der gebildeten Differenzen durch Addieren einer Differenz aufzusummieren, wenn die Differenz positiv ist, und Addierern der entsprechenden, invertier­ ten Differenz, wenn die Differenz negativ ist,
wobei das Ausgangssignal des Addiererbaums (1) der SAD-Wert ist.
8. Vorrichtung zur Durchführung des Verfahrens nach einem der vorherge­ henden Ansprüche, gekennzeichnet durch:
eine Anzahl von n parallelen Subtrahierern (SUB) zur parallelen, taktweisen Bildung von Differenzen von Bilddatenwerten ai und bi,
jeweils ein Exklusiv-Oder-Gatter (EXOR) an den Ausgängen der Subtrahierer (SUB),
einen Addierer (2) zur Berechnung der Anzahl k der negativen Differenzen, wobei der Addierer (2) an die Ausgänge der Subtrahierer (SUB) angeschlossen und zur Aufsummierung der höchstwerti­ gen Bits (MSB) der Subtraktionsergebnisse ausgebildet ist,
einen Addiererbaum (1), wobei der Ausgang der Exklusiv-Oder- Gatter (EXOR) und des Addierers (2) an den Eingang des Addierer­ baums (1) geschaltet ist, um die Beträge der gebildeten Differenzen durch Addieren einer Differenz aufzusummieren, wenn die Differenz positiv ist, und Addieren der entsprechenden, invertierten Differenz, wenn die Differenz negativ ist, und Addieren der Anzahl k der nega­ tiven Differenzen, wobei das Ausgangssignal des Addiererbaums (1) der SAD-Wert ist.
DE10109392A 2001-02-27 2001-02-27 Verfahren zur Berechnung eines SAD-Wertes und Vorrichtung zur Durchführung des Verfahrens Expired - Lifetime DE10109392C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10109392A DE10109392C1 (de) 2001-02-27 2001-02-27 Verfahren zur Berechnung eines SAD-Wertes und Vorrichtung zur Durchführung des Verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10109392A DE10109392C1 (de) 2001-02-27 2001-02-27 Verfahren zur Berechnung eines SAD-Wertes und Vorrichtung zur Durchführung des Verfahrens

Publications (1)

Publication Number Publication Date
DE10109392C1 true DE10109392C1 (de) 2002-10-10

Family

ID=7675640

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10109392A Expired - Lifetime DE10109392C1 (de) 2001-02-27 2001-02-27 Verfahren zur Berechnung eines SAD-Wertes und Vorrichtung zur Durchführung des Verfahrens

Country Status (1)

Country Link
DE (1) DE10109392C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075744A (zh) * 2009-10-19 2011-05-25 英特尔公司 用于任意形状2d块绝对差之和(sad)计算引擎的近最优可配置加法器树

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0180446A2 (de) * 1984-10-27 1986-05-07 Sony Corporation Verfahren zur Feststellung von Bewegung in Fernsehbildern
EP0527446A2 (de) * 1991-08-08 1993-02-17 Matsushita Electric Industrial Co., Ltd. Bewegungskompensation mit Verwendung einer minimalen Bitanzahl je bewegtem Block als Kriterium für Blockübereinstimmung
EP0722252A1 (de) * 1995-01-16 1996-07-17 Daewoo Electronics Co., Ltd Vorrichtung zur Bewegungsschätzung mit Grenzübereinstimmung
US5696836A (en) * 1995-03-17 1997-12-09 Lsi Logic Corporation Motion estimation processor architecture for full search block matching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0180446A2 (de) * 1984-10-27 1986-05-07 Sony Corporation Verfahren zur Feststellung von Bewegung in Fernsehbildern
EP0527446A2 (de) * 1991-08-08 1993-02-17 Matsushita Electric Industrial Co., Ltd. Bewegungskompensation mit Verwendung einer minimalen Bitanzahl je bewegtem Block als Kriterium für Blockübereinstimmung
EP0722252A1 (de) * 1995-01-16 1996-07-17 Daewoo Electronics Co., Ltd Vorrichtung zur Bewegungsschätzung mit Grenzübereinstimmung
US5696836A (en) * 1995-03-17 1997-12-09 Lsi Logic Corporation Motion estimation processor architecture for full search block matching

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075744A (zh) * 2009-10-19 2011-05-25 英特尔公司 用于任意形状2d块绝对差之和(sad)计算引擎的近最优可配置加法器树
US9658829B2 (en) 2009-10-19 2017-05-23 Intel Corporation Near optimal configurable adder tree for arbitrary shaped 2D block sum of absolute differences (SAD) calculation engine

Similar Documents

Publication Publication Date Title
DE4302898C2 (de) Arithmetische Recheneinheit mit Akkumulierfunktion
DE69632978T2 (de) Multi-Operand-Addierer, der Parallelzähler benutzt
DE19983175B4 (de) Verfahren, Prozessor und Einrichtung für Gleitkommaoperationen und Formatkonvertierungsoperationen
DE69832217T2 (de) Bewegungsvektordetektionsgerät
CN110969589B (zh) 基于多流注意对抗网络的动态场景模糊图像盲复原方法
DE3143223C2 (de)
EP0276434A1 (de) Schaltungsanordnung zur Verschiebungsvektorsuche in der digitalen Bildanalyse
DE102014114074A1 (de) Hochleistungs-Gleitkomma-Addierer mit vollständiger In-Line-Denormal/Subnormal-Unterstützung
DE3609250A1 (de) Absolutwertkomparator fuer differenzen
KR100264958B1 (ko) 2정수의 절대차 산출장치
EP0661667A1 (de) Verfahren und Vorrichtung zur Bewegungsschätzung
EP0453641A2 (de) CORDIC-Prozessor für Vektordrehungen in Carry-Save-Architektur
DE10109392C1 (de) Verfahren zur Berechnung eines SAD-Wertes und Vorrichtung zur Durchführung des Verfahrens
DE60127554T2 (de) Verfahren und vorrichtung für videokodierung mit rekursiver bewegungskompensierter filterung
DE4019646A1 (de) Vorrichtung fuer echtzeitmultiplikation in 2er-komplement-darstellung in einem digitalen signalprozessorsystem und ein verfahren dafuer
DE3326388C2 (de)
EP0346750B1 (de) Anordnung zur DPCM-Codierung mit hoher Datenrate
JPH0250491B2 (de)
US6007232A (en) Calculating the average of two integer numbers rounded towards zero in a single instruction cycle
DE3702204C2 (de)
EP0966727B1 (de) Kompaktes sensorsystem zur optischen bewegungserkennung in echtzeit
EP2007131B1 (de) Rauschbeseitigungsvorrichtung und rauschbeseitigungsverfahren
US5548665A (en) Vector correlation detecting circuit
DE3700740A1 (de) Linearapproximationsumformschaltung
DE3335565C2 (de)

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: GRAMM, LINS & PARTNER PATENT- UND RECHTSANWAEL, DE

R071 Expiry of right