DE10108046A1

DE10108046A1 - Halbleiterbauelement

Info

Publication number: DE10108046A1
Application number: DE10108046A
Authority: DE
Inventors: Jenoe Tihanyi; Peter Sommer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-02-20
Filing date: 2001-02-20
Publication date: 2002-09-12
Anticipated expiration: 2021-02-21
Also published as: DE10108046B4

Abstract

Die Erfindung betrifft ein Halbleiterbauelement in Kompensationstechnik, bei dem Kompensationsgebiete (6) über einen Widerstand (14, 17) an Source (S) angeschlossen sind.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement aus einem Halbleiterkörper des einen Leitungstyps, wenig stens zwei Elektroden, die im Abstand voneinander auf dem Halbleiterkörper vorgesehen sind, einer im Halbleiterkörper zwischen den wenigstens zwei Elektroden ausgebildeten Drift strecke, im Bereich der Driftstrecke in den Halbleiterkörper eingelagerten Kompensationsgebieten des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps und einer mit ei ner der wenigstens zwei Elektroden verbundenen aktiven Zone des anderen Leitungstyps.

Ein derartiges Halbleiterbauelement wird auch als Kompensa tionsbauelement bezeichnet. Es kann sich dabei um ein verti kales Kompensationsbauelement oder um ein laterales Kompen sationsbauelement handeln. Beispiele für Kompensationsbau elemente sind CoolMOS-Transistoren und -IGBTs (IGBT = Bipo lartransistor mit isoliertem Gate).

Weiterhin können der eine Leitungstyp der n-Leitungstyp und der andere Leitungstyp der p-Leitungstyp sein, so dass p-do tierte Kompensationsgebiete in eine sonst n-leitende Drift strecke eingebettet sind. Selbstverständlich ist aber auch eine entgegengesetzte Zuordnung der Leitungstypen möglich.

Der Halbleiterkörper selbst besteht vorzugsweise aus Silizi um. Es können aber auch andere Halbleitermaterialien gewählt werden, wie beispielsweise SiC.

Kompensationsbauelemente, bei denen säulenförmige Kompensa tionsgebiete mit gleichmäßiger Dotierung zwischen zwei akti ven Zonen eines vertikalen Halbleiterbauelementes liegen, sind beispielsweise in US 5 216 275 (Chen) beschrieben. Aus US 5 438 215 (Tihanyi) ist es bekannt, dass solche Kompensa tionsgebiete an eine aktive Zone, beispielsweise Source ei nes MOS-Transistors, angeschlossen sein können aber nicht angeschlossen sein müssen.

Sind bei einem Kompensationsbauelement alle Kompensationsge biete, also beispielsweise p-dotierten Säulen, mit einer ak tiven Zone des Halbleiterbauelementes, den sogenannten Zel len, verbunden, so hat der durch diese Kompensationsgebiete und die n-leitende Driftstrecke, in die die Kompensationsge biete eingelagert sind, gebildete n-Kanal-JFET eine auf 0 V gesetzte Gatespannung. Floatende Kompensationsgebiete haben den Vorteil, dass diese speziell bei kleineren Drainspannun gen beispielsweise in einem CoolMOS-Transistor zu einem niedrigeren Einschaltwiderstand Ron führen.

Es ist nun Aufgabe der vorliegenden Erfindung, ein Halblei terbauelement der eingangs genannten Art so zu verbessern, dass dieses auch bei höheren Drainspannungen sich durch ei nen niedrigen Einschaltwiderstand Ron auszeichnet.

Diese Aufgabe wird bei einem Halbleiterbauelement nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß dadurch gelöst, dass die Kompensationsgebiete über einen Widerstand an die aktive Zone (Zelle) angeschlossen sind. Dieser Wider stand kann beispielsweise ein JFET oder ein FET mit jeweils einem Kanal des anderen Leitungstyps sein.

Bei einem Kompensationsbauelement mit p-dotierten Kompensa tionsgebieten in einer sonst n-leitenden Driftzone wird so die Gatespannung des durch die Kompensationsgebiete und die Driftstrecke gebildeten n-Kanal-JFETs auf einen positiven Wert gelegt, was zu dem gewünschten niedrigen Einschaltwi derstand Ron selbst bis zu höheren Drainspannungen führt.

Die Kompensationsgebiete sind vorzugsweise auf einer Ebene miteinander durch schmale "Gitterstäbe" des anderen Leitung styps verbunden und in einem entsprechenden Abstand a von der aktiven Zone bzw. den Zellen angeordnet. Einige Kompen sationsgebiete hängen durch ein schmales Anschlussgebiet des anderen Leitungstyps mit einer aktiven Zone bzw. einigen Zellen im Zellenfeld zusammen.

Die aktiven Zonen des anderen Leitungstyps, die als Schich ten des anderen Leitungstyps vorzugsweise in dem in diesem Bereich durch eine epitaktische Schicht des einen Leitung styps ausgebildeten Halbleiterkörper vorgesehen sind, bilden einen JFET mit einem Kanal des anderen Leitungstyps, dessen Gate aus der epitaktischen Schicht besteht. Die Einsatzspan nung dieses JFETs mit einem Kanal des anderen Leitungstyps steigt mit anwachsender Drainspannung auf der epitaktischen Schicht an, so dass die Kompensationsgebiete, wenn diese p- leitend sind, ein positiveres Potenzial als 0 V erreichen. Bei n-dotierten Kompensationsgebieten in einer sonst p- dotierten Driftstrecke gilt das umgekehrte.

Der oben erwähnte Abstand a ist vorzugsweise kleiner als die Raumladungszonenbreite bei der Durchbruchspannung zwischen den Kompensationsgebieten und den diese umgebenden Halblei terkörper.

In einem anderen Ausführungsbeispiel der Erfindung ist es möglich, einige der sonst durch die erwähnten Gitterstäbe oder Querbalken des anderen Leitungstyps miteinander verbun denen Kompensationsgebiete über einen FET mit einem Kanal des anderen Leitungstyps mit der aktiven Zone bzw. den Zel len zu verbinden. Die so gebildeten FET-Zellen mit einem Ka nal des anderen Leitungstyps stellen jeweils einen MOSFET mit einem Kanal des anderen Leitungstyps und einer auf Drain geschalteten Gateelektrode dar. Dieser MOSFET mit einem Ka nal des anderen Leitungstyps wird leitend, wenn die Kompensationsgebiete bei positiver Dotierung auf negative Spannung kommen, was beispielsweise beim Einschalten aufgrund der ka pazitiven Wirkung zwischen den Kompensationsgebieten und der diese umgebenden Driftstrecke der Fall ist. Auf diese Weise werden die Kompensationsgebiete praktisch schnell aufgela den, wenn die Drainspannung sinkt. Bei p-dotierten Kompensa tionsgebieten sperrt der p-Kanal-MOSFET im Normalbetrieb, so dass die p-dotierten Kompensationsgebiete beim Abschalten auf positive Spannung kommen und den JFET aus den Kompensa tionsgebieten und den diese umgebenden Bereichen der Drift strecke bis zu höheren Drainspannungen besser leitend hal ten.

Das erfindungsgemäße Halbleiterbauelement kann ohne weiteres in der herkömmlichen CoolMOS-Aufbautechnik hergestellt wer den, indem nacheinander einzelne Epitaxie-Schritte und Do tierungen vorgenommen werden. Auch der Rand kann in gewöhn licher Weise mit floatenden Kompensationsgebieten und Feld platten realisiert werden.

Die Dotierungen der Kompensationsgebiete, die vorzugsweise p-leitend sind, und der dann n-leitenden Driftstrecke soll ten sich insgesamt im Wesentlichen aufheben bzw. kompensie ren.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Schnittbild durch einen Kompensations-FET als ein erstes Ausführungsbeispiel der Erfindung,

Fig. 2 ein Ersatzschaltbild zu dem Kompensations-FET von Fig. 1,

Fig. 3 ein Schnittbild durch einen CoolMOS-Transistor als ein zweites Ausführungsbeispiel der Erfin dung, und

Fig. 4 ein Ersatzschaltbild für den CoolMOS-Transistor von Fig. 3.

In den Figuren werden für einander entsprechende Bauelemente jeweils die gleichen Bezugszeichen verwendet.

Fig. 1 zeigt einen Kompensations-FET nach einem ersten Aus führungsbeispiel der Erfindung. Bei diesem Kompensations-FET sind in einem Siliziumkörper 1 aus einer n⁺-dotierten Drain- Kontaktschicht 2, einer n-dotierten und eine Driftstrecke bildenden Schicht 3, p-dotierten aktiven Zonen bzw. Zellen 4 und n⁺-dotierten Sourcezonen 5 p-dotierte Kompensationsgebie te 6 vorgesehen. Diese Kompensationsgebiete 6 hängen über p- dotierte Gitterstäbe bzw. Querbalken 7 miteinander zusammen. Eines der Kompensationsgebiete 6 ist über ein p-dotiertes Anschlussgebiet 8 mit einer aktiven Zone 4 verbunden, welche in diesem Fall aber keine Sourcezone 5 enthält.

Gegebenenfalls können noch p^--dotierte Kanalgebiete 9 zwi schen einzelnen aktiven Zonen 4 vorhanden sein. Auf diese Kanalgebiete 9 kann aber auch verzichtet werden.

Weiterhin sind ein Drainkontakt 10 für eine Drainelektrode D, eine Isolierschicht 11 aus Siliziumdioxid, in die Gate schichten 12 aus polykristallinem Silizium für einen Ga teelektrode G und eine Source-Kontaktschicht 13 für eine Sourceelektrode S vorgesehen. Die Kontaktschichten 10 und 13 können beispielsweise aus Aluminium bestehen.

Die schmalen Gitterstäbe bzw. Querbalken 7, die die Kompen sationsgebiete 6 miteinander verbinden, liegen vorzugsweise in einer Ebene. Anstelle solcher Stäbe können gegebenenfalls auch teilweise ganzflächige Verbindungen gewählt werden. Es sollte aber darauf geachtet werden, dass die Gitterstäbe 7 in einem ausreichenden Abstand von den Zonen bzw. Zellen 4 angeordnet sind.

Die Zonen 4 bilden - gegebenenfalls zusammen mit den Kanal gebieten 9 - einen p-Kanal-JFET 14, dessen Gate aus der n- dotierten Schicht 3 besteht. Die Einsatzspannung dieses JFETs 14 steigt mit anwachsender Drainspannung UD auf der Schicht 2 bzw. 3 an, so dass die p-dotierten Kompensations gebiete 6 ein positiveres Potenzial als 0 V erreichen. Damit ist die Gatespannung von n-Kanal-JFETs 15 aus den Kompensa tionsgebieten 6 und den dazwischenliegenden Bereichen der n- dotierten Schicht 3 auf positiven Werten, was zu einem nied rigeren Einschaltwiderstand Ron des Kompensations-FETs auch bei höheren Drainspannungen U_D führt.

Fig. 2 zeigt ein Ersatzschaltbild für den Kompensations-FET von Fig. 1, wobei hier die Kapazität zwischen Drain D und den p-dotierten Kompensationsgebieten 6 durch einen Konden sator C und der Widerstand in den Kompensationsgebieten durch einen Widerstand R veranschaulicht sind. Der Kompensa tions-FET selbst ist mit dem Bezugszeichen 16 versehen.

Die Sourceelektrode S liegt auf Bezugspotenzial, während an Drain eine Spannung +U_D vorgesehen ist.

Fig. 3 zeigt als weiteres Ausführungsbeispiel der Erfindung eine Schnittdarstellung durch einen CoolMOS-Transistor. Die ser CoolMOS-Transistor unterscheidet sich von dem Kompensa tions-FET von Fig. 1 dadurch, dass als Widerstand zwischen bzw. Querbalken 7 miteinander verbunden sind, und Source S ein p-Kanal-FET 17 vorgesehen ist, dessen Drainkontakt 18 aus beispielsweise Aluminium mit dessen Gate 12 verbunden ist. Das Kanalgebiet 9 ist auch hier wie beim Ausführungsbeispiel der Fig. 1 optional. Es kann durch Ionenimplantati on hergestellt werden.

Der p-Kanal-FET 17 wird leitend, wenn die Kompensationsge biete 6 auf negative Spannung kommen, was beispielsweise beim Einschalten des CoolMOS-Transistors der Fall ist. Auf diese Weise werden die Kompensationsgebiete 6 bei sinkender Drainspannung U_D rasch aufgeladen. Dagegen sperrt der p- Kanal-FET 17 im Normalbetrieb, so dass die Kompensationsge biete 6 insgesamt beim Abschalten eine positive Spannung an nehmen und den n-Kanal-JFET 15 bis zu höheren Drainspannun gen U_D besser in einem leitenden Zustand halten.

Fig. 4 zeigt ein Ersatzschaltbild für das Ausführungsbei spiel von Fig. 3. Im Unterschied zum Ersatzschaltbild von Fig. 2 wird hier der Widerstand zwischen den Kompensations gebieten 6 und Source S durch den p-Kanal-FET 17 gebildet.

Bezugszeichenliste

1

Siliziumkörper

2

Drain-Kontaktschicht

3

Schicht

4

Zone

5

Sourcezone

6

Kompensationsgebiete

7

Gitterstäbe

8

Anschlussgebiet

9

Kanalgebiet

10

Drainkontakt

11

Isolierschicht

12

Gateschicht

13

Source-Kontaktschicht

14

p-Kanal-JFET

15

n-Kanal-JFET

16

Kompensations-FET

17

p-Kanal-FET

18

Drainkontakt

Claims

1. Halbleiterbauelement aus einem Halbleiterkörper des einen Leitungstyps, wenigstens zwei Elektroden (S, D), die im Ab stand voneinander auf dem Halbleiterkörper vorgesehen sind, einer im Halbleiterkörper zwischen den wenigstens zwei Elek troden ausgebildeten Driftstrecke (3), im Bereich der Drift strecke (3) in den Halbleiterkörper eingelagerten Kompensa tionsgebieten (6) des anderen, zum einen Leitungstyp entge gengesetzten Leitungstyps und einer mit einer der wenigstens zwei Elektroden verbundenen aktiven Zone (4) des anderen Leitungstyps, dadurch gekennzeichnet, dass die Kompensationsgebiete (6) über einen Widerstand (14, 17) an die aktive Zone (4) angeschlossen sind.

2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der Widerstand ein JFET (14) mit einem Kanal des ande ren Leitungstyps ist.

3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass der Widerstand ein FET (17) mit einem Kanal des anderen Leitungstyps ist.

4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Kompensationsgebiete (6) miteinander verbunden sind.

5. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, dass die Kompensationsgebiete (6) über Gitterstäbe oder Querbalken (7) des anderen Leitungstyps miteinander verbun den sind.

6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein Abstand (a) zwischen Kompensationsgebieten (6) und aktiven Zonen (4) kleiner als die Raumladungszonenbreite bei der Durchbruchspannung zwischen den Kompensationsgebieten (6) und der Driftstrecke (3) ist.

7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass an die aktiven Zonen (4) im Oberflächenbereich des Halbleiterkörpers Kanalgebiete (9) des anderen Leitungstyps angrenzen.

8. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, dass die Kanalgebiete (9) durch Ionenimplantation herge stellt sind.

9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Kompensationsgebiete (6) über ein Anschlussgebiet (8) des anderen Leitungstyps an die aktive Zone (4) angren zen.

10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der eine Leitungstyp der n-Leitungstyp ist.

11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Kompensationsgebiete (6) durch wenigstens Epitaxie- und Dotierungsschritte hergestellt sind.

12. Halbleiterbauelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Driftstrecke (3) durch epitaktisch abgeschiedene Schichten gebildet ist.