DE10105673A1 - Verfahren zur Herstellung eines nach dem Stackprinzip aufgebauten integrierten ferroelektrischen Halbleiterspeichers oder eines DRAM-Halbleiters mit Hoch-epsilon-Material - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines nach dem Stackprinzip aufgebauten integrierten ferroelektrischen Halbleiterspeichers oder eines DRAM-Halbleiterspeichers mit einem Hoch-epsilon-Material als Dielektrikum eines Speicherkondensators. Zwischen der unteren Kondensatorelektrode (4) und einem darunter gebildeten elektrisch leitenden Plug (1) liegt eine Sauerstoffbarriere (3). Um diese Sauerstoffbarriere (3) vor einer seitlichen Oxidation bei einer in Sauerstoffatmosphäre stattfindenden Temperung des Ferroelektrikums (5) (Ferro Anneal) bzw. des Hoch-epsilon-Materials des Dielektrikums zu schützen, wird vor diesem Temperungsschritt ein Hochtemperatur-RTP-Schritt bei einer Temperatur zwischen annähernd 700 DEG C und 1000 DEG C ausgeführt.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines integrierten nach dem Stackprinzip aufgebauten ferroelektri­ schen Halbleiterspeichers oder ein Verfahren zur Herstellung eines DRAM-Halbleiters mit einem Hoch-ε-Material als Dielek­ trikum eines Speicherkondensators sowie eine derartige fer­ roelektrische Halbleiterspeicherschaltung und einen derarti­ gen DRAM-Halbleiterspeicher mit einem Hoch-ε-Material als Dielektrikum des Speicherkondensators.

Beim Aufbau eines integrierten ferroelektrischen Halbleiter­ speichers nach dem Stackprinzip sowie von integrierten DRAM- Halbleiterspeichern mit einem Hoch-ε-Material als Dielektri­ kum eines Speicherkondensators werden typischerweise Transi­ storen auf dem Wafer hergestellt, anschließend ein Zwischen­ oxid abgeschieden und auf diesem Zwischenoxid die ferroelek­ trischen bzw. Speicherkondensatoren mit dem Hoch-ε-Dielektri­ kum hergestellt. Die Verbindung zwischen den Auswahltransi­ storen und den Kondensatoren wird durch eine leitende Ver­ bindung erreicht, die sich beim Stackprinzip als Plug unmit­ telbar unter dem Kondensator befindet. Als Dielektrikum zwi­ schen den Elektroden des Kondensators wird im Falle ferroe­ lektrischer Halbleiterspeicher ein ferroelektrisches Materi­ al. zum Beispiel SrBi₂(Ta, Nb₂)O₉ (SBT oder SBTN) eingesetzt, oder es kommen im Falle von DRAM-Halbleiterspeichern mit ei­ nem Hoch-ε-Material als Dielektrikum paraelektrische Materia­ lien zum Einsatz, zum Beispiel (Ba, Sr) TiO₃ (BST). Die Kon­ densatorelektroden bestehen aus einem Edelmetall, das hohen Temperaturen in O₂ widersteht. Als Elektrodenmaterialien kom­ men in Frage Pt, Pd, Ir, Rh, Ru, RuOx, IrOx, RhOx, SrRuO₃, LaSrCoOx (LSCO) und andere geeignete Kondensatorelektroden­ materialien.

Um das Dielektrikum bzw. Ferroelektrikum zu konditionieren, muss dieses in einer Sauerstoffatmosphäre bei Temperaturen von bis zu 800°C getempert werden. Bei diesem im Falle der ferroelektrischen Halbleiterspeicher als Ferro Anneal be­ zeichneten Temperungsvorgang kann der Sauerstoff den leiten­ den Plug, der meist aus Polysilizium oder Wolfram besteht, oxidieren. Deshalb müssen Maßnahmen getroffen werden, um den Plug vor Oxidation zu schützen, da andernfalls die elektri­ sche Verbindung zwischen dem Speicherkondensator, d. h. des­ sen unterer Elektrode und dem Auswahltransistor irreversibel unterbrochen wird. Außerdem sollen Reaktionen zwischen den Kondensatorelektroden, dem Ferroelektrikum und dem leitenden Plug vermieden werden, sofern sie die Funktionalität des Chips beeinträchtigen.

Man bringt daher zwischen der unteren Kondensatorelektrode und dem Polysilizium- oder Wolframplug eine Sauerstoffbar­ riere auf, die die Oxidation des Plugs in der Sauerstoffat­ mosphäre des Temperungsvorgangs (Ferro Anneal) verhindern soll. Allerdings bereitet es große Schwierigkeiten, bei dem Temperungsvorgang die Oxidation der Sauerstoffbarriere von der Seite her zu verhindern. Natürlich ist die Oxidation der Sauerstoffbarriere von der Seite nur einer von mehreren Me­ chanismen.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Ver­ fahren zur Herstellung eines nach dem Stackprinzip aufgebau­ ten integrierten ferroelektrischen Halbleiterspeichers oder eines DRAM-Halbleiters mit einem Hoch-ε-Material als Dielek­ trikum des Speicherkondensators, bei denen eine Sauerstoff­ barriere zwischen einer unteren Kondensatorelektrode und ei­ nem darunter gebildeten elektrisch leitenden Plug, der diese Kondensatorelektrode mit einer Halbleiterelektrode verbindet, abgeschieden wird, so anzugeben, dass beim Temperungs­ vorgang des Dielektrikums bzw. Ferroelektrikums in der Sau­ erstoffatmosphäre die Oxidation der Sauerstoffbarriere ver­ hindert und die Ausbeute derartiger integrierter DRAM-Halb­ leiterspeicher bzw. nach dem Stackprinzip aufgebauter inte­ grierter ferroelektrischer Halbleiterspeicherschaltungen er­ höht werden kann.

Diese Aufgabe wird anspruchsgemäß gelöst.

Die Erfindung geht von der experimentell gewonnenen Erkennt­ nis aus, dass ein Hochtemperaturbehandlungsschritt der Sau­ erstoffbarriere (RTP-Schritt ist "rapid thermal processing") vor dem Temperungsvorgang und mit einer Temperatur, die hö­ her ist als die Temperatur des Temperungsvorgangs des Ferro­ elektrikums bzw. Hoch-ε-Material-Dielektrikums, die Sauer­ stoffbarriere thermisch stabilisiert bzw. konditioniert. Da­ durch behält sie ihre Barriereeigenschaft deutlich länger als ohne diesen RTP-Schritt. Der beim RTP-Schritt vorge­ schlagene Temperaturbereich liegt zwischen 700°C und 1000°C und bevorzugt zwischen 800°C und 900°C, während für den in der Sauerstoffatmosphäre stattfindenden Temperungsvorgang des Ferroelektrikums (Ferro Anneal) bzw. des Hoch-ε-Material- Dielektrikums tiefere Temperaturen von 650 bis 800°C verwen­ det werden. Es hat sich gezeigt, dass besonders die Grenz­ flächen der Sauerstoffbarriere zu einem Poly-Si-Plug durch eine beim RTP-Schritt stattfindende Silizidierung des Me­ talls der Sauerstoffbarriere konditioniert werden.

Da im Falle des ferroelektrischen Halbleiterspeichers bzw. beim DRAM-Halbleiterspeicher mit einem Hoch-ε-Material als Dielektrikum der RTP-Schritt vor dem Temperungsschritt und selbstverständlich nach der Abscheidung der Sauerstoffbar­ riere ausgeführt werden muss, kann der RTP-Schritt vor, be­ vorzugt aber nach der Abscheidung des Ferroelektrikums (zum Beispiel aus SBT) oder des Dielektrikums (zum Beispiel mit dem Hoch-ε-Material BST) durchgeführt werden. Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ist, dass mit Hilfe des vorgeschlagenen RTP-Schritts die Kristallisation des Ferro- bzw. Dielektrikums verbessert und damit das thermi­ sche Budget verringert und eine Erhöhung der remanenten Po­ larisation des Ferroelektrikums bzw. Erhöhung der Dielektri­ zitätskonstanten ε des Hoch-ε-Dielektrikums erreicht werden kann.

Nachstehend wird ein bevorzugtes Ausführungsbeispiel eines erfindungsgemäßen Konditionierverfahrens für die Sauerstoff­ barriere bezogen auf die Zeichnung beschrieben. Die Zeich­ nungsfiguren zeigen im einzelnen:

Fig. 1 einen schematischen Querschnitt eines Abschnitts eines ferroelektrischen Halbleiterspeichers oder eines DRAM-Speichers mit einem Hoch-ε-Material, der die Abscheidung einer Sauerstoffbarriere auf einem Zwischenoxid veranschaulicht,

Fig. 2 einen Querschnitt gemäß Fig. 1, der die Abschei­ dung der unteren Kondensatorelektrode auf der Sauerstoffbarriere und deren Strukturierung zeigt,

Fig. 3A einen Querschnitt gemäß Fig. 1 zur Veranschauli­ chung eines erfindungsgemäßen RTP-Schritts für die Sauerstoffbarriere,

Fig. 3B einen schematischen Querschnitt, der eine Varian­ te gegenüber dem Aufbau von Fig. 3A zeigt.

Obwohl sich die nachstehende Beschreibung beispielhaft auf eine nach dem Stackprinzip aufgebauten ferroelektrischen Halbleiterspeicher bezieht, soll hier bemerkt werden, dass das erfindungsgemäße Herstellungsverfahren nicht auf die Konditionierung einer Sauerstoffbarriere integrierter nach dem Stackprinzip aufgebauter ferroelektrischer Halbleiter­ speicher beschränkt ist sondern auch bei integrierten DRAM- Halbleiterspeichern mit einem Hoch-ε-Material des Dielektri­ kums des Speicherkondensators immer dort, wo die Sauerstoff­ barriere vor der Oxidation bei dem Temperungsschritt des Ferroelektrikums bzw. Dielektrikums geschützt werden muss, anwendbar ist.

Der in Fig. 1 gezeigte schematische Querschnitt durch einen Abschnitt eines Halbleiterspeicherwafers zeigt eine Sauer­ stoffbarriere 3, die in dem Wafer über einem elektrisch lei­ tenden Plug 1 und über einem Zwischenoxid 2 liegt und zum Schutz des Plugs 1 vor Oxidation dient. In Fig. 1 ist die Sauerstoffbarriere 3 noch unstrukturiert.

Fig. 2 zeigt, dass eine untere Kondensatorelektrode 4 über der strukturierten Sauerstoffbarriere 3 gebildet und struk­ turiert ist.

Fig. 3A zeigt in einer ähnlichen Schnittansicht wie Fig. 1 und Fig. 2 ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens. In Fig. 3A ist über der bereits strukturierten unteren Kondensatorelektrode 4 das Ferroelektrikum 5 abge­ schieden und strukturiert worden. Das Ferroelektrikum 5 ist in dem in Fig. 3A veranschaulichten Zustand noch nicht dem Ferro Anneal Temperungsvorgang unter Sauerstoffatmosphäre unterworfen worden.

Vor diesem Ferro Anneal Temperungsvorgang wird erfindungsge­ mäß ein Hochtemperatur-RTP-Schritt in einem Temperaturbe­ reich von etwa 700°C bis 1000°C, bevorzugt 800°C bis 900°C durchgeführt. Das in Fig. 3A gezeigte Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens macht deutlich, dass der RTP-Konditioniervorgang die Grenzfläche zwischen dem Plug 1 und der Sauerstoffbarriere 3 konditioniert und dadurch die Oxidation von der Seite bei der nachfolgenden Temperung des Ferroelektrikums 5 in Sauerstoff (Ferro Anne­ al) verhindert.

Es ist zu erwähnen, dass das Material der Sauerstoffbarriere 3 bevorzugt Ir oder IrOx ist. Unter der Sauerstoffbarriere 3 kann eine (nicht gezeigte) Haftschicht gebildet sein. Der RTP-Schritt initiert dann eine Silizidierung der Haftschicht zu TiSi_x.

Fig. 3B zeigt gegenüber dem in Fig. 3A dargestellten Aufbau eine Variante, bei der das Ferroelektrikum 5 die untere Kon­ densatorelektrode 4 und die Sauerstoffbarriere überlappt. Auch hier wird vor dem Ferro Anneal des Ferroelektrikums 5 der RTP-Schritt ausgeführt.

Bei einem Versuchsmuster eines nach dem Stackprinzip aufge­ bauten integrierten ferroelektrischen Halbleiterspeichers wurde für das Ferroelektrikum 5 SBT verwendet und eine De­ signrule von 0,5 µm eingehalten, wobei die untere Kondensa­ torelektrode 4 1,2 µm Durchmesser hat. Der erfindungsgemäße Hochtemperatur-RTP-Schritt für die Sauerstoffbarriere 3 wur­ de bei 800°C, 15 Sekunden lang in Sauerstoff durchgeführt und anschließend die Temperung des Ferroelektrikums 5 bei 675°C 15 Minuten lang in Sauerstoff in einem Temperofen.

Überraschenderweise erhöht der RTP-Schritt, wenn er, wie be­ vorzugt, nach der Abscheidung des Ferroelektrikums 5 ausge­ führt wird, auch dessen remanente Polarisation.

Bei einem DRAM-Halbleiterspeicher mit Hoch-ε-Material für das Dielektrikum des Speicherkondensators wird überraschender­ weise die Dielektrizitätskonstante des Dielektrikums durch den RTP-Schritt erhöht.

Bezugszeichenliste

1

Plug

2

Zwischenoxid

3

Sauerstoffbarriere

4

untere Kondensatorelektrode

5

Ferroelektrikum
RTP Rapid Thermal Processing (Hochtemperaturkonditio­ nierschritt)

Claims (5)

1. Verfahren zur Herstellung eines nach dem Stackprinzip aufgebauten integrierten ferroelektrischen Halbleiterspei­ chers oder eines DRAM-Halbleiterspeichers mit einem Hoch-ε- Material als Dielektrikum eines Speicherkondensators, bei denen eine Sauerstoffbarriere (3) zwischen einer unteren Kondensatorelektrode (4) und einem darunter gebildeten elek­ trisch leitenden Plug (1), der diese Kondensatorelektrode (4) mit einer Halbleiterelektrode verbindet, abgeschieden wird, dadurch gekennzeichnet, dass ein Hochtemperatur-RTP-Schritt bei einer Temperatur zwischen annähernd 700°C und 1000°C, bevorzugt zwischen 800°C und 900°C nach der Abscheidung der Sauerstoffbarriere (3), bevorzugt nach Abscheidung des Ferroelektrikums oder Hoch-ε-Material-Dielektrikums aber vor einem Temperungspro­ zess des Ferroelektrikums (5) bzw. Hoch-ε-Material- Dielektrikums des Speicherkondensators ausgeführt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Temperatur beim Temperungsprozess des Ferroelektri­ kums bzw. des Hoch-ε-Material-Dielektrikums des Speicherkon­ densators unterhalb der Temperatur beim RTP-Schritt liegt.

3. Integrierter ferroelektrischer Halbleiterspeicher, der nach dem Stackprinzip aufgebaut ist und der zwischen einer unteren Kondensatorelektrode (4) eines ferroelektrischen Kondensators und einem darunterliegenden elektrisch leiten­ den Plug (1), der die Kondensatorelektrode (4) mit einer Halbleiterelektrode verbindet, eine Sauerstoffbarriere auf­ weist, dadurch gekennzeichnet, dass die Sauerstoffbarriere (3) nach ihrer Abscheidung, be­ vorzugt nach der Abscheidung und vor der Temperung des Ferroelektrikums einem Hochtemperatur-RTP-Schritt bei einer Temperatur zwischen annähernd 700°C und 1000°C, bevorzugt zwischen 800°C und 900°C konditioniert ist.

4. Integrierte DRAM-Halbleiterspeicher mit einem Hoch-ε-Mate­ rial als Dielektrikum eines Speicherkondensators, der zwi­ schen einer unteren Kondensatorelektrode (4) und einem dar­ unter liegenden elektrisch leitenden Plug (1), der die Kon­ densatorelektrode (4) mit einer Halbleiterelektrode verbin­ det, eine Sauerstoffbarriere (3) aufweist, dadurch gekennzeichnet, dass die Sauerstoffbarriere (3) nach ihrer Abscheidung be­ vorzugt nach der Abscheidung des Dielektrikums und vor dem Temperungsvorgang des Dielektrikums einem Hochtemperatur- RTP-Schritt bei einer Temperatur zwischen annähernd 700°C und 1000°C, bevorzugt zwischen 800°C und 900°C konditioniert ist.

5. Integrierter ferroelektrischer Halbleiterspeicher oder DRAM-Halbleiterspeicher mit einem Hoch-ε-Material als Dielek­ trikum gemäß Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Sauerstoffbarriere (3) aus Ir/IrOx besteht.