DE10054339A1

DE10054339A1 - Schaltregler

Info

Publication number: DE10054339A1
Application number: DE2000154339
Authority: DE
Inventors: Ordwin Haase; Alexander Mueller
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-11-03
Filing date: 2000-11-03
Publication date: 2002-05-23

Abstract

Die vorliegende Erfindung betrifft einen Schaltregler, der folgende Merkmale aufweist: DOLLAR A - Eingangsklemmen (EK1, EK2) zum Anlegen einer Eingangsspannung (Uin), DOLLAR A - Ausgangsklemmen (AK1, AK2) zum Bereitstellen einer Ausgangsspannung (Uout) für eine Last (R¶L¶), DOLLAR A - ein induktives Speicherelement (L) und ein dazu in Reihe geschaltetes kapazitives Speicherelement (C), DOLLAR A - einen ersten Schalter (S1) zum Anschließen des induktiven Speicherelements an eine der Eingangsklemmen (EK1), DOLLAR A - einen zweiten Schalter (S2) zum Kurzschließen des kapazitiven Speicherelements (C). DOLLAR A Die Erfindung betrifft des weiteren ein Verfahren zur Umwandlung einer Eingangsspannung in eine Ausgangsspannung.

Description

Die vorliegende Erfindung betrifft einen Schaltregler.

Aufgabe eines Schaltreglers ist es, eine gleichförmige Ein gangsspannung in eine gleichförmige Ausgangsspannung zur Ver sorgung einer Last umzuwandeln. Die Ausgangsspannung soll da bei unabhängig von Änderungen der Eingangsspannung und/oder Laständerungen wenigstens annäherungsweise konstant gehalten werden.

Bei Schaltreglern unterscheidet man sogenannte "Buck- Converter", die in der Lage sind, aus der Eingangsspannung eine Ausgangsspannung zu erzeugen, deren Amplitude kleiner als die der Eingangsspannung ist, und sogenannte "Boost Con verter", die aus der Eingangsspannung eine Ausgangsspannung mit größerer Amplitude erzeugen.

Der grundlegende Aufbau eines Buck-Converters ist in Stengl/Tihanyi: "Leistungs-MOS-FET-Praxis", Pflaum Verlag, 1992, Seite 176, Bild 8.19.7 beschrieben, der Buck-Converter weist Eingangsklammen zum Anlegen der Eingangsspannung und Ausgangsklemmen, an denen die Ausgangsspannung abgreifbar ist, auf. Zwischen den Eingangsklemmen ist ein als MOSFET ausgebildeter Schalter, eine Spule und ein Kondensator in Reihe geschaltet. Die Ausgangsspannung liegt dabei über dem Kondensator an. Eine parallel zu der Reihenschaltung aus Spu le und Kondensator geschaltete Diode dient als Freilaufele ment für den Spulenstrom bei geöffnetem Schalter.

Der Schalter wird nach Maßgabe eines Anateuersignals getaktet geöffnet und geschlossen, wobei die Ausgangsspannung über die Taktfrequenz und/oder die Einschaltdauer eingestellt werden kann.

Bild 8.19.8 der genannten Veröffentlichung zeigt einen Boost- Converter, der ebenfalls Eingangsklemmen zum Anlegen der Ein gangsspannung und Ausgangsklemmen zum Bereitstellen der Aus gangsspannung aufweist. An die Eingangsklemmen ist dabei eine Reihenschaltung einer Spule und eines als MOSFET ausgebilde ten Schalters angeschlossen, wobei parallel zu dem Schalter eine Diode und ein Spule in Reihe geschaltet sind. Die Aus gangsspannung ist bei dem Boost-Converter ebenfalls über dem Kondensator abgreifbar.

Es besteht ein Bedarf nach Schaltreglern, die in der Lage sind eine gewünschte Ausgangsspannung sowohl aus einer klei neren Eingangsspannung als auch aus einer größeren Eingangs spannung erzeugen zu können, um den Schaltregler möglichst vielseitig für verschiedenste Eingangsspannungen verwenden zu können.

Dazu wurde vorgeschlagen, einen Buck-Converter und einen Bo ost-Converter zu kombinieren, wobei der Boost-Converter für Eingangsspannungen bis zu einem vorgegebenen ersten Amplitu denwert der Eingangsspannung die Ausgangsspannung erzeugt und wobei der Buck-Converter ab einem vorgegebenen zweiten Ampli tudenwert der Eingangsspannung die Ausgangsspannung erzeugt. Um einen gleichzeitigen Betrieb des Boost-Converters und des Buck-Converters zu vermeiden, ist der zweite Amplitudenwert, ab welchem der Buck-Converter einsetzt, größer als der erste Amplitudenwert, ab welchem der Boost-Converter aussetzt. Für dazwischen liegende Werte der Eingangsspannung bildet die Eingangsspannung direkt die Ausgangsspannung. Die Ausgangs spannung kann dadurch allerdings nicht konstant gehalten wer den.

Ziel der vorliegenden Erfindung ist es, einen Schaltregler zur Verfügung zu stellen, der in der Lage ist, eine vorgege bene Ausgangsspannung aus einer Eingangsspannung zu erzeugen, die größer, kleiner oder gleich der Ausgangsspannung sein kann.

Dieses Ziel wird durch einen Schaltregler gemäß den Merkmalen des Anspruchs 1 gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Der erfindungsgemäße Schaltregler weist Eingangsklemmen zum Anlegen einer Eingangsspannung, Ausgangsklemmen zum Bereit stellen einer Ausgangsspannung für eine Last, ein induktives Speicherelement und ein dazu in Reihe geschaltetes kapaziti ves Speicherelement, einen ersten Schalter zum Anschließen des induktiven Speicherelements an eine der Eingangsklemmen und einen zweiten Schalter zum Kurzschließen des kapazitiven Speicherelements auf.

Der erfindungsgemäße Schaltregler kann als Buck-Converter be trieben werden, wenn der zweite Schalter dauernd geöffnet ist und der erste Schalter getaktet geschlossen und geöffnet wird. Und der erfindungsgemäße Schaltregler kann als Boost- Converter betrieben werden, wenn der erste Schalter dauernd geschlossen ist und der zweite Schalter getaktet geöffnet und geschlossen wird.

Vorzugsweise wird der Schaltregler jedoch derart betrieben, dass bei jedem Schaltvorgang sowohl der erste als auch der zweite Schalter geschlossen werden, wobei die Ausgangsspan nung über das Verhältnis der Einschaltdauern des ersten und zweiten Schalters geregelt wird.

Gemäß einer Ausführungsform der Erfindung ist eine erste An steuerschaltung zur Bereitstellung eines ersten Ansteuersig nals für den ersten Schalter und eine zweite Ansteuerschal tung zur Bereitstellung eines zweiten Ansteuersignals für den zweiten Schalter vorgesehen. Der ersten und zweiten Ansteuer schaltung ist vorzugsweise ein von der Ausgangsspannung ab hängiges Ausgangsspannungssignal und ein von einem Strom durch die Spule abhängigen Stromsignal zur Bereitstellung der Ansteuersignale zugeführt.

Die erste und zweite Ansteuerschaltung weisen bei einer Ausführungsform der Erfindung jeweils einen Regelver stärker zum Vergleich des Ausgangsspannungssignals mit einem ersten bzw. zweiten Referenzsignal und zur Bereit stellung eines ersten bzw. zweiten Regelsignals auf. Die ersten und zweiten Regelsignale werden vorzugsweise mit dem Stromsignal oder einem von dem Stromsignal abhängi gen Signal verglichen, um ein Ansteuersignal für ein Flip-Flop zu bilden, wobei am Ausgang des in der ersten und Ansteuerschaltung vorhandenen ersten Flip-Flop das erste Ansteuersignal und am Ausgang des in der zweiten Ansteuerschaltung vorhandenen zweiten Flip-Flop das zweite Ansteuersignal zur Verfügung steht. Vorzugsweise werden die Flip-Flops in regelmäßigen Zeitabständen nach Maßgabe eines Taktsignals gesetzt und abhängig von Ver gleichen des ersten und zweiten Regelsignals mit dem Stromsignal zurückgesetzt.

Bei einem derartigen Schaltregler, bei dem Flip-Flops in den Ansteuerschaltungen nach Maßgabe eines Taktsignals gesetzt werden, beginnen beide Schalter gleichzeitig zu leiten. Die in den Ansteuerschaltungen gebildeten Regel signale, nach deren Maßgabe die Flip-Flops zurückgesetzt und damit die Schalter gesperrt werden, sind so aufein ander abgestimmt, dass der zweite Schalter zeitlich stets vor dem ersten Schalter sperrt.

Bei geschlossenem ersten Schalter steigt der Strom durch die Spule linear an, wobei die Steigung des Stroman stiegs von der Eingangsspannung abhängig ist. Das Strom signal enthält dadurch eine Information über den Wert der Eingangsspannung, wobei die Einschaltdauer des ers ten und zweiten Schalters von dem Stromsignal und damit von der Eingangsspannung abhängig ist. Die Verstärkung des ersten Regelverstärkers ist vorzugsweise größer als die des zweiten Regelverstärkers, wodurch das erste Re gelsignal stets größer als das zweite Regelsignal ist. Erfolgt die Ansteuerung des ersten und zweiten Schalters derart, dass die Schalter nach dem Einschalten so lange geschlossen bleiben bis das Stromsignal das jeweilige Regelsignal übersteigt, so ist sichergestellt, dass der erste Schalter stets länger als der zweite Schalter ge schlossen ist. Bei einem derartigen Schaltregler "domi niert" der Buck-Betrieb.

Die vorliegende Erfindung wird nachfolgend in Ausfüh rungsbeispielen anhand von Figuren näher erläutert. Es zeigt:

Fig. 1 Blockschaltbild einer ersten Ausführungsform eines erfindungsgemäßen Schaltreglers;

Fig. 2 Schaltregler nach Fig. 1 mit einer detaillier ten Darstellung von Ansteuerschaltungen zur Be reitstellung von Ansteuersignalen für die Schalter;

Fig. 3 Zeitliche Verläufe einiger in Fig. 3 einge zeichneter Signale,

Fig. 4 Verlauf des Duty-Cycle des ersten und zweiten Schalters (Fig. 4a) im vergleich zu der Ein gangsspannung (Fig. 4b);

Fig. 5 Schaltregler gemäß einer weiteren Ausführungs form der Erfindung.

In den Figuren bezeichnen, sofern nicht anders angege ben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.

Fig. 1 zeigt ein erstes Ausführungsbeispiel eines erfin dungsgemäßen Schaltreglers zur Umwandlung einer Eingangsspan nung Uin in eine Ausgangsspannung Uout. Der Schaltregler weist Eingangsklemmen EK1, EK2 zum Anlegen der Eingangsspan nung Uin und Ausgangsklemmen AK1, AK2 zum Bereitstellen der Ausgangsspannung Uout auf. An die Ausgangsklemmen AK1, AK2 ist eine Last, die in dem Ausführungsbeispiel als Ohmscher Widerstand R_L dargestellt ist, zur Versorgung mit der Aus gangsspannung Uout anschließbar. Der Schaltregler weist wei terhin ein induktives Speicherelement L, im vorliegenden Fall eine Drossel, auf, welche in Reihe zu einem ersten Schalter S1 geschaltet ist, über den die Drossel L an die erste Ein gangsklemme EK1 anschließbar ist. In Reihe zu der Drossel L ist weiterhin ein kapazitives Speicherelement C2, im vorlie genden Fall ein Kondensator, geschaltet, über dem die Aus gangsspannung Uout abgreifbar ist. Zwischen die Drossel L und den Kondensator C2 ist weiterhin eine Diode D3 geschaltet, wobei ein zweiter Schalter S2 parallel zu der Reihenschaltung dieser Diode D3 und des Kondensators C2 geschaltet ist. Die Diode D3 verhindert, daß der Kondensator C2 bei geschlossenem zweiten Schalter S2 über den Schalter S2 entladen wird. Pa rallel zu der Reihenschaltung der Drossel L und des zweiten Schalters S2 ist zudem eine weitere Diode D2 geschaltet, wel che als Freilaufdiode für die Drossel L dient.

An die Eingangsklemmen EK1, EK2 ist weiterhin eine Gleich richteranordnung bestehend aus einer Reihenschaltung einer Diode D1 und eines Kondensators C1 geschaltet, deren Aufgabe es ist, kurzfristige Schwankungen der Eingangsspannung Uin auszugleichen. Auf diese Gleichrichteranordnung D1, C1 kann verzichtet werden, wenn eine ideale Gleichspannung als Ein gangsspannung Uin zur Verfügung steht. Im vorliegenden Fall liegt über dem Kondensator C1 eine Gleichspannung an, die der Eingangsspannung Uin abzüglich der Durchlassspannung der Dio de D1 entspricht.

Der dargestellte Schaltregler kann als Buck-Converter betrie ben werden, wenn der zweite Schalter S2 dauerhaft geöffnet ist und der erste Schalter S1 getaktet geöffnet und geschlos sen wird. Die Drossel L und der Speicherkondensator C2 nehmen solange Energie auf, solange der erste Schalter S1 geschlos sen ist, wobei die Drossel L bei anschließend geöffnetem Schalter wenigstens einen Teil der darin gespeicherten Ener gie an den Speicherkondensator C2 abgibt. Die Ausgangsspan nung Uout ist bei einem Buck-Converter geringer als die Ein gangsspannung Uin. Die Diode D2 schließt bei geöffnetem ers ten Schalter S1 den Stromkreis zwischen der Drossel L, der Diode D3 und dem Kondensator C2.

Der dargestellte Schaltregler kann auch als Boost-Converter betrieben werden, wenn der erste Schalter S1 dauernd ge schlossen ist und der zweite Schalter S2 getaktet geschlossen und geöffnet wird. Die Drossel L nimmt bei geschlossenem zweiten Schalter S2 Energie auf und gibt wenigstens einen Teil der aufgenommenen Energie bei anschließend geöffnetem zweiten Schalter S2 über die Diode D3 an den Speicherkonden sator C2 ab. Die Ausgangsspannung Uout ist bei einem Betrieb des Schaltreglers als Boost-Converter größer als die Ein gangsspannung Uin.

Obwohl der erfindungsgemäße Schaltregler aufgrund seines Auf baus ausschließlich als Buck-Converter oder ausschließlich als Boost-Converter betrieben werden kann, werden der erste und zweite Schalter S1, S2 vorzugsweise derart angesteuert, daß bei jedem Schaltvorgang beide Schalter S1, S2 geschlossen werden, wobei das Verhältnis der Einschaltdauern des ersten und zweiten Schalters S1, S2 abhängig von der Eingangsspan nung Uin variiert und wobei die Einschaltdauer des zweiten Schalters S2 stets geringer als die Einschaltdauer des ersten Schalters S1 ist. Auf diese Weise kann mittels des erfin dungsgemäßen Schaltreglers eine konstante Ausgangsspannung Uout aus einer Eingangsspannung Uin erzeugt werden, wobei die Eingangsspannung Uin größer, kleiner oder gleich der Aus gangsspannung Uout sein kann.

Der erfindungsgemäße Schaltregler weist eine erste Ansteuer schaltung AN1 zur Bereitstellung eines ersten Ansteuersignals AS1 für den ersten Schalter S1 und eine zweite Ansteuerschal tung AN2 zur Bereitstellung eines zweiten Ansteuersignals AS2 für den zweiten Schalter S2 auf. Den Ansteuerschaltungen AN1, AN2 ist jeweils ein von der Ausgangsspannung Uout abhängiges Ausgangsspannungssignal US zugeführt, wobei die Ansteuer schaltungen AN1, AN2 die Ansteuersignale AS1, AS2 abhängig von dem Ausgangsspannungssignal US erzeugen, um bei einer Än derung der Ausgangsspannung Uout durch Ändern der Einschalt dauern der ersten und zweiten Schalter S1, S2 die Energieauf nahme des Schaltreglers und damit die Ausgangsspannung Uout nachzuregeln. Zur Bereitstellung des Ausgangsspannungssignals US ist eine Messanordnung MA1 zwischen die Ausgangsklemmen AK1, AK2 geschaltet, die in dem Ausführungsbeispiel eine Rei henschaltung zweier Widerstände R1, R2 aufweist, wobei das Ausgangsspannungssignal US als Spannung an einem den beiden Widerständen R1, R2 gemeinsamen Knoten abgreifbar ist.

Den Ansteuerschaltungen AN1, AN2 ist weiterhin ein Stromsig nal IS zugeführt, welches von einem in den Schaltregler flie ßenden Strom Iin abhängig ist. Das Stromsignal IS wird durch eine Strommessanordnung MA2 bereitgestellt, welche den in den Schaltregler fließenden Strom Iin misst.

Die ersten und zweiten Schalter S1, S2 sind mittels der An steuersignale AS1, AS2 vorzugsweise derart angesteuert, daß sie gleichzeitig schließen und daß der zweite Schalter S2 zeitlich vor dem ersten Schalter S1 öffnet, wobei über das Verhältnis der Einschaltdauer des ersten Schalters S1 zu der Einschaltdauer des zweiten Schalters S2 die Ausgangsspannung Uout abhängig von der Eingangsspannung Uin eingestellt werden kann. Wird der zweite Schalter S2 gar nicht geschlossen, so arbeitet der Schaltregler als Buck-Converter, bleibt der zweite Schalter S2 so lange wie der erste Schalter S1 einge schaltet, so funktioniert der Schaltregler als Boost- Converter. Wird der Schaltregler derart betrieben, daß die beiden Schalter S1, S2 gleichzeitig einschalten und daß der zweite Schalter S2 vor dem ersten Schalter S1 öffnet, so re sultiert daraus eine Art "mixed-mode" der es ermöglicht, eine annäherungsweise konstante Ausgangsspannung Uout aus einer größeren oder kleineren Eingangsspannung Uin zu bilden.

Fig. 2 zeigt den Schaltregler gemäß Fig. 1, wobei der Auf bau der Ansteuerschaltungen AN1, AN2 detaillierter darge stellt ist.

Jede Ansteuerschaltung AN1, AN2 weist in dem Ausführungsbei spiel einen Regelverstärker RV1, RV2 auf, dem jeweils das Ausgangsspannungssignal US zugeführt ist. Die Regelverstärker RV1, RV2 sind als integrierende Regelverstärker ausgeführt und vergleichen das Ausgangsspannungssignal US mit jeweils einem Referenzsignal Vref1, Vref2, wobei am Ausgang jedes Re gelverstärkers RV1, RV2 ein Regelsignal RS1, RS2 anliegt, welches dem zeitlichen Mittelwert der Differenz zwischen dem jeweiligen Referenzsignal Vref1, Vref2 und dem Ausgangsspan nungssignal US entspricht.

Den Regelverstärkern RV1, RV2 ist jeweils ein Komparator K1, K2 nachgeschaltet, wobei in dem Ausführungsbeispiel dem Mi nus-Eingang des Komparators K1, K2 das am Ausgang des jewei ligen Regelverstärkers RV1, RV2 anliegende Regelsignal RS1, RS2 zugeführt ist. An den Plus-Eingängen der Komparatoren K1, K2 liegt das von der zweiten Messanordnung MA2 bereitgestell te Stromsignal IS an.

Den Komparatoren K1, K2 ist jeweils eine Speicherschaltung RSF1, RSF2 nachgeschaltet, die in dem Ausführungsbeispiel ge mäß Fig. 2 als RS-Flip-Flops ausgebildet sind. Ein Kompara torausgangssignal KS1 des Komparators K1 ist dabei einem Re set-Eingang des RS-Flip-Flops RSF1 in der ersten Ansteuerschaltung AN1 und ein Komparatorausgangssignal KS2 des Kompa rators K2 ist einem Reset-Eingang des RS-Flip-Flops RSF2 in der Ansteuerschaltung AN2 zugeführt. Weiterhin ist ein Takt generator TG vorhanden, welcher ein Taktsignal TS bereit stellt, welches Set-Eingängen der RS-Flip-Flops RSF1, RSF2 zugeführt ist. An einem Ausgang Q des RS-Flip-Flops RSF1 der ersten Ansteuerschaltung AN1 steht das erste Ansteuersignal AS1 für den ersten Schalter S1 und an einem Ausgang Q des RS- Flip-Flops RSF2 der zweiten Ansteuerschaltung AN2 steht das zweite Ansteuersignal AS2 für den zweiten Schalter S2 zur Verfügung.

Die erfindungsgemäße Schaltungsanordnung gemäß Fig. 2 wird nachfolgend unter Verwendung der in Fig. 3 gezeigten Signal verläufe erläutert. Fig. 3a zeigt einen zeitlichen Aus schnitt des Verlaufes des Stromsignals IS, und des ersten und zweiten Regelsignals RS1, RS2. Fig. 3b zeigt einen zeitli chen Ausschnitt des Verlaufes des ersten Ansteuersignals AS1. Fig. 3c zeigt einen zeitlichen Ausschnitt des Verlaufes des zweiten Ansteuersignals AS2 und Fig. 3d zeigt einen zeitli chen Ausschnitt des Verlaufes des Taktsignals TS.

Werden mit Beginn eines Impulses des Taktsignals TS zum Zeit punkt t0 das erste und zweite Flip-Flop RSF1, RSF2 gesetzt, so nehmen die Ansteuersignale AS1, AS2 einen High-Pegel an und die beiden Schalter S1, S2 werden geschlossen. Hierzu sei angemerkt, daß für die folgende Beschreibung angenommen ist, daß die beiden Schalter S1, S2 jeweils bei einem High-Pegel des Ansteuersignals AS1, AS2 leiten und bei einem Low-Pegel sperren. Derartige Schalter sind beispielsweise n-leitende MOS-FET, wobei die Ansteuersignale AS1, AS2 bei Verwendung derartiger MOS-FET an die Gate-Elektroden dieser Bauelemente angelegt werden. Selbstverständlich ist der erfindungsgemäße Schaltregler auch mit Schaltern S1, S2 realisierbar, welche bei einem Low-Pegel leiten und bei einem High-Pegel sperren. Die in Fig. 3 dargestellten Ansteuersignale AS1, AS2 sind bei Verwendung derartiger Schalter in bekannter Weise zu in vertieren.

Leiten der erste und zweite Schalter S1, S2 angesteuert durch die Ansteuersignale AS1, AS2 ab dem Zeitpunkt t0, so liegt annäherungsweise die gesamte Eingangsspannung Uin über der Drossel L an. Bei der Darstellung des Verlaufes des Stromsig nals IS in Fig. 3a ist angenommen, daß die Schalter S1, S2 zeitweise bereits vor dem Zeitpunkt t0 geschlossen waren, so daß die Drossel L Strom aufnehmen konnte. Dabei ist angenom men, daß dieser Strom zum Zeitpunkt t0 noch nicht vollständig abkommutiert ist, so daß der in den Schaltregler, beziehungs weise die Drossel L fließende Strom Iin beziehungsweise das Stromsignal IS zum Zeitpunkt t0 nicht bei Null sondern bei einem Wert beginnt, welcher dem Spulenstrom I_L kurz vor dem Zeitpunkt t0 entspricht. Vor dem Schließen des ersten Schal ters S1 wird dieser Spulenstrom I_L von der Freilaufdiode D2 übernommen.

Ausgehend von dem Anfangswert zum Zeitpunkt t0 steigt der Eingangsstrom Iin, der bei geschlossenem ersten Schalter S1 dem Spulenstrom I_L entspricht, linear über der Zeit an, wobei die Steigung des Spulenstromes I_L, und damit des Stromsignals IS, proportional zu der über der Drossel L anliegenden Span nung, und damit unter Vernachlässigung der Diode D1 proporti onal zu der Eingangsspannung Uin ist. Erreicht das Stromsig nal IS zu einem Zeitpunkt t1 den Wert des zweiten Regelsig nals RS2, so nimmt das Ausgangssignal KS2 des zweiten Kompa rators K2 einen High-Pegel an, welcher das zweite RS-Flip- Flop RSF2 zurücksetzt, wodurch das zweite Ansteuersignal AS2 einen Low-Pegel annimmt und den zweiten Schalter S2 sperrt. Bei geöffnetem Schalter S2 reduziert sich die über der Dros sel L anfallende Spannung, so daß der Spulenstrom I_L ab dem Zeitpunkt t1 langsamer als zuvor ansteigt.

Erreicht das Stromsignal IS zu einem Zeitpunkt t3 den Wert des ersten Regelsignals RS1, so nimmt das Ausgangssignal KS1 des ersten Komparators K1 einen High-Pegel an, der das erste Flip-Flop RSF1 zurücksetzt, so daß das erste Ansteuersignal AS1 einen Low-Pegel annimmt und der erste Schalter S1 sperrt. Damit wird die Stromzufuhr von den Eingangsklemmen EK1, EK2 zu der Drossel L1 unterbrochen und das Stromsignal IS sinkt auf Null ab.

Die Einschaltzeitpunkte, zu denen der erste und zweite Schal ter S1, S2 gleichzeitig eingeschaltet werden, sind bei dem Schaltregler gemäß Fig. 2 durch das Taktsignal TS fest vor gegeben. Die Periodendauer dieses Taktsignals TS beträgt Tt. Die Einschaltdauer Ta1 des ersten Ansteuersignals AS1 ist ab hängig von dem Stromsignal IS und dem ersten Regelsignal RS1. Die Einschaltdauer Ta2 des zweiten Ansteuersignals AS2 ist abhängig von dem Stromsignal IS und dem zweiten Regelsignal RS2. Sinkt infolge eines Lastanstiegs oder eines Absinkens der Eingangsspannung Uin die Ausgangsspannung Uout ab, so sinkt das Spannungssignal US ebenfalls ab und die Differenz aus dem ersten Referenzsignal Vref1 und dem Ausgangsspan nungssignal US und die Differenz aus dem zweiten Referenzsig nal Vref2 und dem Ausgangsspannungssignal US steigt an. Durch den integrierenden Regelverstärker RV1 steigt dadurch das Re gelsignal RS1 und bedingt durch den integrierenden Regelver stärker RV2 steigt dadurch das zweite Regelsignal RS2 an. Steigt die Ausgangsspannung Uout bedingt durch einen Lastab fall oder durch einen Anstieg der Eingangsspannung Uin an, so sinken die Regelsignale RS1, RS2 ab. Ein ansteigendes erstes Regelsignal RS1 bewirkt, daß sich die Zeitdauer Ta1, bis zu welcher das Stromsignal IS das erste Regelsignal RS1 er reicht, verlängert, wodurch der Schalter S1 länger geschlos sen bleibt. Ein ansteigendes zweites Regelsignal RS2 bewirkt, daß sich die Zeitdauer Ta2, bis zu welcher das Stromsignal IS das zweite Regelsignal RS2 erreicht, verlängert, wodurch der zweite Schalter S2 länger geschlossen bleibt. Dabei gilt, je länger der erste Schalter S1 geschlossen bleibt, um so mehr Energie kann die Drossel L aufnehmen und an den Speicherkon densator C2 abgeben, wodurch die Ausgangsspannung Uout und das Ausgangsspannungssignal US ansteigt, bis sich die Aus gangsspannung Uout wieder auf den Sollwert eingeregelt hat.

Das Stromsignal IS beeinflusst die Einschaltdauern Ta1, Ta2 des ersten und zweiten Schalters S1, S2 dahingehend, daß das Stromsignal IS bei einer großen Eingangsspannung Uin stärker als bei einer kleinen Eingangsspannung Uin ansteigt. Je stei ler das Stromsignal IS ansteigt, um so früher erreicht das Stromsignal IS den Wert des ersten und zweiten Regelsignals RS1, RS2 und um so früher werden der erste und zweite Schal ter S1, S2 nach dem Einschalten wieder abgeschaltet.

Der erste und zweite Regelverstärker RV1, RV2 sind derart aufeinander abgestimmt, daß das erste Regelsignal RS1 stets größer als das zweite Regelsignal RS2 ist, um zu verhindern, daß die Einschaltdauer Ta1 des ersten Schalters S1 kürzer als die Einschaltdauer Ta2 des zweiten Schalters S2 ist. Dazu ist die Verstärkung des ersten Regelverstärkers RV1, vorzugsweise um den Faktor 3, größer als die Verstärkung des zweiten Re gelverstärkers RV2. Zudem ist die zweite Referenzspannung Vref2 kleiner als die erste Referenzspannung Vref1. Letzteres bewirkt, dass das zweite Regelsignal RS2 bei sinkender Aus gangsspannung Uout erst nach dem ersten Regelsignal RS1 an steigt.

Die Periodendauer eines Schaltvorgangs bei dem dargestellten Schaltregler ist bestimmt durch die Periodendauer Tt des Taktsignals TS. Das Verhältnis aus Einschaltdauer und Perio dendauer wird als Duty-Cycle des jeweiligen Schalters be zeichnet. Das Verhältnis DC1 = Ta1/Tt bezeichnet den Duty-Cycle des ersten Schalters S1 und das Verhältnis DC2 = Ta2/Tt be zeichnet den Duty-Cycle des zweiten Schalters S2. Fig. 4a zeigt den zeitlichen Verlauf des ersten und zweiten Duty- Cycles DC1, DC2 für eine Eingangsspannung Uin, deren zeitli cher Verlauf zusammen mit der Ausgangsspannung Uout darunter in Fig. 4b dargestellt ist.

Bei einem Maximalwert Uin_max der Eingangsspannung Uin nehmen der erste und zweite Duty-Cycle DC1, DC2 jeweils einen Mini malwert an, d. h. der erste und zweite Schalter S1, S2 müssen verhältnismäßig kurzgeschlossen bleiben, um eine ausreichende Energieaufnahme der Drossel L zur Bereitstellung der Aus gangsspannung Uout an den Ausgangsklemmen zu gewährleisten. Sinkt die Ausgangsspannung Uin unter den Maximalwert Uin_max ab, so beginnt der Duty-Cycle DC1 des ersten Schalters S1 an zusteigen, während der Duty-Cycle DC2 des zweiten Schalters S2 nicht oder nur sehr langsam ansteigt. Der Duty-Cycle DC2 des zweiten Schalters S2 steigt stärker an, nachdem der Duty- Cycle DC1 des ersten Schalters S1 einen Maximalwert erreicht hat, ab welchem dieser nicht mehr weiter ansteigt. Dieser Ma ximalwert beträgt vorzugsweise etwas weniger als 1. Der Duty- Cycle DC1 des ersten Schalters S1 erreicht in dem Ausfüh rungsbeispiel gemäß Fig. 4 erst dann seinen Maximalwert, wenn die Eingangsspannung Uin bereits unter den Wert der Aus gangsspannung Uout abgesunken ist. Der Duty-Cycle DC2 des zweiten Schalters S2 erreicht seinen Maximalwert, wenn die Eingangsspannung Uin einen Minimalwert Uin_min erreicht.

Wie dem Verlauf der Duty-Cycles DC1, DC2 abhängig von der Eingangsspannung Uin in Fig. 4 zu entnehmen ist, werden der erste und zweite Schalter S1, S2 bei dem erfindungsgemäßen Schaltregler vorzugsweise derart angesteuert, daß beide Schalter pro Schaltvorgang für eine bestimmte Zeitdauer ein geschaltet werden, die Einschaltdauern der einzelnen Schalter S1, S2 und das Verhältnis der Einschaltdauern von der Ein gangsspannung Uin abhängig ist. Der zweite Schalter S2 (Bo ost-Schalter) ist dann besonders lange eingeschaltet, wenn die Eingangsspannung Uin unter den Wert der Ausgangsspannung Uout absinkt und so eine Spannungsverstärkung durch den Schaltregler erforderlich ist.

Der Verlauf der Eingangsspannung Uin findet bei dem erfin dungsgemäßen Schaltregler sowohl in dem Stromsignal IS als auch in dem Ausgangsspannungssignal US Niederschlag. Sinkt nämlich die Eingangsspannung Uin ab, so sinkt zunächst auch die Ausgangsspannung Uout und das Ausgangsspannungssignal US ab, wodurch sich die Regelsignale RS1, RS2 vergrößern. Umge kehrt verkleinern sich die Regelsignale RS1, RS2, wenn die Eingangsspannung Uin ansteigt. Das in Fig. 4 dargestellte Verhalten, wonach der Duty-Cycle DC2 des zweiten Schalters S2 eingestellt durch das zweite Regelsignal RS2 erst bei Unter schreiten eines bestimmten Wertes der Eingangsspannung Uin stärker ansteigt, lässt sich durch eine geeignete Dimensio nierung des Regelverstärkers RV2 erzeugen, beispielsweise da durch, dass die Verstärkung des zweiten Regelverstärkers RV2 kleiner als die Regelverstärkung des ersten Regelverstärkers RV1 ist und dadurch, dass das zweite Referenzsignal Vref2 kleiner als das erste Referenzsignal Vref1 ist. Die zuletzt genannte Maßnahme bewirkt einen "Offset" des zweiten Regel verstärkers RV2 gegenüber dem ersten Regelverstärker RV1, wo durch der Duty-Cycle DC2 des zweiten Schalters S2 erst bei einer kleineren Ausgangsspannung Uout als der Duty-Cycle DC1 des ersten Schalters S1 anzusteigen beginnt. Zur Begrenzung des Duty-Cycles DC1 des ersten Schalters S1 ist vorzugsweise eine nicht näher dargestellte Begrenzungsschaltung für das erste Regelsignal RS1 vorgesehen, um das erste Regelsignal RS1 auf einen maximalen oberen Wert zu begrenzen und auf die se Weise sicherzustellen, daß das Stromsignal IS das erste Regelsignal RS1 erreicht, bevor das Ende der Periodendauer Tt erreicht ist.

Fig. 5 zeigt ein weiteres Ausführungsbeispiel eines erfin dungsgemäßen Schaltreglers, bei welchem ein Und-Glied AND vorgesehen ist, welches das erste Ansteuersignal AS1 und das zweite Ansteuersignal AS2 verknüpft, wobei ein Ausgangssignal des Und-Glieds AND zur Ansteuerung des zweiten Schalters S2 dient. Durch das Und-Glied AND ist sichergestellt, daß der zweite Schalter S2 nicht vor dem ersten Schalter S1 zu leiten beginnt.

Bezugszeichenliste

EK1, EK2 Eingangsklemmen
AN1, AN2 Ansteuerschaltungen
Uin Eingangsspannung
C1 Kondensator
D1 Diode
S1 erster Schalter
Iin Eingangsstrom
I_L

Spulenstrom
L Drossel
D2 Diode
MA2 zweite Messanordnung
IS Stromsignal
S2 zweiter Schalter
D3 Diode
MA1 erste Messanordnung
R1, R2 Widerstände
C2 Kondensator
AK1, AK2 Ausgangsklemmen
Uout Ausgangsspannung
R_L

Widerstand
RV1 erster Regelverstärker
RV2 zweiter Regelverstärker
US Spannungssignal
Vref1 erstes Referenzsignal
Vref2 zweites Referenzsignal
C11, C21 Kondensatoren
R11, R21 Widerstände
OV1, OV2 Operationsverstärker
RS1 erstes Regelsignal
RS2 zweites Regelsignal
K1 erster Komparator
K2 zweiter Komparator
RSF1 erstes RS-Flip-Flop
RSF2 zweites RS-Flip-Flop
AS1 erstes Ansteuersignal
AS2 zweites Ansteuersignal
TS Taktsignal
TG Taktgenerator
DC1 Duty-Cycle des ersten Schalters
DC2 Duty-Cycle des zweiten Schalters
Uin_max

maximale Eingangsspannung
Uin_min

minimale Eingangsspannung

Claims

1. Schaltregler, der folgende Merkmale aufweist:

- Eingangsklemmen (EK1, EK2) zum Anlegen einer Eingangsspan nung (Uin),
- Ausgangsklemmen (AK1, AK2) zum Bereitstellen einer Aus gangsspannung (Uout) für eine Last (R_L),
- ein induktives Speicherelement (L) und ein dazu in Reihe geschaltetes kapazitives Speicherelement (C),
- einen ersten Schalter (S1) zum Anschließen des induktiven Speicherelements an eine der Eingangsklemmen (EK1),
- einen zweiten Schalter (S2) zum Kurzschließen des kapaziti ven Speicherelements (C).

2. Schaltregler nach Anspruch 1, der eine erste Ansteuer schaltung (AN1) zur Bereitstellung eines ersten Ansteuersig nals (AS1) für den ersten Schalter (S1) und eine zweite An steuerschaltung (AN2) zur Bereitstellung eines zweiten An steuersignals (AS2) für den zweiten Schalter (S2) aufweist.

3. Schaltregler nach Anspruch 2, bei dem der ersten und zwei ten Ansteuerschaltung (AN1, AN2) ein von der Ausgangsspannung (Uout) abhängiges Ausgangsspannungssignal (US) zugeführt ist.

4. Schaltregler nach Anspruch 1 oder 2, bei dem der ersten und zweiten Ansteuerschaltung ein von dem Strom (I_L) durch das induktive Speicherelement abhängiges Stromsignal (IS) zugeführt ist.

5. Schaltregler nach einem der vorangehenden Ansprüche, bei dem die erste und zweite Ansteuerschaltung (AN1, AN2) einen Regelverstärker (RV1, RV2) zum Vergleich des Ausgangsspannungssignals (US) mit einem Referenzsignal (Vref1, Vref2) und zur Bereitstellung eines Regelsignals (RS1, RS2) aufweisen.

6. Schaltregler nach Anspruch 5, bei dem die Verstärkung des zweiten Regelverstärkers (RV2) kleiner als die Ver stärkung des ersten Regelverstärkers (RV1) ist.

7. Schaltregler nach Anspruch 5 oder 6, bei dem das zweite Referenzsignal (Vref2) kleiner als das erste Re ferenzsignal (Vref1) ist.

8. Schaltregler nach einem der vorangehenden Ansprüche, bei welchem die erste und zweite Ansteuerschaltung (AN1, AN2) einen Komparator (K1, K2) zum Vergleich des Regel signals (RS1, RS2) mit einem von dem Stromsignal (IS) abhängigen Signal aufweisen.

9. Schaltregler nach einem der vorangehenden Ansprüche, bei dem die erste und zweite Ansteuerschaltung (AN1, AN2) ein Flip-Flop aufweisen, welches abhängig von einem Taktsignal (TS) gesetzt und abhängig von einem Kompara torausgangssignal (KS1, KS2) zurückgesetzt wird.

10. Schaltregler nach einem der vorangehenden Ansprüche, bei dem das erste Ansteuersignal (AS1) direkt zur An steuerung des ersten Schalters verwendet wird und bei dem das erste und zweite Ansteuersignal einem Und-Glied zugeführt sind, dessen Ausgangssignal zur Ansteuerung des zweiten Schalters (S2) verwendet wird.

11. Verfahren zur Umwandlung einer Eingangsspannung (Uin) in eine Ausgangsspannung, das folgende Merkmale aufweist:
Bereitstellen eines Schaltreglers mit Eingangsklemmen (EK1, EK2) zum Anlegen der Eingangsspannung (Uin), Ausgangsklemmen (AK1, AK2) zum Bereitstellen der Ausgangsspannung (U out), einem induktiven Speicherelement (L) und einem dazu in Reihe geschalteten kapazitiven Speicherelement (C), einem ersten Schalter (S1) zum Anschließen des induktiven Speicher elements an eine der Eingangsklemmen (EK1), und mit einem zweiten Schalter (S2) zum Kurzschließen des kapazitiven Spei cherelements (C),
Schließen des ersten und zweiten Schalters nach Maßgabe eines Taktsignals (TS), wobei die Einschaltdauern (Ta1, Ta2) des ersten und zweiten Schalters (S1, S2) von der Eingangsspan nung (Uin) abhängig sind.

12. Verfahren nach Anspruch 9, bei dem der erste und zweite Schalter (S1, S2) gleichzeitig geschlossen werden und bei dem der erste Schalter (S1) länger als der zweite Schalter (S2) geschlossen bleibt.