DE10026933C1 - Faraday cage for integrated circuit has lower and upper metallization planes filled with metallization layers and connected at edges by metal ring structures in intermediate planes - Google Patents
Faraday cage for integrated circuit has lower and upper metallization planes filled with metallization layers and connected at edges by metal ring structures in intermediate planesInfo
- Publication number
- DE10026933C1 DE10026933C1 DE2000126933 DE10026933A DE10026933C1 DE 10026933 C1 DE10026933 C1 DE 10026933C1 DE 2000126933 DE2000126933 DE 2000126933 DE 10026933 A DE10026933 A DE 10026933A DE 10026933 C1 DE10026933 C1 DE 10026933C1
- Authority
- DE
- Germany
- Prior art keywords
- faraday cage
- planes
- metallization
- metal ring
- ring structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft einen Faradaykäfig zur Ab schirmung einer auf einem Halbleiterkörper realisierten und in mehreren Metallisierungsebenen aufgebauten integrierten Schaltung.The present invention relates to a Faraday cage for Ab shielding a realized on a semiconductor body and integrated in several metallization levels Circuit.
Bei Hochfrequenz-Anwendungen wirft die elektromagnetische In terferenz zwischen benachbarten integrierten Schaltungen Pro bleme auf. Als Beispiel sei hier ein Mobiltelefon genannt. Bei diesem tritt elektromagnetische Interferenz zwischen dem Hochfrequenzkreis und der digitalen Basisbandschaltung auf.In high frequency applications, the electromagnetic In throws interference between adjacent integrated circuits Pro open up. A mobile phone is an example. With this occurs electromagnetic interference between the High frequency circuit and the digital baseband circuit.
Gegenwärtig wird das obige Problem durch einen Faradaykäfig gelöst, der um den Hochfrequenzkreis herum auf dessen Schal tungsplatte geführt ist. Ein derartiges Vorgehen setzt aber voraus, daß der Hochfrequenzkreis und die digitale Basisband schaltung in getrennten Chips ausgeführt sind.Currently, the above problem is caused by a Faraday cage solved that around the high frequency circuit on its scarf tion plate is guided. Such an approach is, however ahead that the radio frequency circuit and the digital baseband circuit are carried out in separate chips.
Aus der EP 0 567 694 A1 ist eine integrierte Schaltung in einem Halbleiterkörper bekannt, bei der einzelne Schaltungs blöcke voneinander durch Isolierschichten getrennt sind. Au ßerdem liegt zwischen den einzelnen Schaltungsblöcken in den jeweiligen diese Schaltungsblöcke trennenden Isolierschich ten noch ein elektrisch leitendes Abschirmglied, das auf ei nem vorbestimmten Potential gehalten ist und so verhindert, dass die Schaltungsblöcke durch Störsignale beeinflusst wer den.An integrated circuit is known from EP 0 567 694 A1 a semiconductor body known in the single circuit blocks are separated from each other by insulating layers. Au is also between the individual circuit blocks in the respective insulating layer separating these circuit blocks still an electrically conductive shielding member, which on egg is kept at a predetermined potential and thus prevents that the circuit blocks are influenced by interference signals the.
Es ist Aufgabe der vorliegenden Erfindung, einen Faradaykäfig zu schaffen, der eine integrierte Schaltung in einem Halblei terkörper gegenüber anderen Schaltungen abzuschirmen vermag, die im gleichen Halbleiterkörper realisiert sind.It is an object of the present invention to provide a Faraday cage to create an integrated circuit in a half lead is able to shield the body from other circuits, which are realized in the same semiconductor body.
Diese Aufgabe wird bei einem Faradaykäfig der eingangs ge nannten Art erfindungsgemäß dadurch gelöst, daß eine obere und eine untere Metallisierungsebene weitgehend mit einer oberen bzw. einer unteren Metallschicht gefüllt sind, und daß die obere und die untere Metallschicht an ihren Rändern über Metallring-Strukturen miteinander verbunden sind, die sich in zwischen der oberen und unteren Metallisierungsebene vorgese henen Zwischen-Metallisierungsebenen befinden.This task is ge in a Faraday cage named type solved according to the invention in that an upper and a lower metallization level largely with one upper or a lower metal layer are filled, and that the upper and lower metal layers at their edges Metal ring structures are interconnected, which are in vorese between the upper and lower metallization level between the intermediate metallization levels.
Dabei werden vorzugsweise die oberste und die unterste Metal lisierungsebene weitgehend mit der oberen bzw. unteren Metallschicht gefüllt. Außerdem sind in vorteilhafter Weise die Metallring-Strukturen über Kontakt miteinander und mit der oberen bzw. unteren Metallisierungsebene verbunden.The top and bottom metal are preferred level largely with the upper or lower metal layer filled. In addition, the Metal ring structures through contact with each other and with the connected upper or lower metallization level.
Auf diese Weise wird ein Faradaykäfig auf einem Halbleiter körper geschaffen. Wird für diesen beispielsweise die SOI- Technik (Silicon-on-insulator bzw. "Silizium-auf-Isolator") eingesetzt, so ist es ohne weiteres möglich, einen Hochfre quenzkreis und eine digitale Basisbandschaltung auf nur einem Halbleiterkörper oder Chip zu integrieren.In this way, a Faraday cage is placed on a semiconductor body created. For example, if the SOI Technology (silicon-on-insulator or "silicon-on-insulator") used, so it is easily possible to a Hochfre quenzkreis and a digital baseband circuit on only one Integrate semiconductor body or chip.
Dadurch wird eine Reihe beachtlicher Vorteile erzielt:
Zunächst kann die Integrationsdichte insgesamt erheblich ge
steigert werden, da für den Hochfrequenzkreis und die digita
le Basisbandschaltung nur noch ein Halbleiterchip vorgesehen
werden muß. Dies bedingt eine Kostenverringerung, da Gehäuse
eingespart werden kann und eine weniger komplizierte
Schaltungsplatte benötigt wird. Die auch in ihren Abmessungen
kleinere Schaltungsplatte erlaubt beispielsweise den Aufbau
eines Telefons mit besonders kleinen Abmessungen.This provides a number of notable advantages:
First, the overall integration density can be increased considerably, since only a semiconductor chip has to be provided for the high-frequency circuit and the digital baseband circuit. This results in a cost reduction since the housing can be saved and a less complicated circuit board is required. The circuit board, which is also smaller in size, allows, for example, the construction of a telephone with particularly small dimensions.
Wesentlich an der vorliegenden Erfindung ist insbesondere die Integration eines Faradaykäfigs auf einem Halbleiterkörper, in dem die verschiedenen Metallschichten in den einzelnen Me tallisierungsebenen sowie Kontakte ausgenützt werden, die ge wöhnlich für Zwischenverbindungen im Halbleiterkörper verwen det sind. Allerdings muß berücksichtigt werden, daß der er findungsgemäße Faradaykäfig nicht Bauelemente erfaßt, die un terhalb der untersten Metallisierungsebene im Halbleiterkör per selbst ausgeführt sind, also beispielsweise dort angeord nete Transistoren. Es ist mit dem erfindungsgemäßen Faraday käfig lediglich möglich, die Zwischenverbindungen zwischen diesen Transistoren, nicht jedoch die Transistoren selbst, abzuschirmen, was aber für viele Fälle ausreichend ist. What is particularly important about the present invention is that Integration of a Faraday cage on a semiconductor body, in which the different metal layers in the individual me tallization levels and contacts are used, the ge usually used for interconnections in the semiconductor body det. However, it must be borne in mind that he Faraday cage according to the invention does not detect components that un below the lowest metallization level in the semiconductor body are executed by yourself, for example, there arranged nete transistors. It is with the Faraday according to the invention cage only possible, the interconnections between these transistors, but not the transistors themselves, shield, which is sufficient in many cases.
Vorzugsweise wird, worauf bereits oben hingewiesen wurde, die unterste Metallisierungsebene möglichst vollständig mit einer Metallschicht gefüllt, so daß lediglich Kontaktlöcher zum Kontaktieren der Bauelemente im Halbleiterkörper von dieser Metallschicht frei sind. In ähnlicher Weise wird auch die oberste Metallisierungsebene möglichst weitgehend mit der oberen Metallschicht ausgefüllt. In den Zwischen-Metallisie rungsebenen befinden sich die Metallringe, die die abzuschir mende integrierte Schaltung an deren Rand umgeben.What has already been mentioned above is preferably the lowest metallization level as completely as possible with a Metal layer filled, so that only contact holes to Contact the components in the semiconductor body from this Metal layer are free. Similarly, the top metallization level as far as possible with the filled in the upper metal layer. In the intermediate metallization The metal rings that shield the surrounding integrated circuit on the edge.
Auf diese Weise bilden die obere Metallschicht, die untere Metallschicht und die Metallring-Strukturen einen Faradaykä fig, der die abzuschirmende integrierte Schaltung weitgehend umgibt.In this way, the upper metal layer forms the lower one Metal layer and the metal ring structures a Faradaykä fig, the integrated circuit to be shielded largely surrounds.
Nachfolgend wird die Erfindung anhand der Zeichnung näher er läutert, in deren einziger Figur in einer schematischen Schnittdarstellung der erfindungsgemäße Faradaykäfig gezeigt ist.The invention is based on the drawing he he clarifies in their only figure in a schematic Sectional view of the Faraday cage according to the invention shown is.
In der Figur ist eine Isolatorschicht 1 aus Siliziumdioxid gezeigt, in die Source 2 und Drain 3 eines ersten Feldeffekt transistors 4 sowie Source 5 und Drain 6 eines zweiten Feld effekttransistors 7 eingebettet sind. Source 2 und Drain 3 sowie Source 5 und Drain 6 sind beispielsweise n-leitend, während Bodybereiche 8, 9 und Bereiche 10 um die Feldeffekt transistoren 4, 7 p-leitend sind. Selbstverständlich können die angegebenen Leitungstypen auch jeweils umgekehrt sein.In the figure, an insulator layer 1 made of silicon dioxide is shown, in which source 2 and drain 3 of a first field effect transistor 4 and source 5 and drain 6 of a second field effect transistor 7 are embedded. Source 2 and drain 3 and source 5 and drain 6 are, for example, n-type, while body regions 8 , 9 and regions 10 around the field effect transistors 4 , 7 are p-type. Of course, the specified line types can also be reversed.
Der Feldeffekttransistor 4 ist mit einer Gateelektrode 13 versehen, die auf einer Gate-Isolierschicht 11 aus beispiels weise Siliziumdioxid angeordnet ist. In ähnlicher Weise weist der Feldeffekttransistor 7 eine Gateelektrode 14 auf einer Gate-Isolierschicht 12 aus ebenfalls beispielsweise Silizium dioxid auf. The field effect transistor 4 is provided with a gate electrode 13 which is arranged on a gate insulating layer 11 made of, for example, silicon dioxide. In a similar manner, the field effect transistor 7 has a gate electrode 14 on a gate insulating layer 12 made of, for example, silicon dioxide.
In eine Isolierschicht 15 aus beispielsweise Siliziumdioxid sind verschiedene Metallisierungsebenen M1 bis M5 einge bracht, in denen Leiterbahnen geführt sind, die über Kontakt löcher 16 miteinander und mit den Elektroden der Transistoren 4, 7 verbunden sind. So ist beispielsweise die Drainelektrode des Feldeffekttransistors 4 über eines dieser Kontaktlöcher 16, eine Metallschicht 17 in der Metallisierungsebene M4 und ein weiteres Kontaktloch 16 mit der Gateelektrode 14 des Fel deffekttransistors 7 verbunden. Die Kontaktlöcher sind an den entsprechenden Stellen selbstverständlich mit Metall gefüllt.In an insulating layer 15 made of silicon dioxide, for example, various metallization levels M1 to M5 are introduced, in which conductor tracks are guided, which are connected via contact holes 16 to one another and to the electrodes of the transistors 4 , 7 . For example, the drain electrode of the field effect transistor 4 is connected via one of these contact holes 16 , a metal layer 17 in the metallization level M4 and a further contact hole 16 to the gate electrode 14 of the field defect transistor 7 . The contact holes are of course filled with metal at the corresponding points.
Wesentlich an der vorliegenden Erfindung ist nun, daß die oberste Metallisierungsebene M5 weitgehend mit einer Metall schicht 18 und die unterste Metallisierungsebene M1 ebenfalls weitgehend mit einer Metallschicht 19 gefüllt sind. Die Me tallschichten 18 und 19 belegen möglichst vollständig die Me tallisierungsebenen M5 bzw. M1, wobei nur solche Teile frei gelassen sind, die für elektrische Durchführungen notwendig sind, wie beispielsweise für die Verbindung von Drain 3 des Feldeffekttransistors 4 mit der Gateelektrode 14 des Feldef fekttransistors 7. Das heißt, im Bereich derartiger Verbin dungen befinden sich in den Metallschichten 18, 19 Löcher, so daß durch diese Löcher die notwendigen elektrischen Verbin dungen kontaktfrei mit den Metallschichten 18, 19 ausgeführt werden können.It is essential to the present invention that the top metallization level M5 is largely filled with a metal layer 18 and the bottom metallization level M1 is also largely filled with a metal layer 19 . The Me tallschichten 18 and 19 occupy the Me tallisierungsebenen M5 and M1 as completely as possible, leaving only those parts that are necessary for electrical feedthroughs, such as for the connection of drain 3 of the field effect transistor 4 with the gate electrode 14 of the field effect transistor 7 . That is, in the area of such connec tions are in the metal layers 18 , 19 holes, so that through these holes the necessary electrical connec tions can be performed contact-free with the metal layers 18 , 19 .
In den Zwischen-Metallisierungsebenen M2 bis M4 sind am Rand der Anordnung aus den beiden Feldeffekttransistoren 4, 7 Me tallringe 20, 21, 22 gebildet, die über die entsprechenden Kontaktlöcher 16 miteinander und mit den Metallschichten 18 und 19 verbunden sind. Auf diese Weise entsteht ein Faraday käfig 23, der die gesamte Schaltungsanordnung aus den Leitun gen oberhalb der Feldeffekttransistoren 4, 7 umgibt und die durch diese Schaltungsanordnung gebildete integrierte Schal tung gegenüber elektromagnetischen Interferenzen abschirmt. In the intermediate metallization levels M2 to M4 are formed at the edge of the arrangement of the two field effect transistors 4 , 7 Me tallringe 20 , 21 , 22 , which are connected to each other and to the metal layers 18 and 19 via the corresponding contact holes 16 . In this way, a Faraday cage 23 is formed , which surrounds the entire circuit arrangement from the lines above the field effect transistors 4 , 7 and shields the integrated circuit formed by this circuit arrangement against electromagnetic interference.
Für die Metallschichten 17 bis 19 und die Metallringe 20 bis 22 kann beispielsweise Aluminium gewählt werden. Selbstver ständlich sind hierfür aber auch andere Materialien verwend bar, wie z. b. dotiertes polykristallines Silizium.For example, aluminum can be selected for the metal layers 17 to 19 and the metal rings 20 to 22 . Of course, other materials can also be used for this, such as doped polycrystalline silicon.
Auch brauchen die Metallringe 20, 21, 22 selbstverständlich keine kreisrunde Gestalt zu haben. Wichtig ist lediglich, daß sie möglichst vollständig die Schaltungsanordnung an den Lei ter zwischen der obersten Metallisierungsebene M5 und der un tersten Metallisierungsebene M1 umschließen, also eine Me tallring-Struktur haben, die jede beliebige Gestalt, wie z. B. quadratisch, mehreckig, rechteckförmig, kreisrund, ellip tisch usw. annehmen kann. Of course, the metal rings 20 , 21 , 22 need not have a circular shape. It is only important that they enclose the circuit arrangement to the conductor as completely as possible between the top metallization level M5 and the lowest metallization level M1, that is to say they have a metal ring structure which has any shape, such as, for. B. square, polygonal, rectangular, circular, elliptical, etc. can assume.
11
Isolatorschicht
Insulator layer
22
Source
Source
33rd
Drain
Drain
44
erster Feldeffekttransistor
first field effect transistor
55
Source
Source
66
Drain
Drain
77
zweiter Feldeffekttransistor
second field effect transistor
88th
Bodybereich
Body area
99
Bodybereich
Body area
1010th
p-leitender Bereich
p-type area
1111
Gateisolator
Gate insulator
1212th
Gateisolator
Gate insulator
1313
Gateelektrode
Gate electrode
1414
Gateelektrode
Gate electrode
1515
Isolatorschicht
Insulator layer
1616
Kontaktloch
Contact hole
1717th
Metallschicht
Metal layer
1818th
oberste Metallschicht
top metal layer
1919th
unterste Metallschicht
lowest metal layer
2020th
Metallring
Metal ring
2121
Metallring
Metal ring
2222
Metallring
Metal ring
2323
Faradaykäfig
Faraday cage
Claims (4)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000126933 DE10026933C1 (en) | 2000-05-30 | 2000-05-30 | Faraday cage for integrated circuit has lower and upper metallization planes filled with metallization layers and connected at edges by metal ring structures in intermediate planes |
| PCT/DE2001/002022 WO2001093329A2 (en) | 2000-05-30 | 2001-05-30 | Faraday cage for an integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000126933 DE10026933C1 (en) | 2000-05-30 | 2000-05-30 | Faraday cage for integrated circuit has lower and upper metallization planes filled with metallization layers and connected at edges by metal ring structures in intermediate planes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10026933C1 true DE10026933C1 (en) | 2001-12-06 |
Family
ID=7644196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2000126933 Expired - Fee Related DE10026933C1 (en) | 2000-05-30 | 2000-05-30 | Faraday cage for integrated circuit has lower and upper metallization planes filled with metallization layers and connected at edges by metal ring structures in intermediate planes |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE10026933C1 (en) |
| WO (1) | WO2001093329A2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10309614A1 (en) * | 2003-03-05 | 2004-09-23 | Infineon Technologies Ag | Semiconductor structure and production process for high frequency uses has screen between semiconductor elements passing through substrate to underside metallization |
| JP4141881B2 (en) * | 2003-04-04 | 2008-08-27 | シャープ株式会社 | Integrated circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0567694A1 (en) * | 1992-04-21 | 1993-11-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device with noise protecting shield |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4776087A (en) * | 1987-04-27 | 1988-10-11 | International Business Machines Corporation | VLSI coaxial wiring structure |
| JPH02105532A (en) * | 1988-10-14 | 1990-04-18 | Nec Corp | Semiconductor integrated circuit device |
| US6133621A (en) * | 1998-10-15 | 2000-10-17 | Stmicroelectronics S.R.L. | Integrated shielded electric connection |
-
2000
- 2000-05-30 DE DE2000126933 patent/DE10026933C1/en not_active Expired - Fee Related
-
2001
- 2001-05-30 WO PCT/DE2001/002022 patent/WO2001093329A2/en active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0567694A1 (en) * | 1992-04-21 | 1993-11-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device with noise protecting shield |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001093329A3 (en) | 2002-06-06 |
| WO2001093329A2 (en) | 2001-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2542518C3 (en) | ||
| EP1252660B1 (en) | Bipolar transistor | |
| DE68916784T2 (en) | Integrated circuit pack. | |
| DE69403981T2 (en) | Mounting structure of capacitors for printed circuit boards | |
| DE3423211C2 (en) | Semiconductor device | |
| DE10392479T5 (en) | Spiral induction coil and transformer | |
| DE19752014C2 (en) | Integrated semiconductor circuit arrangement, in particular gate array | |
| DE102005062967A1 (en) | High-frequency conductor for packaging of integrated circuits | |
| DE69716081T2 (en) | RF POWER COMPONENT WITH DOUBLE EARTHING | |
| DE112022000700T5 (en) | Semiconductor component | |
| DE10026933C1 (en) | Faraday cage for integrated circuit has lower and upper metallization planes filled with metallization layers and connected at edges by metal ring structures in intermediate planes | |
| DE4327290C2 (en) | Integrated semiconductor circuit | |
| DE102017103476B4 (en) | Circuit source package arrangement | |
| DE102016203906A1 (en) | Semiconductor component, in particular power transistor | |
| WO2022263543A1 (en) | Circuit board assembly | |
| EP1518272B1 (en) | Semiconductor structure integrated under a pad | |
| DE102005038526B4 (en) | Integrated circuit device and associated manufacturing method | |
| EP1030367B1 (en) | Integrated semiconductor device with stabilized conductive lines | |
| DE102013113678A1 (en) | Three-dimensional integrated circuit capacitor | |
| DE102004023462B4 (en) | Method for forming printed conductor structures on semiconductor components | |
| DE10226363B4 (en) | Semiconductor component | |
| DE10332579A1 (en) | Electronic circuit board is manufactured with both external and internal conductor tracks | |
| DE102004007398A1 (en) | Configurable gate array cell with extended poly-gate connection | |
| DE2243809A1 (en) | SEMI-CONDUCTOR PLATE | |
| DE3740302A1 (en) | INTEGRATED CIRCUIT ARRANGEMENT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |