DE10226363B4 - Semiconductor component - Google Patents

Semiconductor component Download PDF

Info

Publication number
DE10226363B4
DE10226363B4 DE2002126363 DE10226363A DE10226363B4 DE 10226363 B4 DE10226363 B4 DE 10226363B4 DE 2002126363 DE2002126363 DE 2002126363 DE 10226363 A DE10226363 A DE 10226363A DE 10226363 B4 DE10226363 B4 DE 10226363B4
Authority
DE
Germany
Prior art keywords
metallization
chip
metallizations
semiconductor component
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002126363
Other languages
German (de)
Other versions
DE10226363A1 (en
Inventor
Holger Dr. Hübner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2002126363 priority Critical patent/DE10226363B4/en
Priority to TW92110068A priority patent/TW200400615A/en
Priority to PCT/DE2003/001469 priority patent/WO2003107421A2/en
Publication of DE10226363A1 publication Critical patent/DE10226363A1/en
Application granted granted Critical
Publication of DE10226363B4 publication Critical patent/DE10226363B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Halbleiterbauelement mit einem ersten Chip (10), der auf einer ersten Hauptfläche (17) eine erste flächige Metallisierung (11) aufweist und mit einem zweiten Chip (20), der auf einer zweiten Hauptfläche (27) eine zweite flächige Metallisierung (21) aufweist, wobei der erste und der zweite Chip (10, 20) mit ihren Hauptflächen (17, 27) einander zugewandt sind, so daß durch die einander gegenüberliegenden Metallisierungen (11, 21) mittels einer Lotschicht eine mechanische Verbindung zwischen dem ersten und dem zweiten Chip (10, 20) hergestellt ist und wobei die Metallisierungen (11, 21) in Teilflächen strukturiert sind, wobei die Teilflächen der einen Metallisierung elektrisch miteinander verbunden sind und wobei die Teilflächen der anderen Metallisierung elektrisch voneinander getrennt oder elektrisch miteinander verbunden sind, und wobei die erste und/oder die zweite Metallisierung (11, 21) zumindest ein Entlüftungsmittel (15, 25) aufweist, wobei die elektrische Verbindung der Teilflächen auf der jeweiligen Hauptfläche ausgebildet ist.Semiconductor component with a first chip (10) mounted on a first main surface (17) a first areal Metallization (11) and with a second chip (20), the on a second main surface (27) a second planar Metallization (21), wherein the first and the second chip (10, 20) with their main surfaces (17, 27) facing each other so that through the opposite Metallisations (11, 21) by means of a solder layer a mechanical Connection made between the first and the second chip (10, 20) is and wherein the metallizations (11, 21) structured in partial areas are, with the faces the metallization are electrically connected to each other and where the faces the other metallization electrically separated or electrically connected to each other, and wherein the first and / or the second metallization (11, 21) at least one venting means (15, 25), wherein the electrical connection of the partial surfaces the respective main area is trained.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einem ersten Chip, der auf einem zweiten Chip angeordnet ist.The The invention relates to a semiconductor device having a first chip, which is arranged on a second chip.

Die Anordnung zweier Chips übereinander und deren elektrische Verbindung untereinander wird als "vertikale Schaltungsintegration" bezeichnet. Eine Möglichkeit zur Herstellung der elektrischen Verbindung zwischen dem ersten und dem zweiten Chip besteht darin, Leitkleber oder Lotkugeln einzusetzen. In beiden Varianten sind die aktiven Hauptflächen des ersten und zweiten Chips einander zugewandt, so daß jeweilige Kontaktflächen einander gegenüber zum Liegen kommen. Dabei werden Punktkontakte mittels des Leitklebers oder der Lotkugeln erzeugt. Scherkräfte aufgrund thermischer Spannungen können allerdings zu einer Beeinträchtigung des elektrischen Kontaktes führen. Zur mechanischen Verbindung des ersten und zweiten Chips ist deshalb ein sogenannter "Underfill" notwendig, der zwischen den ersten und zweiten Chip eingebracht wird und aus nicht leitendem Material besteht.The Arrangement of two chips one above the other and their electrical connection with each other is referred to as "vertical circuit integration". A possibility for making the electrical connection between the first and the second chip is to use conductive adhesive or solder balls. In both variants, the main active surfaces of the first and second Chips facing each other, so that respective contact surfaces opposite each other to lie down. This point contacts are using the conductive adhesive or the solder balls produced. Shear forces due to thermal stresses can however, to an impairment lead the electrical contact. For mechanical connection of the first and second chips is therefore a so-called "underfill" necessary between the first and second chip is inserted and made of non-conductive Material exists.

Eine andere Verbindungsmethode zur Herstellung einer elektrischen Verbindung zwischen dem ersten und dem zweiten Chip stellt das sogenannte "Diffusionslötverfahren" dar, das auch "SOLID"-Verbindungstechnologie genannt wird. Bei diesem werden der erste und der zweite Chip mit ihren aktiven Hauptflächen zueinander angeordnet. Auf einer jeweiligen aktiven Hauptfläche befindet sich eine erste bzw. zweite Metallisierung, die einander zugewandt sind. Die erste bzw. zweite Metallisierung kann in Form einer Kupferschicht mit einer jeweiligen Dicke von 1 bis 5 μm ausgeführt sein. Zur Herstellung einer elektrischen Verbindung wird zwischen die erste und die zweite Metallisierung eine zusätzliche dünne Lotschicht, z. B. aus Zinn, mit einer Dicke zwischen 0,5 und 3 μm eingebracht. Die Gesamtdicke aus der ersten bzw. zweiten Metallisierung und der dazwischenliegenden Lotschicht beträgt typischerweise weniger als 10 μm. Im Vergleich zu den eingangs genannten Verbindungsverfahren wird hier eine zusätzliche dünne Metallebene geschaffen, die sich aufgrund ihrer geringen Dicke in einem Bereich von 1 μm strukturieren läßt.A another connection method for making an electrical connection between the first and the second chip represents the so-called "Diffusionslötverfahren", which is also "SOLID" connection technology is called. In this, the first and the second chip with their active main surfaces arranged to each other. Located on a respective active main surface a first and second metallization, which face each other. The first or second metallization may take the form of a copper layer be designed with a respective thickness of 1 to 5 microns. For producing an electrical Connection is between the first and the second metallization an additional thin layer of solder, z. B. of tin, introduced with a thickness between 0.5 and 3 microns. The total thickness of the first and second metallization and the intermediate solder layer is typically less than 10 μm. in the Comparison to the connection method mentioned above is here an additional thin metal level created, due to their small thickness in one area of 1 μm can be structured.

Die erste und zweite Metallisierung umfaßt dabei jeweils solche Bereiche, die zur Herstellung einer elektrischen Verbindung zwischen den Chips dienen, und solchen Bereichen, die v.a. für eine verbesserte mechanische Verbindung verwendet werden.The first and second metallization each comprise such areas, for establishing an electrical connection between the chips serve, and such areas, which v. a. for an improved mechanical Connection can be used.

Die Bereiche der ersten und/oder zweiten Metallisierung, die zur Herstellung eines elektrischen Kontaktes dienen, sind über Kontaktmaterialelemente, auch Durchkontakte genannt, mit in einer obersten Metallisierungslage gelegenen Kontaktpads verbunden. Die oberste Metallisierungslage befindet sich innerhalb des Substrates eines jeweiligen Chips. Sie stellt die der aktiven Hauptfläche am nächsten gelegene Schaltungsebene dar, wobei die aktive Hauptfläche eine Hauptseite eines Chips ist.The Areas of the first and / or second metallization used for manufacturing serve an electrical contact are via contact material elements, Also called through contacts, with in a top metallization connected contact pads. The top metallization layer is located within the substrate of a respective chip. she represents the active main surface nearest Circuit plane, wherein the main active surface of a main side of a chip is.

Neben den zur Herstellung einer elektrischen Verbindung vorhandenen Bereichen einer jeweiligen ersten oder zweiten Metallisierung weisen diese die Bereiche auf, die lediglich zur Herstellung einer mechanischen Verbindung zwischen dem ersten und zweiten Chip dienen. Die nicht zur elektrischen Kontaktierung benutzten Flächen der ersten und/oder zweiten Metallisierung werden als sogenannte "Dummy-Flächen" bezeichnet. Diese Flächen können als elektrische Abschirmung, zur Verbesserung einer Wärmeableitung, der mechanischen Stabilität sowie zur Versiegelung der Kontaktflächen gegen Kontaktkorrosion eingesetzt werden.Next the existing areas for establishing an electrical connection a respective first or second metallization have these the areas that are only used to make a mechanical Serve connection between the first and second chip. Not used for electrical contacting surfaces of the first and / or second Metallization are referred to as so-called "dummy surfaces". These surfaces can as electrical shielding, to improve heat dissipation, the mechanical stability and for sealing the contact surfaces against contact corrosion be used.

Aus JP 2002 093996 A ist bereits die Verbindung zweier Chips bekannt, die mit ihren Hauptflächen, die eine Metallisierung aufweisen, von denen zumindest eine struktiert ist, zueinan der montiert werden. In WO 98/27587 A1 wird ein Chipmodul mit Aussparungen beschrieben, die zur Kühlung dienen.Out JP 2002 093996 A already the connection of two chips is known, which are mounted with their main surfaces having a metallization, of which at least one is structured zueinan of. In WO 98/27587 A1 a chip module is described with recesses that serve for cooling.

Bei der Verbindung zweier großer Chips entstehen bei der Montage und während des Betriebes zwei Probleme: Aufgrund der hohen Planarität der Oberflächen der ersten und zweiten Metallisierung kann es beim Lötvorgang zu Lufteinschlüssen, einerseits in der Lotschicht und andererseits in den von einem Versiegelungsring umgebenen Bereichen, kommen. Der Versiegelungsring ist Teil der oben genannten Dummy-Flächen und umgibt Bereiche der ersten und zweiten Metallisierung, die einen elektrischen Kontakt zwischen dem ersten und zweiten Chip herstellen. Besonders bei der Verwendung von Flußmitteln oder organischen Schutzschichten können die beim Erhitzen entstehenden flüssigen oder gasförmigen Abbauprodukte nicht schnell genug abgeführt werden.at the connection of two big ones Chips cause two problems during assembly and during operation: Due to the high planarity the surfaces the first and second metallization may occur during the soldering process to air pockets, on the one hand in the solder layer and on the other hand in the of a sealing ring surrounded areas, come. The sealing ring is part of the above dummy surfaces and surrounds areas of the first and second metallization, the one make electrical contact between the first and second chip. Especially when using fluxes or organic protective layers can the resulting liquid or gaseous degradation products upon heating can not be dissipated fast enough.

Aus dem Dokument JP 03 04 92 46 A ist die Verbindung eines Chips mit einem Substrat bekannt, wobei die Kontakte von einem Isolationsgraben und einen daherum liegenden Versiegelungsring umgeben sind.From the document JP 03 04 92 46 A the connection of a chip to a substrate is known, wherein the contacts are surrounded by an isolation trench and a surrounding sealing ring.

Im Betrieb kann die große zusammenhängende, aus der ersten und zweiten Metallisierung gebildeten Metallebene aufgrund ihrer Dicke von ca. 5 μm beträchtlichen Scherstress auf die darunterliegenden Metallisierungslagen ausüben. Besonders organische Schichten, wie die modernen "Low-Epsilon-Dielektrika" reagieren hierauf empfindlich, so daß es schlimmstenfalls zu einer Delamination kommen kann.in the Operation can be the big one cohesive, metal plane formed from the first and second metallizations due to its thickness of approx. 5 μm considerable Apply shear stress to the underlying metallization layers. Especially organic Layers, such as the modern low-epsilon dielectrics, react to this sensitive, so that it in the worst case may lead to delamination.

Aus den Dokumenten JP 2000 52 409 A und JP 2000 299 430 A sind strukturierte Metallisierungen bei der Verbindung von Chipoberflächen bekannt.From the documents JP 2000 52 409 A and JP 2000 299 430 A are known structured metallization in the connection of chip surfaces.

Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, ein Halbleiterbauelement anzugeben, mit dem die oben genann ten Probleme vermieden werden können und eine Abschirmwirkung durch die Metallisierungen erreicht werden kann.The It is therefore an object of the present invention to provide a semiconductor component to avoid the above-mentioned problems can and a shielding effect can be achieved by the metallizations can.

Diese Aufgabe wird mit einem Halbleiterbauelement mit den Merkmalen des Anspruchs 1 oder 2 gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.These Task is with a semiconductor device with the characteristics of Claim 1 or 2 solved. Advantageous embodiments emerge from the dependent claims.

Das erfindungsgemäße Halbleiterbauelement umfaßt einen ersten Chip, der auf einer ersten Hauptfläche eine erste flächige Metallisierung aufweist und einen zweiten Chip, der auf einer zweiten Hauptfläche eine zweite flächige Metallisierung aufweist. Der erste und der zweite Chip sind mit ihren Hauptflächen einander zugewandt sind, so daß durch die einander gegenüberliegenden Metallisierungen mittels einer Lotschicht eine mechanische Verbindung zwischen dem ersten und dem zweiten Chip hergestellt ist. Die Metallisierungen sind in Teilflächen strukturiert, wobei die Teilflächen der einen Metallisierung elektrisch miteinander verbunden sind und wobei die die Teilflächen der anderen Metallisierung elektrisch voneinander getrennt oder elektrisch miteinander verbunden sind, und wobei die erste und/oder die zweite Metallisierung zumindest ein Entlüftungsmittel aufweist, wobei die elektrische Verbindung der Teilflächen auf der jeweiligen Hauptfläche ausgebildet ist.The inventive semiconductor device comprises a first chip having on a first major surface a first planar metallization and a second chip, which on a second main surface a second plane Metallization has. The first and the second chip are with their main surfaces facing each other, so that by the opposite ones Metallizations by means of a solder layer a mechanical connection between the first and the second chip is made. The metallizations are in subareas structured, with the faces the metallization are electrically connected to each other and where are the faces the other metallization electrically separated or electrically connected to each other, and wherein the first and / or the second metallization has at least one venting agent, wherein formed the electrical connection of the partial surfaces on the respective main surface is.

Ein weiteres erfindungsgemäßes Halbleiterbauelement umfasst einen ersten Chip, der auf einer ersten Hauptfläche eine erste flächige Metallisierung aufweist und einen zweiten Chip, der auf einer zweiten Hauptfläche eine zweite flächige Metallisierung aufweist, wobei der erste und der zweite Chip mit ihren Hauptflächen einander zugewandt sind, so daß durch die einander gegenüberliegenden Metallisierungen mittels einer Lotschicht eine mechanische Verbindung zwischen dem ersten und dem zweiten Chip hergestellt ist. Die Metallisierungen sind in Teilflächen strukturiert, wobei die Teilflächen der einen Metallisierung elektrisch miteinander verbunden sind und wobei die die Teilflächen der anderen Metallisierung elektrisch voneinander getrennt oder elektrisch miteinander verbunden sind, und wobei die erste und/oder die zweite Metallisierung zumindest einen Aufnahme bereich aufweist, der zur Aufnahme von Flußmittel- und/oder Lotresten dient, wobei die elektrische Verbindung der Teilflächen auf der jeweiligen Hauptfläche ausgebildet ist.One further inventive semiconductor device comprises a first chip, which on a first main surface a first flat Has metallization and a second chip on a second main area a second areal Metallization, wherein the first and the second chip with their main surfaces facing each other, so that by the opposite ones Metallizations by means of a solder layer a mechanical connection between the first and the second chip is made. The metallizations are in subareas structured, with the faces the metallization are electrically connected to each other and where are the faces the other metallization electrically separated or electrically connected to each other, and wherein the first and / or the second metallization has at least one receiving area, used to absorb flux and / or Lotresten serves, wherein the electrical connection of the partial surfaces the respective main area is trained.

Die genannten Metallisierungen stellen die eingangsgenannten "Dummy-Flächen" einer SOLID-Metallisierung dar. Zur Herstellung eines elektrischen Kontaktes zwischen dem ersten und dem zweiten Chip sind darüber hinaus separate Kontaktflächen vorgesehen. Die eingangs genannten Probleme lassen sich dadurch lösen, daß die Bereiche der ersten und/oder zweiten Metallisierung, die zur Herstellung einer mechanischen Verbindung zwischen den beiden Chips vorgesehen sind, in Teilflächen "zerschnitten" werden. Dies ist deshalb vorteilhaft, da die genannten Metallisierungen zwecks Herstellung eines guten mechanischen Kontakts regelmäßig flächig ausgebildet sind, so daß auch eine gute Wärmeabführung über die Metallisierungen gewährleistet ist. Die Strukturierung dient zur Entlüftung sowie zur Aufnahme von Lot- oder Flußmittelresten, die bei der Verbindung der beiden Chips entstehen.The mentioned metallizations represent the aforementioned "dummy areas" of a SOLID metallization For making an electrical contact between the first and the second chip are over it In addition, separate contact surfaces intended. The problems mentioned above can be characterized to solve, that the Areas of the first and / or second metallization used for manufacturing provided a mechanical connection between the two chips are, be "cut" in partial areas. This is advantageous because the said metallizations for the purpose of production a good mechanical contact are formed regularly flat, so that a good Heat dissipation over the Ensures metallization is. The structuring is used for ventilation and for receiving Lot- or Flußmittelresten, the arise when connecting the two chips.

Die erste und/oder zweite Metallisierung weist zumindest ein Entlüftungsmittel auf. Das Entlüftungsmittel kann als Schlitz, als Rille oder als beliebig ausgestaltete Materialschwächung ausgebildet sein. Kennzeichnend für ein Entlüftungsmittel ist dessen Verlauf von einem Zentralbereich des Halbleiterbauelements, d. h. insbesondere der Metallisierungen zu einem Außenbereich, so daß beim Verbindungsvorgang der beiden Chips entstehende flüssige oder gasförmige Abbauprodukte nach außen entweichen können. Die Gefahr von Lufteinschlüssen beim Lötvorgang ist somit drastisch reduziert.The first and / or second metallization has at least one venting agent on. The deaerator can be designed as a slot, as a groove or as any configured material weakening be. Characteristic of a deaerating agent is its course from a central region of the semiconductor device, d. H. especially the metallization to an outdoor area, so that when Connecting process of the two chips resulting liquid or gaseous degradation products outward can escape. The danger of air bubbles during the soldering process is thus drastically reduced.

Alternativ oder zusätzlich weist die erste und/oder zweite Metallisierung zumindest einen Aufnahmebereich auf, der zur Aufnahme von Flußmittel- und/oder Lotresten dient. Der Aufnahmebereich kann als Aussparung oder Schlitz ausgestaltet sein, der im Gegensatz zu den Entlüftungsmitteln jedoch nicht bis zu einem Rand der Metallisierung reicht. Der Aufnahmebe reich befindet sich somit im Inneren der ersten und/oder der zweiten Metallisierung. Er dient im Gegensatz zu dem Entlüftungsmittel nicht zur Abführung von flüssigen oder gasförmigen Abbauprodukten, sondern zur Aufnahme der beim Lötvorgang entstehen Flußmittel- oder Lotreste.alternative or additionally the first and / or second metallization has at least one receiving area on, for receiving flux and / or Lotresten serves. The receiving area can be used as a recess or slot be designed, but not in contrast to the venting agents reaches to one edge of the metallization. The Aufnahmebe rich is thus located inside the first and / or the second metallization. He serves in contrast to the deaerator for the discharge of liquid or gaseous Decomposition products, but to absorb the flux produced during the soldering process. or leftovers.

Das Entlüftungsmittel und der Aufnahmebereich stellen jeweils Bestandteile der erfindungsgemäßen Strukturierung dar.The vent means and the receiving area in each case constitute constituents of the structuring according to the invention represents.

Zweckmäßigerweise durchbrechen der Entlüftungsschlitz und/oder der Aufnahmebereich die erste und/oder zweite Metallisierung nur teilweise. Somit bleibt ein elektrischer Kontakt zwischen benachbarten Bereichen der Metallisierungen erhalten, wodurch die Funktion der elektrischen Abschirmung weiterhin gegeben ist. Insbesondere ist es dadurch möglich, einzelne Kontaktflächen, die den ersten und zweiten Chip elektrisch miteinander verbinden, mit einer ringförmigen Metallisierung zu umgeben, so daß dieser vor elektrischen Einflüssen geschützt ist.Conveniently, break through the vent slot and / or the receiving area the first and / or second metallization only partially. Thus, an electrical contact remains between adjacent ones Obtained areas of metallization, causing the function of electrical shielding continues to exist. In particular it thereby possible individual contact surfaces, which electrically interconnect the first and second chips, with an annular To surround metallization, so that it is protected from electrical influences.

In einer weiteren vorteilhaften Ausgestaltung weisen der erste und der zweite Chip jeweils einander zugeordnete Kontaktflächen zur Herstellung einer elektrischen Verbindung zwischen dem ersten und dem zweiten Chip auf, wobei zumindest eine Kontaktfläche von einem Isolationsgraben umgeben ist. Der Begriff "Isolationsgraben" ist dabei derart zu verstehen, daß zwischen den Kontaktflächen zur Herstellung der elektrischen Verbindung und den zur mechanischen Fixierung vorgesehenen Metallisierungen ein ausreichender Abstand eingehalten ist, der zumindest jeweils eine Kontaktfläche umgibt. Beim Verlöten des ersten und zweiten Chips können hierdurch Kurzschlüsse zwischen benachbarten Kontaktflächen vermieden werden. Kurzschlüsse könnten dann auftreten, wenn Lot eine elektrische Verbindung zwischen einer Kontaktfläche und der Metallisierung herstellen würde.In In a further advantageous embodiment, the first and the second chip each associated with each other contact surfaces for Making an electrical connection between the first and the second chip, wherein at least one contact surface of is surrounded by an isolation trench. The term "isolation trench" is to be understood such that between the contact surfaces for the production of the electrical connection and the mechanical Fixation provided metallizations a sufficient distance is complied with, which surrounds at least one contact surface. At the Solder of the first and second chips can thereby shorts between adjacent contact surfaces be avoided. Short circuits could then occur when solder has an electrical connection between a contact surface and metallization.

Zweckmäßigerweise ist der Isolationsgraben von einem Versiegelungsring umgeben. Hierdurch wird ein hermetischer Abschluß zur Vermeidung von Korrosion der Kontaktflächen bewirkt. Mit anderen Worten bedeutet dies, daß ein Isolationsgraben keine Verbindung zu einem Entlüftungsmittel aufweist und vorzugsweise auch nicht zu einem Aufnahmebereich, um eventuelle Kurzschlüsse zu vermeiden.Conveniently, the isolation trench is surrounded by a sealing ring. This will a hermetic conclusion to the Prevent corrosion of the contact surfaces causes. In other words this means that a Isolation trench has no connection to a venting agent and preferably also not to a receiving area to avoid possible short circuits.

In einer Ausgestaltung der Erfindung sind die erste und die zweite Metallisierung jeweils in Form von in etwa parallel verlaufenden Streifen ausgebildet. Die Streifen werden durch im wesentlichen parallel verlaufende Entlüftungsmittel gebildet. Wenn die Streifen der ersten und der zweiten Metallisierung nach der Verbindung des ersten und des zweiten Chips gekreuzt angeordnet sind, ist einerseits ein elektrischer Kontakt zwischen den Metallisierungen hergestellt und andererseits eine gute Entlüftung sichergestellt. Die Streifen der ersten und der zweiten Metallisierung können rechtwinklig oder auch in einem spitzen Winkel zueinander verlaufen.In An embodiment of the invention are the first and the second Metallization in each case in the form of approximately parallel Strip formed. The stripes are essentially through parallel venting means educated. If the strips of the first and the second metallization after the connection of the first and the second chip arranged crossed On the one hand, an electrical contact between the metallizations is produced and on the other hand a good vent ensured. The strips of the first and the second metallization can at right angles or at an acute angle to each other.

In einer bevorzugten Ausgestaltung sind die Streifen zumindest einer jeweiligen Metallisierung elektrisch miteinander verbunden. Die elektrische Verbindung kann beispielsweise über Stege zwischen den Streifen realisiert sein.In In a preferred embodiment, the strips are at least one respective metallization electrically connected together. The electrical connection, for example, via webs between the strips be realized.

In einer anderen Ausgestaltung sind die Aufnahmebereiche der ersten Metallisierung versetzt und vorzugsweise überlappend zu den Aufnahmebereichen der zweiten Metallisierung angeordnet. Auf diese Weise können die Aufnahmebereiche über die gesamte Metallisierungsfläche gut verteilt werden, wobei jedoch auch eine elektrische Verbindung der Metallisierungen untereinander gewährleistet ist.In In another embodiment, the receiving areas of the first Metallization offset and preferably overlapping to the receiving areas the second metallization arranged. In this way, the Recording areas over the entire metallization area be well distributed, but also an electrical connection the metallization is ensured with each other.

In einer weiteren Ausgestaltung ist die erste und die zweite Metallisierung jeweils in identisch ausgeformte Metallisierungsflächen aufgeteilt, wobei Metallisierungsflächen der einen Metallisierung elektrisch voneinander getrennt sind, während die Metallisierungsflächen der anderen Metallisierung elektrisch miteinander verbunden sind. Der Begriff „identisch ausgeformte Metallisierungsflächen" ist so zu verstehen, daß eine Metallisierungsfläche der ersten Metallisierung und eine Metallisierungsfläche der zweiten Metallisierung, die sich gegenüberliegen, gleich ausgebildet sind. Die Metallisiserungsflächen einer Metallisierung können dagegen von unterschiedlicher Form sein. Die elektrische Verbindung der Metallisierungsflächen der anderen Metallisierung kann über die oben genannten Stege erfolgen. Es ist dabei ausreichend, wenn die Stege einen wesentlich dünneren Querschnitt als die Metallisierungsflächen aufweisen. Vorzugsweise sind die sich gegenüberliegenden Metallisierungsflächen der einen und der anderen Metallisierung als Quadrate ausgebildet.In In another embodiment, the first and the second metallization each divided into identically shaped metallization, with metallization surfaces a metallization are electrically separated from each other, while the metallization the other metallization are electrically connected. The term "identical formed metallization surfaces "is to be understood as that one metallization the first metallization and a metallization of the second Metallization, which are opposite, the same are formed. The Metallisiserungsflächen a metallization, however, can be of different shape. The electrical connection of metallization the other metallization can over the above-mentioned bars are made. It is sufficient if the webs a much thinner Have cross-section than the metallization. Preferably are the opposite ones metallization one and the other metallization formed as squares.

Die Erfindung und deren Vorteile werden anhand der nachfolgenden Zeichnungen weiter erläutert. Es zeigen:The The invention and its advantages will become apparent from the following drawings further explained. Show it:

1a ein Beispiel eines Halbleiterbauelementes in der Draufsicht, bei dem die erste und die zweite Metallisierung jeweils streifenförmig angeordnet sind, 1a an example of a semiconductor device in the plan view, in which the first and the second metallization are each arranged in strips,

1b einen Querschnitt durch das Halbleiterbauelement der 1a, 1b a cross section through the semiconductor device of 1a .

2a ein erstes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes in der Draufsicht, bei dem die erste und die zweite Metallisierung jeweils streifenförmig ausgebildet sind und jeweilige Streifen einer Metallisierung elektrisch miteinander verbunden sind, 2a a first embodiment of a semiconductor device according to the invention in plan view, in which the first and the second metallization are each formed strip-shaped and respective strips of a metallization are electrically connected to each other,

2b, 2c jeweils einen Querschnitt durch die Anordnung der 2a, 2 B . 2c in each case a cross section through the arrangement of 2a .

3 ein zweites Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes, bei dem die erste Metallisierung mit Entlüftungsschlitzen versehen ist, 3 A second embodiment of a semiconductor device according to the invention, in which the first metallization is provided with ventilation slots,

4a ein drittes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes in der Draufsicht, bei dem die erste und die zweite Metallisierung jeweils mit Aufnahmeräumen versehen ist, 4a A third embodiment of a semiconductor device according to the invention in plan view, in which the first and the second metallization is respectively provided with receiving spaces,

4b, 4c jeweils einen Querschnitt durch die Anordnung der 4a, 4b . 4c in each case a cross section through the arrangement of 4a .

5 ein viertes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes in der Draufsicht, bei dem die erste Metallisierung mit Aufnahmeräumen versehen ist, 5 A fourth embodiment of a semiconductor device according to the invention in plan view, in which the first metallization is provided with receiving spaces,

6a, 6b jeweils die Draufsicht auf einen ersten und zweiten Chip vor dem Zusammenfügen zu dem erfindungsgemäßen Halbleiterbauelement und 6a . 6b in each case the plan view of a first and second chip prior to assembly to the semiconductor device according to the invention and

6c einen Querschnitt durch das gemäß dem fünftes Ausführungsbeispiel gebildete Halbleiterbauelement. 6c a cross section through the semiconductor device formed according to the fifth embodiment.

1a zeigt in einer Draufsicht ein Beispiel eines Halbleiterbauelementes. Mit den Bezugszeichen 10, 20 sind zwei übereinanderliegende, beispielhaft gleich große Chips bezeichnet. Der auch "Top-Chip" genannte Chip 20 ist dabei transparent dargestellt, damit die Ausgestaltung der Metallisierungen besser ersichtlich ist. Auf einer Hauptseite 17 des auch als „Bottom-Chip" bezeichneten Chips 10 ist eine Metallisierung 11 aufgebracht, die im Beispiel streifenförmig ausgebildet ist. Die Streifen der Metallisierung 11 verlaufen im wesentlichen parallel und sind im wesentlichen gleich lang und beabstandet zueinander angeordnet. Die Streifen der ersten und zweiten Metallisierung 11, 21 sind jeweils durch Entlüftungsschlitze 15, 25, die die jeweilige Metallisierung vollständig durchbrechen, voneinander beabstandet. Die Streifen einer Metallisierung weisen somit keinen elektrischen Kontakt zueinander auf. Der zweite Chip 20 weist in entsprechender Weise auf seiner Hauptfläche 27 eine zweite Metallisierung 21 auf, die ebenfalls aus im wesentlichen parallel verlaufenden Streifen besteht. 1a shows in a plan view an example of a semiconductor device. With the reference numerals 10 . 20 are two superimposed, exemplarily identically sized chips referred. The chip also called "top chip" 20 is shown transparent, so that the design of the metallizations is better visible. On a main page 17 also called the "bottom chip" chips 10 is a metallization 11 applied, which is strip-shaped in the example. The strips of metallization 11 are substantially parallel and are arranged substantially equally long and spaced from each other. The strips of the first and second metallization 11 . 21 are each through vents 15 . 25 , which completely break through the respective metallization, spaced from each other. The strips of a metallization thus have no electrical contact with each other. The second chip 20 points in a corresponding manner on its main surface 27 a second metallization 21 on, which also consists of substantially parallel strips.

Der erste und der zweite Chip 10, 20 sind dabei derart übereinander angeordnet, daß sich die Streifen der ersten Metallisierung 11 und der zweiten Metallisierung 21 in etwa im rechten Winkel kreuzen. Derartige Metallisierungen lassen sich leicht herstellen und gewährleisten eine gute Entlüftung während des Lötvorgangs. Durch das "Zerschneiden" der ursprünglich flächigen Metallisierungen 11, 21 verkleinert sich während des Betriebs des Halbleiterbauelements der Scherstress auf Kontaktierungslagen, die jeweils unterhalb der Hauptflächen 17, 27 angeordnet sind. Durch die gekreuzte Anordnung der Streifen ist gleichzeitig ein elektrischer Kontakt über den gesamten Bereich der Metallisierungen 11, 21 gewährleistet.The first and the second chip 10 . 20 are arranged one above the other so that the strips of the first metallization 11 and the second metallization 21 approximately at right angles. Such metallizations are easy to produce and ensure good ventilation during the soldering process. By "cutting" the originally planar metallizations 11 . 21 During operation of the semiconductor device, the shear stress decreases to contacting layers, each below the main surfaces 17 . 27 are arranged. By the crossed arrangement of the strips is simultaneously an electrical contact over the entire range of metallizations 11 . 21 guaranteed.

1b zeigt einen Schnitt entlang der Achse A-A'. Aus dieser Darstellung lassen sich gut die zwischen jeweiligen Streifen der Metallisierung 11 gebildeten Entlüftungsschlitze 15 erkennen. 1b shows a section along the axis A-A '. From this representation, it is easy to distinguish between respective strips of metallization 11 formed ventilation slots 15 detect.

Beispielhaft ist in 1a auch eine Kontaktfläche 12 des ersten Chips 10 dargestellt, die korrespondierend zu einer Kontaktfläche 22 des zweiten Chips 20 gelegen ist. Im Bereich der Kontaktflächen 12, 22 sind die Metallisierungen 11, 21 jeweils unterbrochen. Der Abstand zwischen den Kontaktflächen 12, 22 und den benachbarten Streifen der Metallisierungen 11, 21 ist dabei derart gewählt, daß während des Lötvorgangs zur Verbindung des ersten und des zweiten Chips 10, 20 durch eine Lotauspressung kein elektrischer Kontakt zwischen den Kontaktflächen 12, 22 und den Metallisierungen 11, 21 auftreten kann.Exemplary is in 1a also a contact area 12 of the first chip 10 represented, corresponding to a contact surface 22 of the second chip 20 is located. In the area of contact surfaces 12 . 22 are the metallizations 11 . 21 each interrupted. The distance between the contact surfaces 12 . 22 and the adjacent strips of metallizations 11 . 21 is chosen such that during the soldering process for connecting the first and the second chip 10 . 20 by a Lotauspressung no electrical contact between the contact surfaces 12 . 22 and the metallizations 11 . 21 can occur.

Die 2a zeigt ein erstes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes in der Draufsicht. Lediglich beispielhaft sind auch in diesem Ausführungsbeispiel der erste und der zweite Chip 10, 20 gleich groß ausgebildet. Der zweite Chip 20 ist wiederum transparent dargestellt. Auch in diesem Ausführungsbeispiel ist die erste Metallisierung streifenförmig ausgebildet. Die Streifen werden im vorliegenden Ausführungsbeispiel in Form von in Rillen ausgebildeten Entlüftungsschlitzen 15 gebildet. Dies geht besser aus der 2b hervor, die einen Schnitt entlang der Linie B-B' darstellt. Die Streifen der ersten Metallisierung 11 sind somit elektrisch untereinander verbunden. In entsprechender Weise ist die zweite Metallisierung 21 ausgebildet, die auf der Hauptfläche 27 des zweiten Chips 20 aufgebracht ist. Auch dort sind Entlüftungsschlitze 25 in Form von Rillen vorgesehen (2c).The 2a shows a first embodiment of a semiconductor device according to the invention in plan view. By way of example only, the first and the second chip are also in this embodiment 10 . 20 the same size. The second chip 20 is again shown transparently. Also in this embodiment, the first metallization is strip-shaped. The strips are in the present embodiment in the form of formed in grooves ventilation slots 15 educated. This is better from the 2 B showing a section along the line BB '. The strips of the first metallization 11 are thus electrically interconnected. Similarly, the second metallization 21 trained on the main surface 27 of the second chip 20 is applied. Also there are vents 25 provided in the form of grooves ( 2c ).

Auch in diesem Ausführungsbeispiel ist eine gute Entlüftung gewährleistet, die Lufteinschlüsse durch entstehende gasförmige Abbauprodukte vermeidet. Der Vorteil dieser Ausführungsvariante besteht darin, daß die Kontaktflächen 12, 22, die von einem Isolationsgraben 13, 23 umgeben sind, hermetisch abgeschlossen werden können. Die Ränder der Isolationsgräben 13, 23 bilden einen Versiegelungsring 14, 24, der die Kontaktflächen 12, 22 gegen Kontaktkorrosion schützt, wenn die Rillen 15, 25 nicht bis zu den Rändern des Isolationsgrabens 12, 23 geführt sind. Weiterhin kann mit einem Halbleiterbauelement gemäß dieser Variante eine größere Wärme über die Metallisierungen 11, 21 nach außen abgeführt werden.Also in this embodiment, a good ventilation is ensured, which avoids air pockets by resulting gaseous degradation products. The advantage of this embodiment is that the contact surfaces 12 . 22 from an isolation trench 13 . 23 surrounded, can be hermetically sealed. The edges of the isolation trenches 13 . 23 form a sealing ring 14 . 24 that the contact surfaces 12 . 22 protects against contact corrosion when the grooves 15 . 25 not to the edges of the isolation trench 12 . 23 are guided. Furthermore, with a semiconductor device according to this variant, greater heat can be transmitted via the metallizations 11 . 21 be discharged to the outside.

3 zeigt zweites Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes in der Draufsicht. Nach dem Verbinden des ersten und zweiten Chips 10, 20 sind die Metallisierungen 11, 21 in diesem Ausführungsbeispiel identisch ausgebildet. Die Metallisierungen 11, 21 erstrecken sich im wesentlichen über die gesamte Hauptfläche 17, 27 des ersten bzw. zweiten Chips 10, 20. Jede der Metallisierungen 11, 21 ist mit Entlüftungsschlitzen 15, 25 versehen, die eine jeweilige Metallisierung durchbrechen können oder in Form von Rillen ausgebildet sein können. Diese erstrecken sich von einem Zentralbereich eines jeweiligen Chips 10, 20 bzw. einer Metallisierung 11, 21 zu den Rändern eines jeweiligen Chips 10, 20 bzw. einer Metallisierung 11, 21. 3 shows a second embodiment of a semiconductor device according to the invention in plan view. After connecting the first and second chips 10 . 20 are the metallizations 11 . 21 identical in this embodiment. The metallizations 11 . 21 extend substantially over the entire main surface 17 . 27 of the first and second chips 10 . 20 , Each of the metallizations 11 . 21 is with vents 15 . 25 provided, which can break through a respective metallization or can be formed in the form of grooves. These extend from a central area of a respective chip 10 . 20 or a metallization 11 . 21 to the edges of a particular chip 10 . 20 or a metallization 11 . 21 ,

Die in der vorliegenden 3 parallele Ausrichtung der Entlüftungsschlitze 15, 25 zu den Seitenkanten eines jeweiligen Chips 10, 20 ist lediglich beispielhaft gewählt. Die Entlüftungsschlitze können prinzipiell beliebig über die Hauptflächen jeweiliger Chips 10, 20 verteilt sein. Die Entlüftungsschlitze 15, 25 können darüber hinaus einen beliebigen Verlauf aufweisen, müssen somit insbesondere nicht gerade ausgestaltet sein.The present in the present 3 parallel alignment of the ventilation slots 15 . 25 to the pages edges of a respective chip 10 . 20 is chosen only as an example. The vent slots can in principle arbitrarily over the major surfaces of respective chips 10 . 20 be distributed. The vents 15 . 25 In addition, they may have any desired course, and thus need not be configured in particular.

Aus der 3 ist auch gut ersichtlich, daß die Kontaktflächen 12, 22, die eine elektrische Verbindung zwischen dem ersten und zweiten Chip 10, 20 herstellen, von einem Isolationsgraben 13, 23 umgeben sind. Die Ränder des Isolationsgrabens 13, 23 bilden einen Versiegelungsring 14, 24, so daß die Kontaktflächen 12, 22 hermetisch abgeriegelt sind. Eine Kontaktkorrosion kann somit vermieden werden.From the 3 is also clear that the contact surfaces 12 . 22 which provides an electrical connection between the first and second chip 10 . 20 from an isolation trench 13 . 23 are surrounded. The edges of the isolation trench 13 . 23 form a sealing ring 14 . 24 so that the contact surfaces 12 . 22 hermetically sealed off. Contact corrosion can thus be avoided.

Die mechanische Stabilität des zweiten Ausführungsbeispiels ist außerordentlich hoch. Ebenso ist eine gute Wärmeabführung gewährleistet. Im Gegensatz zur beschriebenen Ausgestaltung müssen die Metallisierungen 11, 21 nach dem Zusammenfügen der Chips 10, 20 nicht identisch ausgebildet sein. Insbesondere können die Entlüftungsschlitze 15, 25 unterschiedlich angeordnet sein. Somit ist auch eine Anordnung denkbar, bei der ein Entlüftungsschlitz 15, der in der Metallisierung 11 des ersten Chips 10 angeordnet ist, sich mit einem Entlüftungsschlitz 25 der zweiten Metallisierung 21 kreuzt.The mechanical stability of the second embodiment is extremely high. Likewise, a good heat dissipation is guaranteed. In contrast to the described embodiment, the metallizations 11 . 21 after assembling the chips 10 . 20 not be formed identical. In particular, the vent slots 15 . 25 be arranged differently. Thus, an arrangement is conceivable in which a vent slot 15 that in the metallization 11 of the first chip 10 is arranged, with a ventilation slot 25 the second metallization 21 crosses.

4a zeigt ein drittes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes in der Draufsicht. Der besseren Übersichtlichkeit halber ist auch in dieser Figur der zweite Chip 20 transparent dargestellt. Sowohl die erste Metallisierung 11 als auch die zweite Metallisierung 21 weist über die gesamte Fläche verteilt Aufnahmeräume 16 bzw. 26 auf. Wie aus den 4b und 4c besser hervorgeht, sind die Aufnahmeräume 16 zu den Aufnahmeräumen 26 versetzt angeordnet. Die Aufnahmeräume 16, 26 sind lediglich beispielhaft in Form von Quadraten ausgebildet und in Form eines Rasters über die gesamte Oberfläche angeordnet. In dem Ausführungsbeispiel gemäß 4b durchbrechen jeweilige Aufnahmeräume 16, 26 die Metallisierung 11, 21. Eine elektrische Verbindung der Metallisierungen 11, 21 erfolgt somit durch die sich überlappenden Bereiche der Metallisierungen 11, 21. In dem Ausführungsbeispiel gemäß 4c, das ebenfalls entlang des Schnittes D-D' gebildet ist, erstrecken sich die Aufnahmeräume 16, 26 jeweils nur teilweise in ihre Metallisierung 11, 21. Das Volumen der Aufnahmeräume 16, 26 ist somit gegenüber den Aufnahmeräumen gemäß 4b verkleinert. Während die Variante gemäß 4b einen geringeren Scherstress auf die unterhalb jeweilige Hauptflächen 17, 27 gelegenen Metallisierungslagen ausübt, ist die Wärmeabführung in der Variante gemäß 4c aufgrund des größeren Metallisierungsvolumens der Metallschichten 11, 21 verbessert. 4a shows a third embodiment of a semiconductor device according to the invention in plan view. For better clarity, the second chip is also in this figure 20 shown transparently. Both the first metallization 11 as well as the second metallization 21 has recording rooms distributed over the entire area 16 respectively. 26 on. Like from the 4b and 4c better, the reception rooms are 16 to the recording rooms 26 staggered. The recording rooms 16 . 26 are merely exemplified in the form of squares and arranged in the form of a grid over the entire surface. In the embodiment according to 4b break through respective recording rooms 16 . 26 the metallization 11 . 21 , An electrical connection of the metallizations 11 . 21 thus takes place through the overlapping areas of the metallizations 11 . 21 , In the embodiment according to 4c , which is also formed along the section DD ', extend the receiving spaces 16 . 26 only partially into their metallization 11 . 21 , The volume of the recording rooms 16 . 26 is thus according to the recording rooms according to 4b reduced. While the variant according to 4b a lower shear stress on the below respective major surfaces 17 . 27 exerts metallization layers, the heat dissipation in the variant according to 4c due to the larger metallization volume of the metal layers 11 . 21 improved.

Eine mögliche Abwandlung, bei der die Ausgestaltungen der Aufnahmeräume gemäß 4b und 4c untereinander kombiniert sind, ist vom Gedanken der Erfindung selbstverständlich ebenfalls umfaßt. So könnte jede der Metallisierungen 11, 21 sowohl Aufnahmeräume aufweisen, die die Metallisierung voll ständig durchbrechen oder in Form von Ausnehmungen ausgebildet sind. Denkbar wäre auch, die Ausgestaltung der zweiten Metallisierung 21 gemäß 4b mit der Ausgestaltung der ersten Metallisierung 11 der 4c zu kombinieren.A possible modification in which the embodiments of the receiving spaces according to 4b and 4c are combined with each other is of course also included in the idea of the invention. So could any of the metallizations 11 . 21 have both receiving spaces that break through the metallization full constantly or are formed in the form of recesses. It would also be conceivable to design the second metallization 21 according to 4b with the configuration of the first metallization 11 of the 4c to combine.

5 zeigt ein viertes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes in der Draufsicht. Die wiederum identisch ausgebildeten Metallisierungen 11, 21 weisen eine hohe Flächenbelegung und damit einen guten Wärmekontakt auf. Der Scherstress wird durch die kreuz und quer verlaufenden Aufnahmeräume 16, 26 verkleinert. Die dadurch entstehenden Hohlräume können die beim Lötvorgang vorhandenen Flußmittelreste aufnehmen. 5 shows a fourth embodiment of a semiconductor device according to the invention in plan view. The turn identically formed metallizations 11 . 21 have a high surface coverage and thus a good thermal contact. The shear stress is due to the criss-cross receiving spaces 16 . 26 reduced. The resulting cavities can absorb the flux residues present during the soldering process.

Die 6a und 6b zeigen ein fünftes Ausführungsbeispiel der Erfindung. In 6a ist die Draufsicht auf die Hauptfläche 17 des ersten Chips 10 dargestellt. Die Metallisierung 11 ist in Form von regelmäßig angeordneten und zueinander beabstandeten Metallisierungsflächen ausgebildet. Jeweilige benachbarte Metallisierungsflächen sind über Stege 19 elektrisch miteinander verbunden. Die Metallisierungsflächen 18 weisen somit untereinander eine elektrische Verbindung auf.The 6a and 6b show a fifth embodiment of the invention. In 6a is the top view of the main surface 17 of the first chip 10 shown. The metallization 11 is formed in the form of regularly spaced and spaced apart metallization. Respective adjacent metallization surfaces are over webs 19 electrically connected to each other. The metallization surfaces 18 thus have an electrical connection with each other.

In 6b ist eine Draufsicht auf die Hauptseite 27 des zweiten Chips 20 dargestellt. In entsprechender Weise sind auf der Hauptfläche 27 Metallisierungsflächen 28 ausgebildet, die den Metallisierungsflächen 18 in Größe und Anordnung entsprechen. Im Unterschied zu der Metallisierung 11 der 6a sind die Metallisierungsflächen 28 der zweiten Metallisierung 21 über Isolationsbereich 29 elektrisch voneinander getrennt.In 6b is a plan view of the main page 27 of the second chip 20 shown. In the same way are on the main surface 27 metallization 28 formed the metallization surfaces 18 in size and arrangement. Unlike the metallization 11 of the 6a are the metallization surfaces 28 the second metallization 21 over isolation area 29 electrically isolated from each other.

Die nach dem Zusammenfügen des ersten und zweiten Chips 10, 20 entstehende Anordnung ist in 6c dargestellt. 6c zeigt einen Querschnitt entlang der Linie E-E'. Das dargestellte Halbleiterbauelement weist eine optimale Metallisie rungsstruktur auf, die die folgenden Anforderungen gleichzeitig erfüllt:

  • – Entlüftung des zwischen dem ersten und zweiten Chip 10, 20 gebildeten Spaltes 31.
  • – Selbstzentrierung des ersten und zweiten Chips 10, 20 infolge der Oberflächenspannung der geschmolzenen Lotschicht (aus der 6c nicht ersichtlich).
  • – Elektrische Abschirmung durch eine durchgehend leitende Fläche.
  • – Reduktion eines Scherstresses auf die unterhalb der Hauptflächen 17, 27 gelegenen obersten Metallisierungslagen durch eine vielfach unterteilte Fläche.
  • – Ausreichendes Volumen zur Aufnahme von Lotschlacken während des Lötvorgangs.
The after joining the first and second chips 10 . 20 resulting arrangement is in 6c shown. 6c shows a cross section along the line E-E '. The illustrated semiconductor device has an optimum metallization structure which meets the following requirements simultaneously:
  • - Vent the between the first and second chip 10 . 20 formed gap 31 ,
  • - Self-centering of the first and second chips 10 . 20 due to the surface tension of the molten solder layer (from the 6c not apparent).
  • - Electrical shielding by a durchge leading conductive surface.
  • - Reduction of a shear stress on the below the main surfaces 17 . 27 located top metallization layers by a multiple divided area.
  • - Sufficient volume for holding solder slags during the soldering process.

Bei der optimierten Struktur werden die Metallisierungen 11, 21 einerseits in kleine Quadrate zerlegt, wodurch die Länge der Ränder der Metallisierungen vergrößert wird. Dies begünstigt die Selbstzentrierung und den Abbau von Scherstress. Weiterhin wird ausreichendes Volumen zur Aufnahme der Lotschlacken geschaffen. Die Entlüftung wird dadurch gewährleistet, daß die zweite Metallisierung 21 nicht durchgehend strukturiert ist. Verstärkt werden kann dies dadurch, daß die Stege 19, wie aus 6c ersichtlich ist, eine geringere Höhe als die Metallisierungsflächen 18 aufweisen. Der geforderte durchgehende elektrische Kontakt in der zweiten Metallisierung 21 bildet sich erst beim Verlöten mittels der Stege 19 in der ersten Metallisierung 11.In the optimized structure, the metallizations 11 . 21 on the one hand, broken down into small squares, which increases the length of the edges of the metallizations. This promotes self-centering and the reduction of shear stress. Furthermore, sufficient volume for receiving the solder slags is created. The venting is ensured by the fact that the second metallization 21 is not structured throughout. This can be reinforced by the fact that the webs 19 , like out 6c it can be seen, a lower height than the metallization 18 exhibit. The required continuous electrical contact in the second metallization 21 forms only when soldering by means of the webs 19 in the first metallization 11 ,

In Kombination mit der in 3 gezeigten Maßnahme (Vorsehen von Isolationsgräben 13 und Versiegelungsringen 14) läßt sich auch ein lokaler Korrosionsschutz für die Kontaktflächen erreichen. Die Abstände zwischen jeweiligen Metallisierungsflächen 18, 28 können dabei kleiner sein als die Breite der Isolationsgraben rund um die Kontaktflächen, da Kurzschlüsse zwischen den Metallisierungsflächen infolge von Lotauspressungen ohne Belang sind, da ja bereits ein elektrischer Kontakt über die Stege 19 hergestellt ist.In combination with the in 3 shown measure (providing isolation trenches 13 and sealing rings 14 ), a local corrosion protection for the contact surfaces can be achieved. The distances between respective metallization surfaces 18 . 28 can be less than the width of the isolation trench around the contact surfaces, since short circuits between the metallization due to Lotauspressungen are irrelevant, since already an electrical contact via the webs 19 is made.

1010
Chip (Bottom-Chip)chip (Bottom chip)
1111
Metallisierungmetallization
1212
Kontaktflächecontact area
1313
Isolationsgrabenisolation trench
1414
Versiegelungsringsealing ring
1515
Entlüftungsschlitzventing slot
1616
Aufnahmeraumaccommodation space
1717
Hauptfläche (aktive Hauptseite)Main area (active Home)
1818
Metallisierungsflächemetallization
1919
Stegweb
2020
Chip (Top-Chip)chip (Top-chip)
2121
Metallisierungmetallization
2222
Kontaktflächecontact area
2323
Isolationsgrabenisolation trench
2424
Versiegelungsringsealing ring
2525
Entlüftungsschlitzventing slot
2626
Aufnahmeraumaccommodation space
2727
Hauptfläche (aktive Hauptfläche)Main area (active Main area)
2828
Metallisierungsflächemetallization
2929
IsolationsbereichQuarantine
3030
IsolationsbereichQuarantine
3131
Spaltgap

Claims (10)

Halbleiterbauelement mit einem ersten Chip (10), der auf einer ersten Hauptfläche (17) eine erste flächige Metallisierung (11) aufweist und mit einem zweiten Chip (20), der auf einer zweiten Hauptfläche (27) eine zweite flächige Metallisierung (21) aufweist, wobei der erste und der zweite Chip (10, 20) mit ihren Hauptflächen (17, 27) einander zugewandt sind, so daß durch die einander gegenüberliegenden Metallisierungen (11, 21) mittels einer Lotschicht eine mechanische Verbindung zwischen dem ersten und dem zweiten Chip (10, 20) hergestellt ist und wobei die Metallisierungen (11, 21) in Teilflächen strukturiert sind, wobei die Teilflächen der einen Metallisierung elektrisch miteinander verbunden sind und wobei die Teilflächen der anderen Metallisierung elektrisch voneinander getrennt oder elektrisch miteinander verbunden sind, und wobei die erste und/oder die zweite Metallisierung (11, 21) zumindest ein Entlüftungsmittel (15, 25) aufweist, wobei die elektrische Verbindung der Teilflächen auf der jeweiligen Hauptfläche ausgebildet ist.Semiconductor device with a first chip ( 10 ) located on a first main surface ( 17 ) a first planar metallization ( 11 ) and with a second chip ( 20 ) located on a second main surface ( 27 ) a second planar metallization ( 21 ), wherein the first and the second chip ( 10 . 20 ) with their main surfaces ( 17 . 27 ) facing each other, so that by the opposing metallizations ( 11 . 21 ) by means of a solder layer, a mechanical connection between the first and the second chip ( 10 . 20 ) and wherein the metallizations ( 11 . 21 ) are structured in partial areas, wherein the partial surfaces of a metallization are electrically connected to each other and wherein the partial surfaces of the other metallization are electrically separated or electrically connected to each other, and wherein the first and / or the second metallization ( 11 . 21 ) at least one deaerating agent ( 15 . 25 ), wherein the electrical connection of the partial surfaces is formed on the respective main surface. Halbleiterbauelement mit einem ersten Chip (10), der auf einer ersten Hauptfläche (17) eine erste flächige Metallisierung (11) aufweist und mit einem zweiten Chip (20), der auf einer zweiten Hauptfläche (27) eine zweite flächige Metallisierung (21) aufweist, wobei der erste und der zweite Chip (10, 20) mit ihren Hauptflächen (17, 27) einander zugewandt sind, so daß durch die einander gegenüberliegenden Metallisierungen (11, 21) mittels einer Lotschicht eine mechanische Verbindung zwischen dem ersten und dem zweiten Chip (10, 20) hergestellt ist und wobei die Metallisierungen (11, 21) in Teilflächen strukturiert sind, wobei die Teilflächen der einen Metallisierung elektrisch miteinander verbunden sind und wobei die Teilflächen der anderen Metallisierung elektrisch voneinander getrennt oder elektrisch miteinander verbunden sind, und wobei die erste und/oder die zweite Metallisierung (11, 21) zumindest einen Aufnahmebereich (16, 26) aufweist, der zur Aufnahme von Flußmittel- und/oder Lotresten dient, wobei die elektrische Verbindung der Teilflächen auf der jeweiligen Hauptfläche ausgebildet ist.Semiconductor device with a first chip ( 10 ) located on a first main surface ( 17 ) a first planar metallization ( 11 ) and with a second chip ( 20 ) located on a second main surface ( 27 ) a second planar metallization ( 21 ), wherein the first and the second chip ( 10 . 20 ) with their main surfaces ( 17 . 27 ) facing each other, so that by the opposing metallizations ( 11 . 21 ) by means of a solder layer, a mechanical connection between the first and the second chip ( 10 . 20 ) and wherein the metallizations ( 11 . 21 ) are structured in partial areas, wherein the partial surfaces of a metallization are electrically connected to each other and wherein the partial surfaces of the other metallization are electrically separated or electrically connected to each other, and wherein the first and / or the second metallization ( 11 . 21 ) at least one receiving area ( 16 . 26 ), which serves to receive Flußmittel- and / or Lotresten, wherein the electrical connection of the partial surfaces is formed on the respective main surface. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Entlüftungsmittel (15, 25) die erste und/oder zweite Metallisierung (11, 21) nur teilweise durchbricht.Semiconductor component according to Claim 1, characterized in that the venting means ( 15 . 25 ) the first and / or second metallization ( 11 . 21 ) breaks only partially. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste und der zweite Chip (10, 20) jeweils einander zugeordnete Kontaktflächen (12, 22) zur Herstellung einer elektrischen Verbindung zwischen dem ersten und dem zweiten Chip (10, 20) aufweisen, wobei zumindest jeweils eine Kontaktfläche (12, 22) von einem Isolationsgraben (13, 23) umgeben ist.Semiconductor component according to one of Claims 1 to 3, characterized in that the first and the second chip ( 10 . 20 ) each associated contact surfaces ( 12 . 22 ) for establishing an electrical connection between the first and the second chip ( 10 . 20 ), wherein at least one contact surface ( 12 . 22 ) from an isolation trench ( 13 . 23 ) is surrounded. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß der Isolationsgraben (13, 23) von einem Versiegelungsring umgeben ist.Semiconductor component according to Claim 4, characterized in that the isolation trench ( 13 . 23 ) is surrounded by a sealing ring. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste und die zweite Metallisierung (11, 21) jeweils in Form von parallel verlaufenden Streifen ausgebildet sind.Semiconductor component according to one of Claims 1 to 5, characterized in that the first and the second metallization ( 11 . 21 ) are each formed in the form of parallel strips. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, daß die Streifen der ersten und die Streifen der zweiten Metallisierung (11, 21) gekreuzt angeordnet sind.Semiconductor component according to Claim 6, characterized in that the strips of the first metallization and the strips of the second metallization ( 11 . 21 ) are arranged crossed. Halbleiterbauelement nach einem der Ansprüche 2, 4 oder 5, dadurch gekennzeichnet, daß die Aufnahmebereiche (16) der ersten Metallisierung (11) versetzt zu den Aufnahmebereichen (26) der zweiten Metallisierung (21) angeordnet sind.Semiconductor component according to one of Claims 2, 4 or 5, characterized in that the recording areas ( 16 ) of the first metallization ( 11 ) offset to the receiving areas ( 26 ) of the second metallization ( 21 ) are arranged. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste und die zweite Metallisierung (11, 21) jeweils in identisch ausgeformte Metallisierungsflächen (18, 28) aufgeteilt ist, wobei die Metallisierungsflächen (28) der einen Metallisierung (21) elektrisch voneinander getrennt sind, während die Metallisierungsflächen (18) der anderen Metallisierung (11) elektrisch miteinander verbunden sind.Semiconductor component according to one of Claims 1 to 5, characterized in that the first and the second metallization ( 11 . 21 ) in each case in identically shaped metallization surfaces ( 18 . 28 ), wherein the metallization surfaces ( 28 ) of a metallization ( 21 ) are electrically separated, while the metallization surfaces ( 18 ) of the other metallization ( 11 ) are electrically connected together. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß der Aufnahmebereich (16, 26) die erste und/oder zweite Metallisierung (11, 21) nur teilweise durchbricht.Semiconductor component according to Claim 2, characterized in that the receiving region ( 16 . 26 ) the first and / or second metallization ( 11 . 21 ) breaks only partially.
DE2002126363 2002-06-13 2002-06-13 Semiconductor component Expired - Fee Related DE10226363B4 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2002126363 DE10226363B4 (en) 2002-06-13 2002-06-13 Semiconductor component
TW92110068A TW200400615A (en) 2002-06-13 2003-04-29 Semiconductor component
PCT/DE2003/001469 WO2003107421A2 (en) 2002-06-13 2003-05-07 Semi-conductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002126363 DE10226363B4 (en) 2002-06-13 2002-06-13 Semiconductor component

Publications (2)

Publication Number Publication Date
DE10226363A1 DE10226363A1 (en) 2004-01-08
DE10226363B4 true DE10226363B4 (en) 2008-04-24

Family

ID=29719033

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002126363 Expired - Fee Related DE10226363B4 (en) 2002-06-13 2002-06-13 Semiconductor component

Country Status (3)

Country Link
DE (1) DE10226363B4 (en)
TW (1) TW200400615A (en)
WO (1) WO2003107421A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011131519A1 (en) 2010-04-19 2011-10-27 Robert Bosch Gmbh Composite component and method for producing a composite component

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046699A1 (en) * 2004-09-24 2006-04-13 Infineon Technologies Ag Contact surfaces e.g. cooling unit, connecting device, has contact surfaces connected by solidifying liquid e.g. melted solder, such that section of one of two surface edges exhibits structuring in area of edges

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0349246A (en) * 1989-07-17 1991-03-04 Hitachi Ltd Semiconductor integrated circuit device
WO1998027587A1 (en) * 1996-12-19 1998-06-25 Telefonaktiebolaget Lm Ericsson (Publ) A packaging structure for integrated circuits
JP2000252409A (en) * 1999-02-26 2000-09-14 Rohm Co Ltd Semiconductor chip
JP2000299430A (en) * 1999-04-12 2000-10-24 Nec Corp Semiconductor device
JP2002093996A (en) * 2000-09-20 2002-03-29 Sanyo Electric Co Ltd Semiconductor device and manufacturing method therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410449A (en) * 1993-05-24 1995-04-25 Delco Electronics Corp. Heatsink conductor solder pad
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6362435B1 (en) * 1999-12-20 2002-03-26 Delphi Technologies, Inc. Multi-layer conductor pad for reducing solder voiding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0349246A (en) * 1989-07-17 1991-03-04 Hitachi Ltd Semiconductor integrated circuit device
WO1998027587A1 (en) * 1996-12-19 1998-06-25 Telefonaktiebolaget Lm Ericsson (Publ) A packaging structure for integrated circuits
JP2000252409A (en) * 1999-02-26 2000-09-14 Rohm Co Ltd Semiconductor chip
JP2000299430A (en) * 1999-04-12 2000-10-24 Nec Corp Semiconductor device
JP2002093996A (en) * 2000-09-20 2002-03-29 Sanyo Electric Co Ltd Semiconductor device and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011131519A1 (en) 2010-04-19 2011-10-27 Robert Bosch Gmbh Composite component and method for producing a composite component

Also Published As

Publication number Publication date
WO2003107421A2 (en) 2003-12-24
WO2003107421A3 (en) 2004-04-08
TW200400615A (en) 2004-01-01
DE10226363A1 (en) 2004-01-08

Similar Documents

Publication Publication Date Title
DE2542518C3 (en)
EP0632681B1 (en) Metal-coated substrate
EP3262666B1 (en) Electrical element and method for manufacturing it
EP1061783B2 (en) Ceramic-metal substrate, particularly multiple substrate
DE112008003104B4 (en) Ceramic multilayer component
DE10203353A1 (en) Semiconductor module and electronic component
DE102005003390B4 (en) Substrate for an FBGA semiconductor device
DE102013200518A1 (en) SEMICONDUCTOR PACKAGE
EP2652784A2 (en) Electronic assembly comprising an improved sintered connection
DE10226363B4 (en) Semiconductor component
EP3584828A1 (en) Carrier substrate for electrical components and method for producing a support substrate
DE102005056906B4 (en) Integrated circuit arrangement with capacitors in series and use
DE102015114579B4 (en) Semiconductor chip
DE7141390U (en) SEMI-CONDUCTOR ARRANGEMENT IN PARTICULAR FIELD EFFECT TRANSISTOR WITH DIFFUSED PROTECTED AREAS AND / OR INSULATING GATE AREAS
WO2022263543A1 (en) Circuit board assembly
DE19821916A1 (en) Packaged semiconductor device has a ball grid array substrate
DE19959248A1 (en) Insulation improvement for high-performance semiconductor modules
DE102017109515A1 (en) Semiconductor arrangement and method for its production
EP3456160B1 (en) Circuit pattern structure, in particular for a leadframe for a smart card application, with at least two superposed planes of conductive patterns
DE10158770B4 (en) Lead frame and component with a lead frame
EP3012861B1 (en) Circuit assembly and power module
DE10026933C1 (en) Faraday cage for integrated circuit has lower and upper metallization planes filled with metallization layers and connected at edges by metal ring structures in intermediate planes
DE69818703T2 (en) METHOD FOR SURFACE MOUNTING OF A MICROWAVE HOUSING ON A PCB AND HOUSING AND PCB TO PERFORM THE METHOD
WO2020233987A1 (en) Adapter element for connecting an electronics component to a heat sink element, system comprising an adapter element of this kind, and method for producing an adapter element of this kind
DE102004007398A1 (en) Configurable gate array cell with extended poly-gate connection

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee