DE10015275A1

DE10015275A1 - Halbbrückenschaltung

Info

Publication number: DE10015275A1
Application number: DE10015275A
Authority: DE
Inventors: Martin Feldtkeller; Karim Kaschani; Jenoe Tihanyi
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-03-28
Filing date: 2000-03-28
Publication date: 2001-10-18

Abstract

Schaltungsanordnung zum Ansteuern einer, insbesondere induktiven, Last (L), wobei die Schaltungsanordnung folgende Merkmale aufweist: DOLLAR A - einen ersten Schalter (T1) mit einem Steueranschluss (G) und einer Laststrecke (D-S), die derart angeschlossen ist, dass eine erste Anschlussklemme (KL1) der Last (L) an eine Klemme für ein erstes Versorgungspotential (+U) anschließbar ist, DOLLAR A - einen zweiten Schalter (S2; T2) mit einem Steueranschluss (SK; G) und einer Laststrecke (KS1-KS2; D-S), die derart angeschlossen ist, dass die erste Anschlussklemme (KL1) der Last (L) an eine Klemme für ein Bezugspotential (M) anschließbar ist wobei dem Steueranschluss (SK; G) ein erstes Ansteuersignal (IN; Uin) zugeführt ist, DOLLAR A wobei dem Steueranschluss (G) des ersten Schalters (T) ein von einem Laststreckensignal (US2; UT2) des zweiten Schalters (S2; T2) abhängiges zweites Ansteuersignal (ST1) zugeführt ist.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.

Derartige Schaltungsanordnungen, die auch als Halbbrücken schaltungen bezeichnet werden, dienen insbesondere zum An steuern von induktiven Lasten, wie beispielsweise Elektromo toren. Dabei wird eine Versorgungsspannung getaktet an die Last angelegt, wobei mittels der Taktfrequenz die Stromauf nahme bzw. die Leistungsaufnahme der Last eingestellt werden kann.

Es ist bekannt, bei derartigen Halbbrückenschaltungen, einen ersten und zweiten Transistor in Reihe zwischen ein Versor gungspotential und ein Bezugspotential zu schalten, wobei die Last parallel zu dem ersten Transistor zwischen dem Versor gungspotential und einem dem ersten und zweiten Transistor gemeinsamen Anschluss angeschlossen ist. Fügt man der Halb brückenschaltung eine weitere in derselben Weise aufgebaute Halbbrückenshaltung hinzu, wobei die Last dann zwischen dem gemeinsamen Anschluss der Transistoren der ersten Brücken schaltung und dem gemeinsamen Anschluss der Transistoren der zweiten Brückenschaltung verschaltet ist, so entsteht eine Brückenschaltung, die es ermöglicht, die Last mit einer Wech selspannung anzusteuern.

Sowohl bei Verwendung nur einer Halbbrückenschaltung zum An steuern der Last als auch bei Verwendung von zwei Halbbrüc kenschaltungen als Brückenschaltung ist es erforderlich, dass der erste und zweite Transistor derart angesteuert werden, dass nur jeweils einer der beiden Transistoren leitet. Bei Halbbrückenschaltungen nach dem Stand der Technik sind zur Ansteuerung der Transistoren integrierte Ansteuerschaltungen vorgesehen, die aufgrund der bei Ansteuerung induktiver Lasten auftretenden hohen Spannungen hochspannungsfest sein müssen und daher aufwändig und kosteninitensiv in der Her stellung sind.

Ziel der vorliegenden Erfindung ist es daher, eine Ansteuer schaltung für Lasten, insbesondere für induktive Lasten, zur Verfügung zu stellen, bei der sichergestellt ist, dass nur einer der beiden Schalter leitet und bei der keine aufwändige Ansteuerschaltung erforderlich ist.

Dieses Ziel wird durch eine Schaltungsanordnung gemäß den Merkmalen des Anspruchs 1 erreicht.

Danach ist dem Steueranschluss des ersten Schalters zu dessen Ansteuerung ein Ansteuersignal zugeführt, das von einem Last streckensignal des zweiten Schalters abhängig ist. Das Last streckensignal des zweiten Schalters ist dabei von der Schal terstellung des zweiten Schalters wie folgt abhängig:

Ist der erste Schalter geöffnet und der zweite Schalter ge schlossen nimmt die Last Strom auf, die über der Laststrecke des zweiten Schalters anliegende Spannung, bzw. das Last streckensignal, ist klein. Sperrt der zweite Schalter steigt die über seiner Laststrecke anfallende Spannung, bzw. das Laststreckensignal, an.

Die Ansteuerung des ersten Schalters abhängig von dem Last streckensignal des zweiten Schalters, bzw. abhängig von der Schalterstellung oder dem Schaltzustand des zweiten Schal ters, bewirkt, dass der erste Schalter immer sperrt, wenn der zweite Schalter leitet und dass der erste Schalter nur leiten kann, wenn der zweite Schalter sperrt. Zur Erzeugung des An steuersignals für den zweiten Schalter kann ein sogenannter Niedervolt-IC verwendet werden. Eine Hochvolt- Ansteuerschaltung ist bei der erfindungsgemäßen Schaltungsan ordnung nicht erforderlich.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Der erste Schalter ist vorzugsweise ein spannungsgesteuerter Schalter, wie beispielsweise ein Transistor, insbesondere ein MOSFET (Metal Oxide Semiconductor Field-Effect-Transistor) oder ein IGBT (Insulated Gate Bipolar Transistor).

Um sicherzustellen, dass der erste Schalter sperrt, wenn der zweite Schalter leitet, ist ein Laststreckenanschluss des zweiten Schalters vorzugsweise an den Steueranschluss des er sten Schalters angeschlossen, wobei der Anschluss direkt oder über ein Gleichrichterelement, beispielsweise eine Diode er folgt. Leitet der zweite Schalter, ist das an der ersten An schlussklemme des zweiten Schalters anliegende Potential zu gering, um den ersten Schalter leiten zu lassen; der erste Schalter sperrt sicher.

Um zu gewährleisten, dass der erste Schalter leitet, wenn der zweite Schalter sperrt, ist eine Ansteuerschaltung vorgese hen, die an den Steueranschluss des ersten Schalters ange schlossen ist, und die abhängig von einem Schaltzustand des zweiten Schalters ein Ansteuerpotential bereitstellt. Die An steuerschaltung ist vorzugsweise zwischen die erste An schlussklemme der Last und den Steueranschluss des ersten Schalters geschaltet. Sie besteht im einfachsten Fall aus ei ner Reihenschaltung einer Spannungsquelle und eines Wider stands. Hat die induktive Last bei geschlossenem zweiten Schalter Strom aufgenommen, so steigt bei Öffnen des zweiten Schalters die an dem zweiten Schalter anliegende Spannung, bzw. das an der ersten Anschlussklemme der Last anliegende Potential an. Das Potential an dem Steueranschluss des ersten Schalters liegt bedingt durch die Ansteuerschaltung um den Wert der von der Spannungsquelle gelieferten Spannung über dem Wert des Potentials an der ersten Anschlussklemme der Last. Der erste Schalter leitet dadurch.

Gemäß einer weiteren Ausführungsform der Erfindung ist vorge sehen, dass der erste Schalter ein in Rückwärtsrichtung sper render Feldeffekttransistor (FET) ist. Bei herkömmlichen FET sind das Substrat und der Source-Bereich des FET kurzge schlossen, wodurch zwischen Source und Drain eine Diode ge bildet ist, die bei Anlegen einer Flussspannung zwischen Source und Drain, also in Rückwärtsrichtung des FET, leitet. Bei Halbbrückenschaltungen ist dieser Effekt bislang er wünscht, da die in dem als ersten Schalter verwendeten FET vorhandene Diode als Freilaufdiode wirkt und bei Sperren des zweiten Schalters den durch die induktive Last induzierten Strom übernimmt und so eine Zerstörung des als FET wirkenden ersten Schalters verhindert. Eine in der Diode gespeicherte Ladung bewirkt jedoch, dass die Diode auch dann noch kurzzei tig leitet, wenn der zweite Schalter schon wieder leitet. Dies führt zu Schaltverlusten und begrenzt die Schaltfre quenz.

Die derzeit in der Entwicklung befindlichen rückwärtssperren den FET, die auch als "reverse blocking FET" (RB-FET) be zeichnet werden, weisen bedingt durch eine Sperrrichtung ge polte Zenerdiode auch in Rückwärtsrichtung eine Spannungsfe stigkeit von einigen Volt auf, wobei bei Anlegen einer Span nung zwischen Source und Drain, die unterhalb der Durchlass spannung liegt, keine Ladung gespeichert wird. Bei der erfin dungsgemäßen Schaltungsanordnung übernimmt der erste Schalter nach dem Öffnen des zweiten Schalters die Funktion der Frei laufdiode und übernimmt den von der induktiven Last induzier ten Strom. Der Leitungswiderstand eines dazu verwendeten rückwärtssperrenden FET ist dabei üblicherweise so klein, dass die Durchbruchspannung des rückwärtssperrenden FET in Rückwärtsrichtung nicht erreicht wird. Somit ist keine Spei cherladung vorhanden und die Schaltverluste werden minimiert.

Die erfindungsgemäße Schaltungsanordnung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. Es zeigen:

Fig. 1: erfindungsgemäße Schaltungsanordnung zur Ansteue rung einer Last gemäß einer ersten Ausführungsform der Erfindung;

Fig. 2: erfindungsgemäße Schaltungsanordnung gemäß einer zweiten Ausführungsform;

Fig. 3: Ersatzschaltbild eines rückwärtssperrenden FET (Fig. 3a) und Kennlinienfeld (Fig. 3b);

Fig. 4: erfindungsgemäße Schaltungsanordnung gemäß einer dritten Ausführungsform;

Fig. 5: zeitlicher Verlauf des ersten Ansteuersignals, ei nes Ausgangssignals und des Stromes durch die Last bei der Schaltungsanordnung nach Fig. 4;

Fig. 6: erfindungsgemäße Schaltungsanordnung gemäß einer dritten Ausführungsform;

Fig. 7: erfindungsgemäße Schaltungsanordnung gemäß einer vierten Ausführungsform;

Fig. 8: erfindungsgemäße Schaltungsanordnung gemäß einer fünften Ausführungsform.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauteile mit gleicher Funktion und gleicher Bedeutung.

Fig. 1 zeigt ein erstes Ausführungsbeispiel einer erfindungs gemäßen Schaltungsanordnung zum Ansteuern einer Last L, ins besondere zum Ansteuern einer induktiven Last. Die Schal tungsanordnung weist einen ersten Schalter T1 auf, der in dem Ausführungsbeispiel als n-leitender Feldeffekttransistor, insbesondere als MOSFET, ausgebildet ist und einen Gate- Anschluss G als Steueranschluss aufweist. Zwischen einem Drain-Anschluss D und einem Source-Anschluss S des MOSFET T1 ist eine Laststrecke D-S des Transistors T1 ausgebildet. Die Laststrecke D-S des Transistors T1 ist parallel zu der Last L geschaltet, wobei der Source-Anschluss des Transistors T1 an eine erste Anschlussklemme KL1 der Last L und der Drain- Anschluss D des Transistors T1 an eine zweite Anschlussklemme KL2 der Last L angeschlossen ist. Die zweite Anschlussklemme KL2 der Last L und der Drain-Anschluss D des Transistors T1 sind gemeinsam an eine Klemme für ein erstes Versorgungspo tential +U angeschlossen.

Zwischen der ersten Anschlussklemme KL1 der Last L und einer Klemme für Bezugspotential M ist ein zweiter Schalter S2 an geschlossen, der einen Steueranschluss SK und einen ersten und zweiten Laststreckenanschluss KS1, KS2 aufweist, wobei zwischen den Laststreckenanschlüssen KS1, KS2 die Laststrecke des zweiten Schalters S2 ausgebildet ist. Der zweite Schalter S2 ist nach Maßgabe eines ersten Ansteuersignals IN angesteu ert, welches dem Steueranschluss SK des zweiten Schalters S2 zugeführt ist. Die Ansteuerung des ersten MOSFET T1 erfolgt nach Maßgabe eines zweiten Ansteuersignals ST1, welches von einem Laststreckensignal KS2 des zweiten Schalters S2, bzw. von der über der Laststrecke KS1-KS2 des zweiten Schalters S2 anfallenden Spannung US2 abhängig ist. Bei dem vorliegenden Ausführungsbeispiel ist der erste Laststreckenanschluss KS2 des zweiten Schalters S2 direkt an den Gate-Anschluss G des ersten Transistors T1 angeschlossen; das Laststreckensignal US2 und das zweite Ansteuersignal ST1 stimmen in diesem Fall überein.

Zwischen die erste Anschlussklemme KL1 der Last und die erste Anschlussklemme KS1 des zweiten Schalters S2 ist in dem Aus führungsbeispiel eine erste Diode D1 geschaltet, deren Funk tion noch erläutert wird.

Leitet der zweite Schalter S2 angesteuert durch das erste An steuersignal IN, liegt der Gate-Anschluss G des ersten Tran sistors T1 annäherungsweise auf Bezugspotential M. Damit ist gewährleistet, dass der erste Transistor T1 sperrt, wenn der zweite Schalter S2 leitet. Bei leitendem zweiten Schalter S2 fließt ein Strom von dem Versorgungspotential +U über die In duktivität L, die Diode D1 und den zweiten Schalter S2 nach Bezugspotential M. Die Induktivität L nimmt dabei Energie auf. Sperrt der zweite Schalter S2, steigt das Potential an der ersten Anschlussklemme KL1 der Last L auf einen Wert an, der über dem Wert des ersten Versorgungspotentials +U liegt. Dieser Wert liegt abzüglich der Flussspannung der Diode D1 auch an dem Gate-Anschluss des ersten Transistors T1 an. Mit annäherungsweise gleichen Potentialwerten an dem Gate-An schluss G, dem Source-Anschluss S und einem niedrigeren Po tential an dem Drain-Anschluss D funktioniert der erste Tran sistor T1 als Diode in Flussrichtung zwischen der ersten An schlussklemme KL1 der Last L und der zweiten Anschlussklemme KL2 der Last, wodurch der erste Transistor T1 den durch die Induktivität L induzierten Strom übernimmt. Um zu gewährlei sten, dass der erste Transistor T1 besser leitet, ist eine Ansteuerschaltung B, R1 zur Bereitstellung eines Ansteuerpo tentials für den ersten Transistor T1 vorgesehen, wobei diese Ansteuerschaltung in dem Ausführungsbeispiel nach Fig. 1 eine Reihenschaltung einer Spannungsquelle B und eines Widerstan des R1 aufweist, die zwischen die erste Anschlussklemme KL1 der Last L und den Gate-Anschluss G des ersten Transistors T1 geschaltet ist.

Steigt bei Sperren des zweiten Schalters S2 das Potential an der ersten Anschlussklemme KL1 an, so steigt das Potential an dem Gate-Anschluss G des ersten Transistors T1 auf einen Wert an, der annäherungsweise um den Wert der von der Spannungs quelle B gelieferten Spannung über dem Wert des Potentials an der ersten Anschlussklemme KL1 liegt. Die Spannungsquelle B ist dabei so dimensioniert, dass das Potential an dem Gate- Anschluss G des Transistors T1 so weit oberhalb des ersten Versorgungspotentials +U liegt, dass der erste Transistor T1 vollständig in Source-Drain-Richtung leitet. Die über dem er sten Transistor T1 anfallende Spannung ist dann durch den Einschaltwiderstand des ersten Transistors T1 bestimmt. Die zwischen die erste Anschlussklemme KS1 des zweiten Schalters S2 und die erste Anschlussklemme KL1 der Last L geschaltete erste Diode D1 verhindert, dass die Spannungsquelle B entla den wird, bzw. dass das Gate G des ersten Transistors T1 ent laden wird, wenn dieser leitet. Der erste Transistor T1 lei tet solange, bis der zweite Schalter S2 geschlossen und da durch das Gate G des ersten Transistors T1 nach Bezugspoten tial M entladen wird.

Bei der erfindungsgemäßen Schaltungsanordnung ist damit si chergestellt, dass der erste Transistor T1 immer sperrt, wenn der zweite Schalter S2 geschlossen ist und dass der erste Transistor T1 leitet, wenn der zweite Schalter S2 geöffnet ist, wobei bei dem dargestellten Ausführungsbeispiel der er ste Transistor T1 zunächst nicht vollständig leitet, sondern erst dann vollständig leitet, wenn dessen Gate G über die Spannungsquelle B und den Widerstand R1 auf ein Potential oberhalb des Versorgungspotentials +U aufgeladen ist.

Fig. 2 zeigt eine weitere Ausführungsform der erfindungsgemä ßen Schaltungsanordnung, bei der auch der zweite Schalter als Transistor T2, insbesondere als n-leitender Feldeffekttransi stor ausgebildet ist. Zur Ansteuerung des ersten Transistors T1 abhängig von einem Schaltzustand des zweiten Transistors T2 ist ein Drain-Anschluss D des zweiten Transistors T2 di rekt an den Gate-Anschluss G des ersten Transistors T1 ange schlossen. Einem Gate-Anschluss G des zweiten Transistors T2 ist ein Ansteuersignal Uin von einer Eingangsklemme EK zugeführt. In dem Ausführungsbeispiel, in dem die beiden Transi storen T1, T2 als n-Kanal-FET ausgebildet sind, leitet der zweite Transistor T2, wenn das Ansteuersignal Uin einen hohen Spannungspegel aufweist, und der zweite Transistor T2 sperrt, wenn das Ansteuersignal Uin einen niedrigen Spannungspegel aufweist. Zum Schutz des zweiten Transistors T2 vor einer Überspannung ist eine Diode D23 zwischen den Gate-Anschluss G des zweiten Transistors T2 und Bezugspotential M geschaltet. Als erste Diode D1 zwischen der ersten Anschlussklemme KL1 der Last L und dem Drain-Anschluss D des zweiten Transistors T2 dient in dem Ausführungsbeispiel nach Fig. 2 die Reverse diode eines n-Kanal-MOSFET T21, dessen Laststrecke zwischen der ersten Anschlussklemme KL1 und dem Drain-Anschluss D des zweiten Transistors T2 geschaltet ist. Der Gate-Anschluss des Transistors T21 ist über einen Widerstand R22 an die erste Anschlussklemme KL1 und über eine Diode D22 an ein zweites Versorgungspotential +U1 angeschlossen. Der Transistor T21 sperrt unabhängig vom Schaltzustand des ersten und zweiten Transistors T1, T2, so dass nur dessen Reversediode D1 wirk sam ist. Als Spannungsquelle der Ansteuerschaltung ist in dem Ausführungsbeispiel gemäß Fig. 2 eine Kapazität C vorgesehen, die über Dioden D21, D22 an das zweite Versorgungspotential +U1 angeschlossen ist.

Leitet der zweite Transistor T2, liegt das Gate G des ersten Transistors T1 annäherungsweise auf Bezugspotential M, wo durch der erste Transistor T1 sperrt. Die erste Anschluss klemme KL1 der Last und damit eine Anschlussklemme der Kapa zität C liegen annäherungsweise ebenfalls auf Bezugspotential M, so dass die Kapazität C über die Dioden D22, D21 annähe rungsweise auf den Wert des zweiten Versorgungspotentials +U1 aufgeladen wird. Sperrt der zweite Transistor T2 und steigt das Potential an der ersten Anschlussklemme KL1, bzw. an dem Drain-Anschluss D des zweiten Transistors T2, an, so beginnt der erste Transistor T1 in Richtung zwischen der ersten An schlussklemme KL1 und der zweiten Anschlussklemme KL2 der Last L zu leiten, wobei das Gate G des ersten Transistors T1 über die Kapazität C und den Widerstand R1 im Folgenden auf einen Wert aufgeladen wird, der um den Wert des zweiten Ver sorgungspotentials +U1 über dem Wert an der ersten Anschluss klemme KL1 liegt, wodurch der erste Transistor T1 vollständig leitet.

Weist der erste Transistor T1 eine Freilaufdiode DF auf, wie dies in Fig. 2 in gestrichelten Linien dargestellt ist, so übernimmt bei Sperren des zweiten Transistors T2 zunächst die Freilaufdiode DF den durch die induktive Last L induzierten Strom, bis der erste Transistor T1 in Drain-Source-Richtung so gut leitet, dass die über der Laststrecke des Transistors T1 abfallende Spannung geringer ist als die Durchlassspannung der Reversediode DF. Der durch die Last L induzierte Strom wird dann von dem Transistor T1 übernommen. Ist der Last streckenwiderstand des Transistors T1 größer als der Wider stand der Reversdiode DF, fließt der durch die induktive Last L induzierte Strom annäherungsweise vollständig über die Re versediode DF. Trotzdem ist der erste Transistor T1 leitend und kann einen Strom in Drain-Source-Richtung, also in Sperrrichtung der Reversdiode DF übernehmen, was dann von Be deutung ist, wenn die zweite Anschlussklemme KL2 der Last L wechselweise an das erste Versorgungspotential +U und das Be zugspotential M geschaltet wird, wie dies bei Brückenschal tungen der Fall ist.

Übernimmt in dem Ausführungsbeispiel nach Fig. 2 die Revers diode DF den durch die induktive Last L induzierten Strom wird in der Reversediode DF eine Ladung gespeichert, die be wirkt, dass die Reversediode DF auch dann noch kurzzeitig leitet, wenn der zweite Transistor T2 bereits leitet und der erste Transistor T1 gesperrt wird. Dies führt zu Schaltverlu sten und begrenzt die Schaltfrequenz, das heißt die Frequenz, mit der die induktive Last L getaktet an das erste Versor gungspotential +U angelegt werden kann.

Zur Vermeidung derartiger Schaltverluste ist nach der Erfin dung vorgesehen, als ersten Transistor T1 einen rückwärts sperrenden FET, bzw. MOSFET, zu verwenden. Das Ersatzschalt bild eines derartigen rückwärtssperrenden MOSFET ist in Fig. 3a dargestellt. Das Ersatzschaltbild zeigt einen MOSFET T, wobei eine Zenerdiode DD2 zwischen den Source-Anschluss S und den Substratanschluss und eine Diode DD1 zwischen den Sub stratanschluss und den Drain-Anschluss D geschaltet ist. Wie das Kennlinienfeld in Fig. 3b zeigt, ist der rückwärtssper rende FET in der Lage, auch in Rückwärtsrichtung, das heißt in Source-Drain-Richtung Spannungen bis zu einigen Volt auf zunehmen, wobei die Sperrspannung in Rückwärtsrichtung von der Gate-Source-Spannung U_GS abhängig ist und durch die Durchbruchspannung der Zenerdiode DD2 begrenzt ist. Die ge strichelte Linie in Fig. 3b zeigt das Verhalten eines her kömmlichen MOSFET mit Reversediode bei Anlegen einer Spannung in Rückwärtsrichtung. Die Spannungsfestigkeit des rückwärts sperrenden FET in Rückwärtsrichtung ist erheblich größer als die durch die Durchlassspannung der Reversediode bestimmte Durchbruchspannung eines herkömmlichen FET in Rückwärtsrich tung. Solange der rückwärtssperrende FET in Source-Drain- Richtung mit einer Spannung beaufschlagt wird, die unterhalb von dessen Durchbruchspannung in Rückwärtsrichtung liegt, wird keine Ladung in dem Transistor angehäuft, die zu Schal tungsverlusten beim Sperren des Transistors führen kann.

Hier liegt der besondere Vorteil der Verwendung eines in Rückwärtsrichtung sperrenden FET. Es sei angenommen, dass in den Ausführungsbeispielen nach Fig. 1 oder Fig. 2 ein in Rückwärtsrichtung sperrender FET gemäß Fig. 3a als erster Transistor T1 verwendet wird. Steigt die Spannung an der er sten Anschlussklemme KL1 bei Öffnen des zweiten Schalters S2, bzw. bei Sperren des zweiten Transistors T2, an, fließt zu nächst der durch die induktive Last L induzierte Strom über die Zenerdiode DD2 und die Diode DD1 von der ersten An schlussklemme KL1 zu der zweiten Anschlussklemme KL2 der Last. Im Weiteren steigt das Potential an dem Gate G des ersten Transistors T1 über die Spannungsquelle C; B und den Wi derstand R1 so weit an, bis der MOSFET T so gut leitet, dass die über dessen Laststrecke in Source-Drain-Richtung abfal lende Spannung geringer ist als die Durchbruchspannung der Zenerdiode DD2. Ab diesem Zeitpunkt übernimmt der MOSFET T den Strom in Rückwärtsrichtung, die Zenerdiode DD2 sperrt und eine möglicherweise in den Bauelementen gespeicherte Ladung wird abgeführt. Leitet der zweite Transistor T2 bzw. der zweite Schalter S2 anschließend, ist in dem als ersten Schal ter wirkenden Transistor T1 keine Ladung mehr gespeichert und der erste Transistor T1 wird gesperrt, wodurch Schaltverluste minimiert werden.

Bei den Ausführungsbeispielen gemäß den Fig. 1 und 2 fällt bei leitendem Schalter S2, bzw. leitendem zweiten Transistor T2, eine Spannung über der in Flussrichtung gepolten Diode D1 ab, die nicht als Nutzspannung für die Last L zur Verfügung steht. Die Schaltungsanordnung gemäß Fig. 4 vermeidet die da durch entstehenden Verluste. Bei der Schaltungsanordnung nach Fig. 4 ist neben dem zweiten Transistor T2, der über die er ste Diode D1 an die erste Anschlussklemme KL1 der Last L an geschlossen ist und dessen Drain-Anschluss D an den Gate-An schluss G des ersten Transistors T1 angeschlossen ist, ein dritter Transistor T3 vorgesehen, dessen Drain-Anschluss di rekt an die erste Anschlussklemme KL1 der Last und dessen Source-Anschluss S an Bezugspotential M angeschlossen ist. Die Gate-Anschlüsse des zweiten und dritten Transistors T2, T3 sind jeweils über Parallelschaltungen aus einem Widerstand und einer Diode R31, D31; R32, D32 an eine Eingangsklemme EK zur Zuführung des ersten Ansteuersignals Uin angeschlossen. Eine Zenerdiode D33 ist zwischen den Gate-Anschluss G des dritten Transistors T3 und Bezugspotential M zum Schutz des dritten Transistors T3 geschaltet. Die ersten bis dritten Transistoren sind in dem Ausführungsbeispiel als n-Kanal- MOSFET, vorzugsweise als rückwärtssperrende MOSFET ausgebil det.

Zur Ansteuerung des dritten Transistors T3 ist ein Hilfstran sistor T31 vorgesehen, der als npn-Bipolartransistor ausge bildet ist, wobei dessen Kollektor K an den Gate-Anschluss G des dritten Transistors T3, dessen Emitter E an Bezugspoten tial M und dessen Basis B über einen Widerstand R34 und eine Diode D34 an die erste Anschlussklemme KL1 der Last L ange schlossen ist. Die Funktion der Schaltungsanordnung gemäß Fig. 4 gibt sich wie im Folgenden beschrieben, wobei der zeitliche Verlauf des Eingangssignals Uin, des Ausgangs signals Uout und des Stroms durch die induktive Last I_L in Fig. 5 veranschaulicht ist. Befindet sich das Eingangssignal Uin auf einem niedrigen Spannungspegel, so sperren sowohl der zweite Transistor T2 als auch der dritte Transistor T3. Die Ausgangsspannung Uout beträgt annäherungsweise +U. Die Basis B des Hilfstransistors T31 liegt über dem Widerstand R34 und die Diode D34 ebenfalls auf einem hohen Potential, so dass der Transistor T31 leitet.

Wechselt das Eingangssignal Uin auf einen hohen Spannungspe gel, so leitet zunächst der zweite Transistor T2. Der noch leitende Bipolartransistor T31 verhindert, dass auch der dritte Transistor T3 leitet. Der Transistor T2 besitzt vor zugsweise einen größeren Einschaltwiderstand als der dritte Transistor T3. Die Ausgangsspannung Uout bei leitendem zwei ten Transistor T2 entspricht damit der Flussspannung der er sten Diode D1 zuzüglich der über dem zweiten Transistor T2 in leitendem Zustand abfallenden Spannung. Sinkt die Spannung Uout unter den Wert der Durchbruchspannung der Zenerdiode D34 ab, so sperrt der Hilfstransistor T31 und der dritte Tran sistor T3 wird leitend, wodurch die Ausgangsspannung Uout an näherungsweise zu Null wird. Sinkt das Eingangssignal Uin an schließend wieder auf einen niedrigen Spannungspegel ab, so steigt das Ausgangssignal Uout in entsprechender Weise zu nächst auf einen niedrigen Spannungspegel an, bis mit dem Sperren des zweiten Transistors T2 die Ausgangsspannung Uout auf den Wert des Versorgungspotentials +U ansteigt.

In Fig. 6 ist eine weitere Ausführungsform einer erfindungs gemäßen Schaltungsanordnung zur Ansteuerung einer induktiven Last dargestellt. Bei der Ausführungsform gemäß Fig. 6 ist die erste Anschlussklemme KL1 der Last L direkt an den ersten Laststreckenanschluss KS1 des zweiten Schalters S2 ange schlossen, wobei der erste Laststreckenanschluss KS1 des zweiten Schalters S2 über eine zweite Diode D2 an den Gate- Anschluss G des ersten Transistors T1 angeschlossen ist. Ist der zweite Schalter S2 bei dieser Ausführungsform geschlossen und sperrt der erste Transistor T1, so nimmt die Induktivität L zunächst Strom über das erste Versorgungspotential +U auf. Sperrt der zweite Schalter S2 anschließend, steigt das Poten tial an der ersten Anschlussklemme KL1 der Last L an. Damit steigt auch das Potential an dem Gate-Anschluss G des ersten Transistors T1 über die Diode D2 an, wodurch der erste Tran sistor T1 zu leiten beginnt. Der erste Transistor T1 ist vor zugsweise ein in Rückwärtsrichtung sperrender FET gemäß Fig. 3a. Bei leitendem zweiten Schalter S2 wurde die Kapazität C über eine Diode D41 auf den Wert des ersten Versorgungspoten tials +U aufgeladen, wobei bei geschlossenem zweiten Schalter S2 das Gate G des ersten Transistors T1 über die als "Boot strap-Schaltung" wirkende Ansteuerschaltung aus der Kapazität C, dem ersten Widerstand R1 und der Diode D41, auf ein Poten tial angehoben wird, dessen Wert um den Wert des ersten Ver sorgungspotentials +U über dem Wert an der ersten Anschluss klemme KL1 liegt. Da der Wert des Potentials an der ersten Anschlussklemme KL1 bei Abschalten des zweiten Schalters S2 über dem Wert des an der zweiten Anschlussklemme KL2 anlie genden ersten Versorgungspotentials +U liegt, befindet sich das Potential an dem Gate-Anschluss G des ersten Transistors T1 erheblich oberhalb des Wertes an der zweiten Anschluss klemme KL2 der Last L, so dass der erste Transistor T1 voll ständig leitet. Um den ersten Transistor T1 bei anschließend geschlossenem Schalter S2 zu sperren, ist ein Hilfstransistor T41 vorgesehen, der als Bipolartransistor ausgebildet ist, wobei die Basis des Bipolartransistors T41 über einen Wider stand R41 an das erste Versorgungspotential +U angeschlossen ist und wobei die Kollektor-Emitter-Strecke des Bipolartran sistors zwischen dem Gate-Anschluss G des ersten Transistors T1 und dem ersten Laststreckenanschluss KS1 des zweiten Schalters S2 angeschlossen ist. Leitet der zweite Schalter S2, sinkt das Potential an dem Emitter des Hilfstransistors T41 ab, wodurch der Hilfstransistor T41 leitet und das Gate des ersten Transistors T1 entlädt.

Der erste Transistor T1 ist vorzugsweise ein in Rück wärtsrichtung sperrender MOSFET, bei dem keine Speicherladung entsteht, so dass der erste Transistor T1 sofort nach dem Einschalten des Hilfstransistors T41 sperrt und keine Schalt verluste auftreten.

Ein zwischen dem Widerstand R34 und der Diode D34 abgreifba res Statussignal zeigt an, ob die Last normal funktioniert oder ob ein Kurzschluss vorliegt.

Fig. 7 zeigt eine weitere Ausführungsform einer erfindungsge mäßen Schaltungsanordnung zum Ansteuern einer induktiven Last L. Der erste und zweite Transistor T1, T2 sind bei dieser Ausführungsform als IGBT ausgebildet, wobei der Drain-An schluss des zweiten Transistors T2 direkt an den Gate-An schluss G des ersten Transistors T1 angeschlossen ist. Pa rallel zu den Laststrecken D-S der ersten und zweiten Transi storen T1, T2 sind in dem Ausführungsbeispiel Reversedioden D3, D4 geschaltet. Die zweite Anschlussklemme KL2 der Last L ist in dem Ausführungsbeispiel gemäß Fig. 7 über einen Wech selschalter WS wechselweise an das erste Versorgungspotential +U und an Bezugspotential M anschließbar, wobei der Wechsel schalter WS als Halbbrückenschaltung ausgebildet sein kann.

Ist die zweite Anschlussklemme KL2 in dem Ausführungsbeispiel an das erste Versorgungspotential +U angeschlossen und leitet der zweite Transistor T2 angesteuert durch das erste Ansteu ersignal Uin, so sperrt der erste Transistor T1 und die Last L nimmt einen Strom auf. Sperrt der zweite Transistor T2, steigt das Potential an der ersten Anschlussklemme KL1 der Last L an und das Potential an dem Gate-Anschluss G steigt auf einen Wert an, der um den Wert der in der Kapazität C ge speicherten Spannung über dem Wert an der ersten Anschluss klemme KL1 der Induktivität L liegt. Die zwischen die erste Anschlussklemme KL1 und den Drain-Anschluss D des zweiten Transistors T2 geschaltete erste Diode D1 verhindert, dass die Kapazität C, bzw. das Gate G des ersten Transistors T1 entladen wird. Der erste Transistor T1 wird auf diese Weise leitend, wobei ein Strom in Rückwärtsrichtung, das heißt in Source-Drain-Richtung des ersten Transistors T1 bei dieser Ausführungsform ausschließlich von der Reversediode D3 über nommen wird. Durch die auf dem Gate G des ersten Transistors T1 gespeicherte Ladung bleibt der erste Transistor jedoch so lange leitend, solange der zweite Transistor T2 gesperrt ist. Bei Umschalten des Wechselschalters WS und Anlegen der zwei ten Anschlussklemme KL2 an das Bezugspotential M kann die Last L über den ersten Transistor T1 dann in entgegengesetz ter Richtung von einem Strom durchflossen werden.

Bei leitendem zweiten Transistor T2 und damit einem Eingangs signal Uin mit einem hohen Spannungspegel wird die Kapazität C über eine Diode D51 auf den Wert des hohen Eingangspegels aufgeladen, um welches das Gate G des ersten Transistors T1 bei anschließend sperrendem zweiten Schalter S2 gegenüber dem Wert des Potentials an der ersten Anschlussklemme KL1 angeho ben werden kann.

Bei der erfindungsgemäßen Schaltungsanordnung ist sicherge stellt, dass nur jeweils einer der beiden Transistoren T1, T2 leitet, ohne dass eine Ansteuerschaltung mit hochspannungsfe sten Dioden vorzusehen ist. Das Ansteuersignal Uin kann durch eine geeignete Niedervolt-Ansteuerschaltung zur Verfügung ge stellt werden.

Eine modifizierte Ausführungsform der Schaltungsanordnung ge mäß Fig. 7 ist in Fig. 8 dargestellt. Als erste Diode zwischen dem ersten Anschluss KL1 der Last L und dem Drain-An schluss D des zweiten Transistors T2 dient in dem Ausfüh rungsbeispiel nach Fig. 8 eine Freilaufdiode D1, bzw. Rever sediode, eines n-Kanal-MOSFET TG1, dessen Gate-Anschluss über einen Widerstand R61 an den ersten Anschluss der Last L ange schlossen ist. Der Gate-Anschluss G des Transistors T61 ist weiterhin über eine Diode D61 an die Eingangsklemme EK ange schlossen. Der Transistor T61 ist damit derart verschaltet, dass er unabhängig von dem Schaltzustand des ersten und zwei ten Transistors nicht leiten kann und nur seine Reversediode D1 in Erscheinung tritt. Eine Anschlussklemme der Kapazität C ist über die Diode D61 und eine weitere Diode D62 an die Ein gangsklemme EK angeschlossen, um die Kapazität C auf den ho hen Spannungspegel des Ansteuersignals Uin aufzuladen. Zwi schen diese Anschlussklemme der Kapazität C und die Gate- Elektrode des ersten Transistors T1 ist in Fig. 8 anstelle eines Widerstandes ein p-Kanal-MOSFET T63 geschaltet, dessen Gate-Anschluss ebenfalls über den Widerstand R61 an den er sten Anschluss KL1 der Last L angeschlossen ist. Der Transi stor T63 wirkt als Schalter und verbindet die Kapazität C mit dem Gate-Anschluss G des ersten Transistors T1, wenn der zweite Transistor T2 sperrt und damit das Potential an dem ersten Anschluss der Last L ansteigt.

Bezugszeichenliste

B Spannungsquelle
C Kapazität
D Drain-Anschluss
DD1, DD2 Dioden
DF Freilaufdiode
D1 erste Diode
D3, D4 Freilaufdioden
D21, D22, D32 Dioden
D31, D32, D33, D34 Widerstände
D41 Diode
D51 Diode
D63, D61 Diode
EK Eingangsklemme
G Gate-Anschluss
I_L

Laststrom
IN, Uin erstes Ansteuersignal
KL1 erste Anschlussklemme der Last
KL2 zweite Anschlussklemme der Last
KS1 erster Anschluss des zweiten Schalters
KS2 zweiter Anschluss des zweiten Schalters
L Last
M Bezugspotential
R1 Widerstand
R22 Widerstand
R31, R32, R34 Widerstände
R41 Widerstand
S Source-Anschluss
SK Steueranschluss des zweiten Schalters
SKL1 Ansteuersignal
ST1 zweites Ansteuersignal
S2 zweiter Schalter
T MOSFET
T1 erster Transistor
T31 Bipolartransistor
T41 Bipolartransistor
T61, T63 MOSFET
Uout Ausgangssignal
US2, UT2 Laststreckensignal
+U erstes Versorgungspotential
+U1 zweites Versorgungspotential
WS Wechselschalter

Claims

1. Schaltungsanordnung zum Ansteuern einer, insbesondere in duktiven, Last (L), wobei die Schaltungsanordnung folgende Merkmale aufweist:

- einen ersten Schalter (T1) mit einem Steueranschluss (G) und einer Laststrecke (D-S), die derart angeschlossen ist, dass eine erste Anschlußklemme (KL1) der Last (L) an eine Klemme für ein erstes Versorgungspotential (+U) anschliessbar ist,
- einen zweiten Schalter (S2; T2) mit einem Steueranschluss (SK; G) und einer Laststrecke (KS1-KS2; D-S), die derart ange schlossen ist, dass die erste Anschlußklemme (KL1) der Last (L) an eine Klemme für ein Bezugspotential (M) anschliessbar ist wobei dem Steueranschluss (SK; G) ein erstes Ansteuersi gnal (IN; Uin) zugeführt ist, dadurch gekennzeichnet, daß dem Steueranschluss (G) des ersten Schalters (T) ein von einem Laststreckensignal (US2; UT2) des zweiten Schalters (S2; T2) abhängiges zweites Ansteuersignal (ST1) zugeführt ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass ein erster Laststreckenanschluss (KS1; D) des zweiten Schal ters (S2; T2) an den Steueranschluss (G) des ersten Schalters (T1) angeschlossen ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, dass ein erstes Gleichrichterelement (D1), insbesondere eine Diode, zwischen die erste Anschlussklemme (KL1) der Last (L) und den ersten Laststreckenanschluss (KS1; D) des zweiten Schalters (S2; T2) geschaltet ist.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der erste Laststreckenanschluss (KS1; D) des zweiten Schal ters (S2; T2) über ein zweites Gleichrichterelement (D2), insbesondere eine Diode, an den Steueranschluss (G) des er sten Schalters (T1) angeschlossen ist.

5. Schaltungsanordnung nach einem der vorangehenden Ansprü che, dadurch gekennzeichnet, dass eine Ansteuerschaltung (B, R1; +U1, D21, D22, C, R1; D41, C, R1; D51, C, R1; D61, D62, C, D63, T63) vorgesehen ist, die an den Steueranschluss des ersten Schalters (T1) angeschlossen ist, und die ein Ansteuerpotential abhängig von einem Schalt zustand des zweiten Schalters (S2; T2) bereitstellt.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Ansteuerschaltung zwischen dem Steueranschluss (G) des ersten Schalters (T1) und der erste Anschlussklemme (KL1) der Last (L) angeschlossen ist.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die Spannungsversorgungsschaltung eine Reihenschaltung einer Spannungsquelle (B; C) und eines Widerstands (R1) aufweist, die zwischen der ersten Anschlussklemme (KL1) der Last und dem Steueranschluss (G) des ersten Schalters (T1) angeschlos sen ist.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Spannungsquelle eine Kapazität (C) ist, die zur Aufladung über wenigstens eine Diode (D21, D22; D41; D51; D61, D62) an ein Versorgungspotential (+U; +U1; Uin) angeschlossen ist.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, dass das Versorgungspotential (Uin) das Eingangssignal oder von diesem abgeleitet ist.

10. Schaltungsanordnung nach einem der vorangehenden Ansprü che, dadurch gekennzeichnet, dass der erste Schalter (T1) ein Transistor, insbesondere ein FET, ein MOSFET oder ein IGBT ist.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, dass der FET ein in Rückwärtsrichtung sperrender FET ist.

12. Schaltungsanordnung nach einem der vorangehenden Ansprü che, dadurch gekennzeichnet, daß ein dritter Schalter (T3) zwischen die erste Anschlussklemme (KL1) der Last (L) und das Bezugspotential (M) geschaltet ist, wobei der Schalter nach Massgabe des ersten Ansteuersi gnals (Uin) und nach Massgabe eines an der ersten Anschluss klemme (KL1) der Last (L1) abgreifbaren Signals (SKL1) an steuerbar ist.

13. Schaltungsanordnung nach einem der vorangehenden Ansprü che, dadurch gekennzeichnet, dass Freilaufdioden (D3, D4), parallel zu den ersten und zweiten Schaltern T1, T2 geschaltet sind.

14. Schaltungsanordnung nach einem der vorangehenden Ansprü che, dadurch gekennzeichnet, daß zur Ansteuerung des ersten Schalters (T1) ein vierter Schal ter (T41) an dessen Steueranschluss (G) angeschlossen ist.

15. Schaltungsanordnung nach einem der vorangehenden Ansprü che, dadurch gekennzeichnet, daß eine zweite Klemme (KL2) der Last (L) mittels eines Wechsel schalters (WS) an die Klemme für Versorgungspotential +U oder die Klemme für Bezugspotential (n) anschließbar ist.