DE10015270A1 - Vertikale Realisierung von Dickschichtwiderständen in Multilayersubstraten - Google Patents

Vertikale Realisierung von Dickschichtwiderständen in Multilayersubstraten

Info

Publication number
DE10015270A1
DE10015270A1 DE10015270A DE10015270A DE10015270A1 DE 10015270 A1 DE10015270 A1 DE 10015270A1 DE 10015270 A DE10015270 A DE 10015270A DE 10015270 A DE10015270 A DE 10015270A DE 10015270 A1 DE10015270 A1 DE 10015270A1
Authority
DE
Germany
Prior art keywords
circuit board
opening
printed circuit
resistance paste
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10015270A
Other languages
English (en)
Inventor
Uwe Brand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10015270A priority Critical patent/DE10015270A1/de
Publication of DE10015270A1 publication Critical patent/DE10015270A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

In einer Leiterplatte wird ein elektrischer Widerstand realisiert indem eine Bohrung in der Leiterplatte im Siebdruckverfahren mit einer Widerstandspaste gefüllt wird und auf der Oberfläche der Leiterplatte eine die Bohrung zumindest teilweise überdeckende Leiterbahn aufgebracht wird, die eine Ankontaktierung mit der Widerstandspaste bildet.

Description

Der Anmeldungsgegenstand betrifft ein Verfahren zur Herstel­ lung von elektrischen Widerständen in einer Leiterplatte und eine Leiterplatte mit integriertem elektrischem Widerstand.
Im Rahmen der stetigen Miniaturisierung elektronischer Schaltkreise und Module bei gleichzeitig steigender Komplexi­ tät erfordern diskrete Bauelemente, wie z. B. elektrische Wi­ derstände, auf einer Leiterplatte als Bauteileträger den größten Platzbedarf, insbesondere unter Berücksichtigung ih­ rer Funktionalität.
Die Miniaturisierung erfolgt gemäß einem Ansatz bei den Bau­ elementen selbst durch immer kleinere Bauformen. Diese werden auf der Oberfläche der Leiterbahnsubstrate montiert und benö­ tigen zusätzlich noch Anschlußpads sowie Durchkontaktierungen zu den entsprechenden Leiterbahn-/oder Potentiallagen. Ge­ mäß einem weiteren Ansatz erhält man eine Erhöhung der Integ­ ration durch planare Dickschichtwiderstände, die man direkt in den verschiedenen Lagen solcher Mehrlagensubstrate pla­ ziert.
Dem Anmeldungsgegenstand liegt das Problem zugrunde, in elek­ tronischen Modulen den Platzbedarf für Widerstände wesentlich zu reduzieren und eine höhere Integrationsdichte zu erzielen.
Das Problem wird die unabhängigen Ansprüche gelöst.
Vorteile
  • - geringe parasitäre Induktivitäten und Kapazitäten,
  • - durch heutige Genauigkeit der Bohrlöcher akzeptable Werte­ toleranzen der Widerstände (< 10%),
  • - auch bei Triplate-Strukturen z. B. als Spannungsteiler ein­ setzbar (siehe Fig. 3),
  • - für verschiedene Multilagen-Anwendungen einsetzbar (Lei­ terplatten, IC-Gehäuse, Hybride),
  • - weitere Platzersparnis durch Wegfall des Bondpads reali­ sierbar (siehe Fig. 4 oder Fig. 5),
  • - kein zusätzlicher Aufwand bei der Fertigung.
Vorteilhafte Weiterbildungen des Anmeldungsgegenstandes sind in den Unteransprüchen angegeben.
Gemäß einer besonderen Weiterbildung ist die Leiterplatte mehrlagig und die Widerstandspaste ist mit einem zwischen zwei Lagen angeordneten Leiter L ankontaktiert. Diese Maßnah­ me bringt in einer Anordnung, bei der die Widerstandspaste in mindestens drei Ebenen ankontaktiert ist, die Möglichkeit mit sich, einen Spannungsteiler zu bilden.
Der Anmeldungsgegenstand wird im folgenden als Ausführungs­ beispiel in einem zum Verständnis erforderlichen Umfang an­ hand von Figuren näher erläutert. Dabei zeigen:
Fig. 1 einen herkömmlichen Schichtwiderstand in Microstrip- Struktur,
Fig. 2 einen erfindungsgemäßen vertikalen Schichtwiderstand in Microstrip-Struktur,
Fig. 3 einen erfindungsgemäßen vertikalen Schichtwiderstand in einer Triplate-Struktur,
Fig. 4 einen Halbleiterchip, der unmittelbar auf die den erfindungsgemäßen Schichtwiderstand überdeckenden Leiterbahn anbondbar ist,
Fig. 5 einen Halbleiterchip, der unmittelbar auf die den erfindungsgemäßen Schichtwiderstand überdeckenden Leiterbahn in Flip-Chip-Montage verbindbar ist und
Fig. 6a die Ansicht von oben, 6b die Ansicht von der Seite, 6c die Ansicht von unten einer Transistorschaltung, die von dem erfindungsgemäßen vertikalen Schichtwi­ derstand Gebrauch macht.
In den Figuren bezeichnen gleiche Bezeichnungen gleiche Ele­ mente.
Erfindungsgemäß werden in die entsprechenden Substratlagen einer Leiterplatte LP Löcher wie für Durchkontaktierungen ge­ bohrt oder gestanzt und diese z. B. in einem Siebdruckverfah­ ren mit der entsprechenden Widerstandspaste WP gefüllt. An­ schließend werden die Leiterbahnen LB bis über den Wider­ standskörper aufgetragen (siehe Fig. 2).
Formel für den Widerstandswert:
h = Substratdicke, ρ = spezifischer Widerstand der verwendeten Paste. Widerstandspasten sind mit Flächenwiderständen Rsq von 100 Ω/sq, 1 kΩ/sq, 10 kΩ/sq, 100 kΩ/sq üblich. Mit der Schichtdi­ cke (Typ.: t = 23 µm) erhält man die spezifischen Pastenwi­ derstände:
ρ = Rsq . t

Claims (7)

1. Verfahren zur Herstellung von elektrischen Widerständen in einer Leiterplatte, demzufolge
  • - in eine Leiterplatte eine Öffnung eingebracht wird,
  • - in die Öffnung eine Widerstandspaste (WP) eingebracht wird,
  • - auf der Oberfläche der Leiterplatte eine die Öffnung zu­ mindest teilweise überdeckende Leiterbahn aufgebracht wird, die eine Ankontaktierung mit der Widerstandspaste bildet.
2. Verfahren nach Anspruch 1 dadurch gekennzeichnet, dass die Öffnung durch Bohren eingebracht wird.
3. Verfahren nach Anspruch 1 dadurch gekennzeichnet, dass die Öffnung durch Stanzen eingebracht wird.
4. Verfahren nach einem der vorstehenden Ansprüche dadurch gekennzeichnet, dass die Widerstandspaste im Siebdruckverfahren in die Öff­ nung eingebracht wird.
5. Leiterplatte mit integriertem elektrischem Widerstand, bei der eine Widerstandspaste (WP) in eine Öffnung der Leiter­ platte eingebracht ist und eine auf der Oberfläche der Lei­ terplatte aufgebrachte Leiterbahn über die Öffnung zumindest teilweise überdeckend geführt ist, wobei eine Ankontaktierung mit der Widerstandspaste gebildet ist.
6. Leiterplatte nach Anspruch 5, dadurch gekennzeichnet, dass die Leiterplatte eine mehrlagige Leiterplatte ist und die Widerstandspaste mit einem zwischen zwei Lagen angeordne­ ten Leiter ankontaktiert ist.
7. Leiterplatte nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass die über der Widerstandspaste befindliche Fläche der Leiterbahn eine Ankontaktierungsfläche zum Anbonden bildet.
DE10015270A 2000-03-28 2000-03-28 Vertikale Realisierung von Dickschichtwiderständen in Multilayersubstraten Ceased DE10015270A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10015270A DE10015270A1 (de) 2000-03-28 2000-03-28 Vertikale Realisierung von Dickschichtwiderständen in Multilayersubstraten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10015270A DE10015270A1 (de) 2000-03-28 2000-03-28 Vertikale Realisierung von Dickschichtwiderständen in Multilayersubstraten

Publications (1)

Publication Number Publication Date
DE10015270A1 true DE10015270A1 (de) 2001-10-11

Family

ID=7636614

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10015270A Ceased DE10015270A1 (de) 2000-03-28 2000-03-28 Vertikale Realisierung von Dickschichtwiderständen in Multilayersubstraten

Country Status (1)

Country Link
DE (1) DE10015270A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007051316A1 (de) * 2007-10-26 2009-04-30 Continental Automotive Gmbh Schaltungsträger mit hoher Bauteildichte
WO2014000862A1 (de) * 2012-06-28 2014-01-03 Wabco Gmbh Leiterplatte, steuergerät, einrichtung mit einer vom steuergerät steuerbaren vorrichtung und kraftfahrzeug damit sowie verfahren zum herstellen der leiterplatte, des steuergeräts und der einrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0574206A2 (de) * 1992-06-08 1993-12-15 Nippon CMK Corp. Mehrlagenleiterplatte und Verfahren zu ihrer Herstellung
EP0719079A1 (de) * 1994-12-22 1996-06-26 Kanto Kasei Co., Ltd. Gedruckte Schaltungsplatte

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0574206A2 (de) * 1992-06-08 1993-12-15 Nippon CMK Corp. Mehrlagenleiterplatte und Verfahren zu ihrer Herstellung
EP0719079A1 (de) * 1994-12-22 1996-06-26 Kanto Kasei Co., Ltd. Gedruckte Schaltungsplatte

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007051316A1 (de) * 2007-10-26 2009-04-30 Continental Automotive Gmbh Schaltungsträger mit hoher Bauteildichte
DE102007051316B4 (de) * 2007-10-26 2010-12-02 Continental Automotive Gmbh Schaltungsträger mit hoher Bauteildichte
WO2014000862A1 (de) * 2012-06-28 2014-01-03 Wabco Gmbh Leiterplatte, steuergerät, einrichtung mit einer vom steuergerät steuerbaren vorrichtung und kraftfahrzeug damit sowie verfahren zum herstellen der leiterplatte, des steuergeräts und der einrichtung

Similar Documents

Publication Publication Date Title
DE19632200C2 (de) Multichipmodul
EP1900264B1 (de) Leiterplatten-mehrschichtaufbau mit integriertem elektrischem bauteil und herstellungsverfahren
DE69428898T2 (de) Mehrschichtige gedruckte leiterplatte und raumsparendes speichermodul
EP1046030B1 (de) Anordnung zur feuchtemessung
EP2514282B1 (de) Leiterplatte mit mehreren übereinander angeordneten leiterplattenlagen mit einer bare-die-montage für den einsatz als getriebesteuerung
WO2011003123A1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbreichen bestehenden leiterplatte sowie leiterplatte
DE3837975A1 (de) Elektronisches steuergeraet
DE102006025531A1 (de) Stromrichtermodul
DE10031951A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE4108154A1 (de) Elektronische baugruppe und verfahren zur herstellung von elektronischen baugruppen
US6963493B2 (en) Multilayer electronic devices with via components
WO2014202282A1 (de) Leiterplatte
EP0219627B1 (de) Mehrschichtige gedruckte Schaltungsplatte
Savic et al. Embedded passives technology implementation in RF applications
DE19924991A1 (de) Intelligentes Leistungsmodul in Sandwich-Bauweise
DE10015270A1 (de) Vertikale Realisierung von Dickschichtwiderständen in Multilayersubstraten
EP1684341A2 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE19546045C1 (de) Flip-Chip-Verfahren zur Herstellung eines Multichip-Moduls
DE102007051316B4 (de) Schaltungsträger mit hoher Bauteildichte
DE102006052458B4 (de) Elektronikgehäuse mit neuer flexibler Leiterplattentechnologie
WO2008058782A1 (de) Elektronische schaltungsanordnung mit mindestens einer flexiblen gedruckten schaltung und verfahren zu deren verbindung mit einer zweiten schaltung
DE10015269A1 (de) Innenliegende Widerstände in Bohrungen von Leiterplatten
WO2006069878A1 (de) Elektrische baugruppe mit ineinander angeordneten schaltungsträgern
CH683729A5 (de) Festkörperbauelement.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection