DE10013151A1 - Gleichstromsteller-Erregungssteuervorrichtung für einen elektrischen Motor - Google Patents

Abstract

In einer Gleichstromsteller-Erregungssteuervorrichtung wird ein Paar Schaltelemente (IGBT/U) und (IGBT/L) zur Steuerung von elektrischer Leistung, die aus einer Gleichstromleistungsversorgung einer Phasenspule (CL1) eines Gleichstrommotors, insbesondere eines geschalteten Reluktanzmotors zugeführt wird, derart gesteuert, dass eines der Schaltelemente abwechselnd ein- und ausgeschaltet wird, während das andere kontinuierlich eingeschaltet wird. Zur Vermeidung ungleichmäßiger Wärmeerzeugungen zwischen Schaltelementen wird eine Erneuerung ausgeführt, wobei, wann immer eine Zeitdauer über einen Grenzwert von beispielsweise 10 Millisekunden verläuft, die Zustände der jeweiligen Schaltelemente miteinander vertauscht werden. Ein derartiges Vertauschen wird zyklisch eingerichtet, was eine gleiche Wärmeerzeugung in den Schaltelementen verursacht.

Description

Die Erfindung betrifft eine Gleichstromsteller- Erregungssteuervorrichtung, die jeder Phasenspule aus einer Vielzahl von an einem Stator eines elektrischen Motors wie eines geschalteten Reluktanzmotors vorgesehenen Phasenspulen zugeordnet ist.

Im geschalteten Reluktanzmotor wird eine Gleichstromsteller-Erregungssteuerung (Chopping bzw. zerhackende Erregungssteuerung) unter Verwendung eines Schaltkreises (Schalter-Schaltung) der H-Bauart durchgeführt, die in der ohne Prüfung 1995 veröffentlichten Japanischen Offenlegungsschrift Nr. Hei. 7-274569 offenbart ist. Dieser Schaltkreis weist wie in Fig. 8 gezeigt ein erstes Schaltelement 5, ein zweites Schaltelement 6, eine erste Diode 7 und eine zweite Diode 8 auf. Das erste Schaltelement 5 ist zwischen einem Ende einer Phasenspule 2 und einer Leitung höherer Spannung 3 einer (nicht gezeigten) Leistungsversorgung, während das zweite Schaltelement 6 zwischen dem anderen Ende der Phasenspule 2 und einer Leitung niedriger Spannung 4 der Leistungsversorgung angeordnet ist. Die erste Diode 7 ist zwischen einem Ende der Phasenspule 2 und der Leitung niedriger Spannung 4 derart angeordnet, dass lediglich Strom in einer Richtung von der letzteren zu der ersteren zugelassen wird, während die zweite Diode 8 zwischen dem anderen Ende der Phasenspule 2 und der Leitung höherer Spannung 3 derart angeordnet ist, dass lediglich ein Stromfluss von dem ersteren zu dem letzteren zugelassen wird. Für das erste Schaltelement 5 und das zweite Schaltelement 6 werden jeweils Bipolartransistoren mit isoliertem Gate (IGBT) angewandt.

In der vorstehend beschriebenen Schaltung fließt ein Gleichstrom durch die Phasenspule 2, während sowohl das erste Schaltelement 5 als auch das zweite Schaltelement 6 eingeschaltet sind. Demgegenüber kann der Gleichstrom nicht durch die Phasenspule 2 gelangen, wenn sowohl das erste Schaltelement 5 als auch das zweite Schaltelement 6 ausgeschaltet sind oder während entweder das erste Schaltelement 5 oder das zweite Schaltelement 6 eingeschaltet ist und das jeweils andere ausgeschaltet ist. Die Gleichstromsteller-Erregungssteuerung wird in Abhängigkeit von einer Differenz zwischen dem tatsächlichen durch die Phasenspule 2 fließenden Stromwert und einem Sollwert initiiert, der dadurch fließen soll, und nähert den tatsächlichen Stromwert dem Soll-Stromwert an.

Die Gleichstromsteller-Erregungssteuerung weist drei Schaltbetriebsarten auf: eine erste Betriebsart, eine zweite Betriebsart und eine dritte Betriebsart. Die erste Betriebsart besteht darin, dass ein Zustand, unter dem sowohl das Schaltelement 5 und das Schaltelement 6 gleichzeitig wie in Fig. 8(a) gezeigt eingeschaltet sind, und ein Zustand, bei dem die beiden Schaltelemente 5 und 6 gleichzeitig wie in Fig. 8(b) gezeigt ausgeschaltet sind, zyklisch wiederholt werden. Das gleichzeitige Einschalten der Schaltelemente 5 und 6 wie in Fig. 8(a) gezeigt ermöglicht, dass der Strom durch die Phasenspule 2 fließt, während das gleichzeitige Ausschalten der Schaltelemente 5 und 6 wie in Fig. 8(b) gezeigt ein Fließen eines Rückkopplungsstroms zu der Leistungsversorgung aufgrund einer in der Phasenspule induzierten Spannung verursacht. Eine derartige zyklische Wiederholung des gleichzeitigen Einschaltens der Schaltelemente 5 und 6 und des gleichzeitigen Ausschaltens der Schaltelemente 5 und 6 verursacht einen wellenförmigen Strom wie in Fig. 8(c) gezeigt. Somit wird in der ersten Betriebsart wie in Fig. 8(b) gezeigt, wenn beide Schaltelemente 5 und 6 ausgeschaltet sind, die in der Phasenspule 2 erzeugte Energie der Leitung höherer Spannung 3 der Leistungsversorgung zugeführt, was gelegentlich als "Regeneration" bezeichnet wird, wodurch der Strom schnell verringert wird.

In der zweiten Schaltbetriebsart wird in Fig. 9(a) und Fig. 9(b) gezeigt das erste Schaltelement 5 abwechselnd oder zyklisch ein- und ausgeschaltet, wobei das zweite Schaltelement 6 eingeschaltet bleibt. In dieser zweiten Betriebsart wird der durch die Phasenspule 2 fließende Strom weniger wellig, als wenn das erste Schaltelement 5 und das Schaltelement 6 jeweils aus- und eingeschaltet werden, was dazu führt, dass der Strom sich allmählich verringert, die Antriebskraft des Motors sich allmählich verringert und die radial verlaufende Anziehung in dem Motor sich allmählich verringert. Somit werden die resultierende Vibrationen und Geräusche relativ gering.

In der dritten Betriebsart wird, wie es in Fig. 10(a) und (b) gezeigt ist, das zweite Schaltelement 6 abwechselnd oder zyklisch ein- und ausgeschaltet, wobei das erste Schaltelement 5 eingeschaltet verbleibt. In dieser dritten Betriebsart wird wie aus Fig. 10(c) ersichtlich der durch die Phasenspule 2 gelangende Strom weniger wellig als wenn das erste Schaltelement 5 und das zweite Schaltelement 6 jeweils ein- und ausgeschaltet werden, was dazu führt, dass der Strom sich allmählich verringert, die Antriebskraft des Motors sich allmählich verringert und die radial verlaufende Anziehung in dem Motor sich allmählich verringert. Somit werden wie in der zweiten Betriebsart die resultierende Vibration und Geräusche relativ gering.

Im allgemeinen nimmt die Gleichstromsteller- Erregungssteuerung entweder die zweite Betriebsart oder die dritte Betriebsart an, wenn eine Last durch den Motor angetrieben wird, wohingegen, falls die Regeneration erforderlich ist, wenn die Last durch den Motor gebremst wird, die Gleichstromsteller-Erregungssteuerung die erste Betriebsart annimmt.

Wie bekannt ist, treten bei Fließen von Strömen durch die jeweiligen Schaltelemente 5 und 6 Verluste darin auf, wodurch jeweils Wärme erzeugt wird. Falls die resultierende Wärmeerzeugung übermäßig wird, werden bei den Schaltelementen 5 und 6 ein thermaler Durchbruch oder ein Hitzedurchbruch verursacht. Zur Vermeidung eines derartigen Nachteils wird ein Leistungsabsenkungssteuerungsverfahren angewandt, das den durch die Phasenspule 2 fließenden Strom unmittelbar verringert, wenn einer der Schaltelemente dessen zulässige Grenztemperatur erreicht. Dies führt dazu, dass die thermalen Durchbrüche der jeweiligen Schaltelementen 5 und 6 vermieden werden können, sich jedoch demgegenüber die Ausgangsleistung aufgrund der Verringerung des Stroms verringert.

Die Verluste treten auf, wenn jedes der Schaltelemente 5 und 6 eingeschaltet wird und in den Schaltbetrieb versetzt wird. In der zweiten Betriebsart oder dritten Betriebsart der Gleichstromsteller-Erregungssteuerung unterscheidet sich das erste Schaltelement 5 von dem zweiten Schaltelement 6 in der Einschaltzeitdauer und der Schaltfrequenz, wodurch das erste Schaltelement 5 von dem zweiten Schaltelement 6 sich in Bezug auf die Wärmeerzeugung unterscheidet. Somit wird zwischen dem ersten Schaltelement 5 und dem zweiten Schaltelement 6 eine Wärmedifferenz erzeugt. Der Grad einer derartigen Differenz hängt von den Nennleistungen des elektrischen Motors und jedes der Schaltelemente 5 und 6 ab. Gelegentlich sind die Verluste während der Einschaltdauer größer als die Schaltverluste und gelegentlich umgekehrt. Unter der Annahme, dass die Einschaltzeitdauerverluste größer sind als die Schaltverluste, wird in der zweiten Betriebsart der Gleichstromsteller-Erregungssteuerung der Verlust des Schaltelements 6 größer als der Verlust des Schaltelements 5, und wird die Temperatur des Schaltelements 6 höher als die Temperatur des Schaltelements 5. Im Gegensatz dazu wird in der dritten Betriebsart der Gleichstromsteller-Erregungssteuerung der Verlust des Schaltelements 5 größer als der Verlust des Schaltelements 6, wodurch die Temperatur des Schaltelements 5 höher als die Temperatur des Schaltelements 6 steigt.

In dem Fall, dass eine Temperaturdifferenz zwischen dem ersten Schaltelement 5 und dem zweiten Schaltelement 6 auftritt, erreicht die Temperatur eines der Schaltelemente die zulässige Grenztemperatur, woraufhin deren Leistungsabsenkungssteuerung beginnt, selbst falls das verbleibende Schaltelement sich immer noch unterhalb von dessen zulässiger Grenztemperatur befindet, wodurch die Ausgangsleistung verringert wird.

Hinsichtlich der vorstehend beschriebenen Umstände besteht ein Bedarf danach, die erforderlichen Zeitdauer zu verlängern, bis jedes der Schaltelemente dessen zulässige Grenztemperatur erreicht.

Daher liegt der Erfindung die Aufgabe zugrunde, eine Gleichstromsteller-Erregungssteuervorrichtung bereitzustellen, die den vorstehend beschriebenen Bedarf erfüllen kann.

Diese Aufgabe wird gelöst durch eine Gleichstromsteller- Erregungssteuervorrichtung zur Verwendung mit einem elektrischen Motor derart, dass die Gleichstromsteller- Erregungssteuervorrichtung einen Strom einstellt, der durch eine Phasenspule des elektrischen Motors fließt, wobei die Gleichstromsteller-Erregungssteuervorrichtung aufweist:

• a) eine Schaltelement- Treibersignalerzeugungseinrichtung zur Erzeugung eines ersten Treibersignals und eines zweiten Treibersignals, wenn der elektrische Motor eine Last antreibt;
• b) ein erstes Schaltelement, das zwischen einem Ende der Phasenspule und einer Leitung hohen Potentials einer Leistungsversorgung angeordnet ist;
• c) ein zweites Schaltelement, das zwischen dem anderen Ende der Phasenspule und einer Leitung niedrigen Potentials der Leistungsversorgung angeordnet ist;
• d) wobei das erste Schaltelement durch Empfang des ersten Treibersignals eingeschaltet wird, während das zweite Treibersignal zu dem zweiten Schaltelement gesendet wird;
• e) wobei das zweite Schaltelement durch Empfang des ersten Treibersignals eingeschaltet wird, während das zweite Treibersignal zu dem ersten Schaltelement gesendet wird;
• f) das erste Schaltelement durch Empfang des zweiten Treibersignals abwechselnd ein- und ausgeschaltet wird, während das zweite Schaltelement eingeschaltet ist, wodurch ein ein- und ausgeschalteter Zustand eingerichtet wird;
• g) das zweite Schaltelement durch Empfang des zweiten Treibersignals abwechselnd ein- und ausgeschaltet wird, während das erste Schaltelement eingeschaltet ist, wodurch ein ein- und ausgeschalteter Zustand eingerichtet wird; und
• h) eine Wechseleinrichtung zum Wiederholen des ein- und ausgeschalteter Zustands des ersten Schaltelements und des ein- und ausgeschalteter Zustands des zweiten Schaltelements in abwechselnden Zyklen.

Die Erfindung ist nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben. Es zeigen:

Fig. 1 ein Blockschaltbild einer Erregungssteuervorrichtung für eine dreiphasigen geschalteten Reluktanzmotor;

Fig. 2 ein Blockschaltbild einer Steuerungseinheit der in Fig. 1 gezeigten Erregungssteuervorrichtung;

Fig. 3 ein Blockschaltbild einer PWM- Signalerzeugungsschaltung;

Fig. 4 eine Darstellung eines Schaltkreises (Schalter- Schaltung);

Fig. 5 eine Darstellung einer Schaltbetriebsart- Änderungsschaltung;

Fig. 6 ein Flussdiagramm, das eine Steuerung eines Schaltelement-Schaltvorgangs in einem Mikroprozessor bereitstellt;

Fig. 7 Zeitverläufe von Signalen S22 und S23, wenn eine Last durch den dreiphasigen geschalteten Reluktanzmotor angetrieben wird;

Fig. 8 Zustandsdiagramme, wenn eine erste Betriebsart ausgewählt ist;

Fig. 9 Zustandsdiagramme, wenn eine zweite Betriebsart ausgewählt wird; und

Fig. 10 Zustandsdiagramme, wenn eine dritte Betriebsart ausgewählt wird.

Nachstehend ist ein bevorzugtes Ausführungsbeispiel der Erfindung unter Bezug auf die beiliegende Zeichnung beschrieben.

In Fig. 1 ist ein Blockschaltbild einer Erregungssteuervorrichtung CON für einen (nicht gezeigten) geschalteten Dreiphasen-Reluktanzmotor dargestellt, der als Antriebseinrichtung an einem (nicht gezeigten) elektrischen Fahrzeug angebracht ist. Die Erregungssteuervorrichtung CON weist eine erste Steuerungseinheit CON1, eine zweite Steuerungseinheit CON2 und eine dritte Steuerungseinheit CON3 auf, die jeweils zur Steuerung einer ersten Phasenspule CL1, einer zweiten Phasenspule CL2 und einer dritten Phasenspule CL3 dienen. Der geschaltete Dreiphasen-Reluktanzmotor weist zwölf Statormagnetpole und acht Rotormagnetpole auf.

Die erste Steuerungseinheit CON1, die zweite Steuerungseinheit CON2 und die dritte Steuerungseinheit CON3 weisen im wesentlichen dieselbe Konstruktion oder denselben Aufbau auf. Gemäß Fig. 2, in der ein Blockschaltbild der ersten Steuerungseinheit CON1 dargestellt ist, weist die erste Steuerungseinheit CON1 für die erste Phasenspule CL1 als hauptsächliche Komponenten einen Winkelsensor RAS, einen Speicher ROM, einen Mikroprozessor CPU, eine Stromsignalverlaufs- Formungsschaltung IPGC, eine Stromvergleichsschaltung ICMP, eine PWM-Signalerzeugungsschaltung PWMC, einen Schaltbetriebsart-Schaltkreis SWMSWC, einen Schaltkreis (Schalter-Schaltung) SWC und einen ersten Phasenspulentreiber DR1 auf.

Der Winkelsensor RAS erfasst eine Winkelposition eines (nicht gezeigten) Rotors des geschalteten Reluktanzmotors, wobei die resultierende Winkelposition des Rotors als digitales Signal S2 dem Mikroprozessor CPU, einem Adressdecoder ASD und einer Erregungs/Aberregungsbestimmungsschaltung EDDC zugeführt wird.

Der Speicher ROM speichert verschiedene Informationen in Bezug auf die Erregungssteuerung der ersten Phasenspule. Im einzelnen wird folgendes gespeichert: Drehzahlen des geschalteten Reluktanzmotors für entgegengesetzte Richtungen, ein Drehmoment in jeweils der positiven und der negativen Richtung, eine Vielzahl von Sätzen von Erregungsstartwinkelpositionen und Erregungsbeendigungswinkelpositionen, eine Vielzahl von Stromsignalverlaufsdaten, die jeweils einen der ersten Phasenspule zuzuführenden Soll-Strom angeben, der mit der durch den Winkelsensor RAS erfassten Winkelposition in Entsprechung gebracht wird, und eine Vielzahl von PWM- (Pulsbreitenmodulations-) Tastverhältnisdaten.

Als Reaktion auf das Schließen eines (nicht gezeigten) Hauptschalters, der während der Fahr des elektrischen Fahrzeugs geschlossen sein muss, gibt der Mikroprozessor CPU ein Rücksetzimpulssignal S3 und ein zweiwertiges Signal, das einen normalen oder anormalen Zustand angibt, zu der Erregungs-/Aberregungsbestimmungsschaltung EDDC in der IPGC aus. Der zweiwertige Wert gibt bei Annahme des hohen Pegels einen normalen Zustand und bei Annahme des niedrigen Pegels einen anormalen Zustand an.

Falls kein anormaler Zustand gefunden wurde, führt der Mikroprozessor CPU eine Berechnung der Drehzahl des Reluktanzmotors auf der Grundlage des Signals aus dem RAS weiter. Zusätzlich wird auf der Grundlage eines Signals S1, das zumindest entweder aus dem Gangschalthebel, einem Beschleunigungsschalter oder einem Beschleunigungsöffnungssensor zugeführt wird, ein Drehmoment berechnet. Der Mikroprozessor CPU liest ein Satz von Erregungsstartzeiten und -aberregungszeiten, einen Stromsignalverlauf und ein PWM-Tastverhältnis, die einer Kombination der resultierenden Drehzahl und Drehmoment entsprechen. Die ausgelesene Erregungsstartzeit wird aus der CPU als Signal S5 und die ausgelesene Aberregungszeit wird aus der CPU als Signal S6 der Erregungs/Aberregungsbestimmungsschaltung EDDC in der Stromsignalverlaufserzeugungsschaltung IPGC zugeführt.

Der ausgelesene Signalverlauf wird als digitales Signals S7 dem RAM in dem IPGC aus der CPU zugeführt. Das ausgelesene PWM-Tastverhältnis wird als Signal S8 aus dem Mikroprozessor CPU der PWM-Signalerzeugungsschaltung PWMC zugeführt. Zusätzlich entscheidet auf der Grundlage der Drehrichtung (positive Richtung oder negative Richtung) und der Drehmomentrichtung die CPU, ob eine regenerativer Bremsvorgang initiiert wurde oder nicht, und führt das Ergebnis als zweiwertiges Signal S24 dem Schaltbetriebsart-Schaltkreis SWMSWC zu. Wenn das Ergebnis positiv ist, nimmt das Signals S24 den niedrigen Pegel an. Andernfalls nimmt das Signals S24 den hohen Pegel an. Falls das Signal S24 den hohen Pegel annimmt, gibt das Signal S24 die Initiierung eines regenerativen Vorgangs an, wohingegen, falls das Signal S24 den niedrigen Pegel annimmt, das Signal S24 angibt, dass kein regenerativer Vorgang initiiert wird.

Der Mikroprozessor CPU führt eine Schaltelement- Änderungsverarbeitung entsprechend einem in Fig. 6 gezeigten Flussdiagramm aus und führt ein das Ergebnis angebendes zweiwertiges Signal dem Schaltkreis SWC zum Aufbau einer Verbindung zwischen dem Transistor IGBT/U und entweder der PWM-Signalerzeugungsschaltung PWMC oder dem Schaltbetriebsart-Schaltkreis SWMSWC sowie zum Aufbau einer Verbindung zwischen den Transistor IGBT/L unter jeweils anderen der PWM-Signalerzeugungsschaltung PWMC und des Schaltbetriebsart-Schaltkreises SWMSWC zu.

Gemäß dem in Fig. 6 gezeigten Flussdiagramm wird bei Schritt S10 überprüft, ob eine Zeit von 10 ms verstrichen ist oder nicht. Falls das Ergebnis wahr ist, geht die Steuerung zu Schritt S11 über, um zu überprüfen, ob das Signal S9 sich auf dem hohen Pegel befindet oder nicht. Falls das Ergebnis von Schritt S11 falsch ist, wird Schritt S13 zur Einstellung des Signals S9 auf dem hohen Pegel ausgeführt. Falls das Ergebnis von Schritt S11 wahr ist, wird in Schritt S12 das Signal S9 auf niedrig (auf den niedrigen Pegel) eingestellt. Somit wird der Zustand des Signals S9 alle 10 ms geändert.

Der den Soll-Strom angebende Stromsignalverlauf, der als digitales Signal S7 aus der CPU dem Speicher RAM zugeführt wird, wird an einer Adresse entsprechend der Rotorwinkelposition gespeichert. Der Winkel, der als das digitale Signal S7 dem Adressendecoder ASD in der Stromsignalverlaufserzeugungsschaltung IPGC aus dem Winkelsensor RAS zugeführt wird, wird in eine Adresse in dem Speicher RAM umgewandelt. Die Stromsignalverlaufserzeugungsschaltung IPGC liest bei jeder Änderung des Winkels den Soll-Stromwert entsprechend dem Winkel aus dem Speicher RAM aus. Der resultierende Kriteriumswert wird durch den Digital/Analogwandler D/A in einen analogen Wert umgewandelt und als analoges Signal S10 der Stromvergleichsschaltung ICPM über eine Ausgangspuffer BUF zugeführt.

Die Erregungs-/Aberregungsbestimmungsschaltung EDDC der Stromsignalverlaufserzeugungsschaltung IPGC erzeugt auf der Grundlage des Signals S2 aus dem Winkelsensor RAS und Signalen aus dem Mikroprozessor CPU ein zweiwertiges Signal S11, das darstellt, ob die erste Phasenspule CL1 erregt wird oder nicht. Das resultierende Signals S11 wird aus der Erregungs-/Aberregungsbestimmungsschaltung EDDC den Schaltbetriebsart-Schaltkreis SWMSWC hinzugeführt. Das Signal S11 nimmt den hohen Pegel an, wenn die erste Phasenspule CL1 erregt wird, und nimmt den niedrigen Pegel an, wenn die erste Phasenspule CL1 aberregt wird. Falls das Signals S4 den niedrigen Pegel annimmt, das einen anormalen Zustand angibt, verbleibt das Signal S11 auf dem niedrigen Pegel. Nimmt im Gegensatz dazu das Signal S4 den hohen Pegel an, wird das Signal S11 zeitweilig auf den niedrigen Pegel eingestellt, indem es mit dem Rücksetzimpulssignal S3 zusammen eingegeben wird. Danach wird das Signal S11 von hoch auf niedrig geändert, wenn die durch das Signal S2 wiedergegebene Rotorwinkelposition den durch das Signal S5 wiedergegebenen Erregungsstartwinkel erreicht, und wird von niedrig auf hoch geändert, wenn die durch das Signal S2 dargestellte Rotorwinkelposition den durch das Signals S6 dargestellte Erregungsbeendigungswinkel erreicht.

Die PWM-Signalerzeugungsschaltung PWMC erzeugt ein PWM- Signal oder zweiwertiges Signal S14 als ein erstes Antriebssignal und führt das Signal S14 der SWC zu, wohingegen der Schaltbetriebsart-Schaltkreis SWMSWC ein zweiwertiges Signal S25 als erstes Antriebssignal c erzeugt und das Signal S25 der SWC zuführt. Die SWC erzeugt zweiwertige Signale S22 und S23 und führt die Signale S22 und S23 Bipolartransistoren mit isoliertem Gate (IGBT) oder Schalttransistoren IGBT/L und IGBT/U des ersten Phasenspulentreibers DR1 jeweils zu.

Der erste Phasenspulentreiber DR1 ist aus dem Transistor IGBT/L, dem Transistor IGBT/U, einer Diode D1 und einer Diode D2 aufgebaut. Der Transistor IGBT/L ist zwischen einem Ende der Erstphasenspule CL1 und einer Leitung höheren Potentials (+) angeordnet. Der Transistor IGBT/U ist zwischen dem anderen Ende der ersten Phasenspule CL1 und einer Leitung niedrigeren Potentials (-) angeordnet. Die Diode D1 ist zwischen einem Ende der ersten Phasenspule CL1 und der Leitung niedrigeren Potentials (-) angeordnet. Die Diode D2 ist zwischen dem anderen Ende der ersten Phasenspule CL1 und der Leitung höheren Potentials (+) angeordnet.

Zwischen einem Ende der ersten Phasenspule CL1 und dem Transistor IGBT/U ist ein Stromsensor IS zur Bestimmung eines gegenwärtig durch die erste Phasenspule CL1 fließenden Stroms vorgesehen. Der Stromsensor IS gibt ein analoges Signals S12, das den gegenwärtig durch die erste Phasenspule CL1 fließenden Strom angibt, zu den Vergleichschaltungen ICMP1 und ICMP2 aus.

Die Vergleichsschaltung ICMP vergleicht die analogen Signale S10 und S12, die den Soll-Strom, der durch die erste Phasenspule CL1 zu führen und den gegenwärtig dadurch fließenden Strom (Ist-Strom) und führt ein das Ergebnis angebendes zweiwertiges Signal S13 der PWM- Signalerzeugungsschaltung PWMC zu. Falls der durch die erste Phasenspule CL1 fließende Ist-Strom geringer als der Soll-Strom ist, wird das zweiwertige Signal S13 auf den hohen Pegel eingestellt, wohingegen, falls der Ist- Strom größer oder gleich als der Soll-Strom ist, das zweiwertige Signal S13 auf den niedrigen Pegel eingestellt wird.

Unter Bezug auf Fig. 3 ist ein ausführlicher Aufbau der PWM-Signalerzeugungsschaltung PWMC beschrieben. Das digitale Signal S8, das aus der CPU als Angabe eines PWM- Tastverhältnisses ausgegeben wird, wird als 12-Bit- Digitalsignal S15 in einem Latchspeicher LCH zwischengespeichert, wobei das resultierende Signal S15 einer Vergleichsschaltung CMP zugeführt wird. Das aus der Erregungs-/Aberregungsbestimmungsschaltung EDDC ausgegebene zweiwertige Signal S11 wird direkt einem Eingangsanschluss eines Flip-Flop FDC1 und einem Eingangsanschluss CLK eines Flip-Flops FDC2 zugeführt und wird über einen Inverter INV1 einem Rücksetzeingangsanschluss RESET des Flip-Flops FDC1 zugeführt. Das aus der Vergleichsschaltung ICMP ausgegebene zweiwertige Signal S13 wird direkt einem Eingangsanschluss CLK des Flip-Flops FDC1 zugeführt und wird ebenfalls über einen Inverter INV2 einem Rücksetzeingangsanschluss RESET des Flip-Flops FDC2 zugeführt.

Das Flip-Flop FDC1 gibt ein zweiwertiges Signal S16 aus dessen invertierenden Ausgangsanschluss QI zu einem der Eingangsanschlüsse eines ODER-Gatters OR1 aus. Ein aus dem ODER-Gatter OR1 ausgegebenes zweiwertiges Signal S17 wird einem Rücksetzanschluss RESET eines 12-Bit-Zählers CNT zugeführt. Ein aus dem 12-Bit-Zähler ausgegebenes Überlaufsignal bzw. zweiwertiges Signal S18 wird dem anderen Eingangsanschluss des ODER-Gatters OR1 zugeführt. Der 12-Bit-Zähler CNT zählt die Anzahl der PWM- Taktsignalimpulse und gibt ein die resultierende Anzahl angebendes 12-Bit-Signal S19 zu der Vergleichsschaltung CMP aus.

Die Vergleichsschaltung CMP vergleicht die eingegebenen Signale S15 und S19 und gibt ein zweiwertiges Signal S20 als Ergebnis aus. Das Signal nimmt den niedrigen Pegel an, wenn das Signal S19 < das Signals S15 ist, und nimmt den hohen Pegel an, wenn das Signal S19 ≧ das Signal S15 ist.

Einem der Eingangsanschlüsse des ODER-Gatter OR2 wird das Signal S20 zugeführt, das aus der Vergleichsschaltung CMP ausgegeben wird, wohingegen dem anderem Anschluss ein aus einem Ausgangsanschluss Q des Flip-Flops FDC2 ausgegebenes zweiwertiges Signal S21 zugeführt wird. Das ODER-Gatter OR2 gibt ein PWM-Signal S14 aus. Es sei bemerkt, dass an einen Eingangsanschluss D des Flip-Flops FDC2 eine feste Spannung angelegt ist.

In der vorstehend beschriebenen PWM- Signalerzeugungsschaltung PWMC ändert sich das zweiwertige Signal S11 von niedrig auf hoch, wenn ein Befehl zum Start einer Erregung der Phasenspule CL1 ausgegeben wird, was das Ausgangssignal S21 des Flip- Flops FDC2 von dem niedrigen Pegel auf den hohen Pegel ändert, wodurch das PWM-Signal von niedrig auf hoch geschaltet wird. Synchron mit der Änderung des Signals S11 von dem niedrigen Pegel auf den hohen Pegel ändert sich das zweiwertige Signal S13 von dem niedrigen Pegel auf den hohen Pegel aufgrund der Tatsache, dass das Signal S10, das den durch die Phasenspule CL1 durchzuleitenden Soll-Strom angibt, größer als das Signal S12 wird, das den durch die ersten Phasenspule CL1 fließenden Ist-Strom angibt. Danach wird, unmittelbar wenn der durch die erste Phasenspule CL1 fließende Ist- Strom den Kriteriumswert erreicht, das Flip-Flop FDC2 zurückgesetzt, wodurch das Signal S21 von dem hohen Pegel auf den niedrigen Pegel geändert wird. Somit wird zwischen der Initialisierung der Erregung der ersten Phasenspule CL1 und dem Erreichen des Soll-Stroms durch den Ist-Stroms das PWM-Signal S14 auf den hohen Pegel gehalten.

Demgegenüber versetzt die Änderung des Signals S11 von dem niedrigen Pegel auf den hohen das Ausgangssignal S16 des Flip-Flops FDC1 auf den hohen Pegel, was dazu führt, dass das Signal S17 den hohen Pegel annimmt. Dann wird der Zählvorgang des 12-Bit-Zählers CNT beendet, was dazu führt, dass das Signal S19 Null angibt und das Überlaufsignal S18 den niedrigen Pegel annimmt. Aufgrund der Tatsache, dass normalerweise das Signal S8 das PWM- Tastverhältnis angibt, das größer als null ist, wird das Signal S19 niedriger als das Signal S15. Dies führt dazu, dass das Ausgangssignal S20 der Vergleichsschaltung CMP den niedrigen Pegel annimmt.

Nachdem sich das Signal S11 von dem niedrigen Pegel auf den hohen Pegel geändert hat, falls sich das Signal S13 von dem niedrigen Pegel auf dem hohen Pegel geändert hat (d. h. nach Erreichen des Soll-Stroms durch den Ist-Strom, wenn der Ist-Strom erneut niedriger als der Soll-Strom wird) ändert sich das Ausgangssignal S16 des Flip-Flops FDC1 von dem hohen Pegel auf den niedrigen Pegel, was das Signals S17 von dem hohen Pegel auf den niedrigen Pegel schaltet. Diese führt dazu, dass der 12-Bit-Zähler CNT ein Zählen der PWM-Taktsignalimpulse beginnt. Somit wird ein Anstieg der durch das Signal S19 dargestellten Anzahl bewirkt. Wenn der durch das Signal S19 dargestellte ansteigende Wert gleich dem durch das Signal S15 dargestellte Wert wird, ändert sich das Signal S20 von dem niedrigen Pegel auf den hohen Pegel. Falls danach ein Überlauf des 12-Bit-Zählers CNT auftritt, ändert sich jedes der Signale S17 und S18 von dem niedrigen Pegel auf den hohen Pegel, was den 12-Bit-Zähler CNT zurücksetzt. Dies führt dazu, dass der 12-Bit-Zähler CNT ein Zählen der Anzahl der PWM-Taktsignalimpulse beginnt. Somit beginnt das Signal S19 Nullen darzustellen, wodurch das Signal S20 von dem hohen Pegel auf den niedrigen Pegel geändert wird. Ein Zurücksetzen des 12-Bit-Zählers CNT ändert das Signal S18 wieder auf den niedrigen Pegel, und der 12-Bit-Zähler CNT startet das Zählen der Impulsanzahl in dem PWM-Taktsignal erneut. Somit nimmt das Signal S20 den niedrigen Pegel und den HOHRN Pegel abwechselnd an. Unter der Annahme, dass eine Zeitdauer t1, während der das Signal S20 auf den niedrigen Pegel ist, und eine Zeitdauer t2, während der das Signal S20 auf dem hohen Pegel liegt, wird der Wert von t2/(t1 + t2), was den durch das Signal S8 dargestellten PWM-Tastverhältnis entspricht, als Wert des PWM-Signals S14 behandelt. Dabei ist gemäß diesem Ausführungsbeispiel wie in Fig. 7 gezeigt die Summe von t1 und t2 ein fester Wert von 66 Mikrosekunden. Zu einem Zeitpunkt, wenn das Signals S20 abwechselnd hoch und niedrig zu wiederholen beginnt, ist das Signal S21 auf dem niedrigen Pegel, was dazu führt, dass das Signal S14, das mit dem Signal S20 übereinstimmt, das PWM-Signal wird.

Wenn danach das Signal S11 sich von dem hohen Pegel auf den niedrigen Pegel ändert, was einen Befehl zur Beendigung der Erregung der ersten Phasenspule CL1 angibt, wird das Ausgangssignal S16 des Flip-Flops FDC1 von dem niedrigen Pegel auf den hohen Pegel verändert, was das Signal S17 auf den hohen Pegel ändert, mit dem Ergebnis, dass das Signal S19 zur Angabe einer Nullangabe verbleibt. Somit verbleibt das Signal S20 in dem niedrigen Zustand und verbleibt das Signal SD4 auf dem niedrigen Pegel.

Wie es in Fig. 5 gezeigt ist, weist der Schaltbetriebsart-Schaltkreis SWMSWC einen Inverter INV4, zwei UND-Gatter AND5 und AND6 sowie ein ODER-Gatter OR5 auf. Ein eingegebenes Signal S24 wird einem der Eingangsanschlüsse des UND-Gatters AND6 zugeführt. Das Signal S24 wird ebenfalls einem der Eingangsanschlüsse des UND-Gatters AND5 über den Inverter INV4 zugeführt. Dem anderen Eingangsanschluss des UND-Gatters AND5 wird das Signal S14 aus der PWM-Signalerzeugungsschaltung PWMC zugeführt, wohingegen dem anderen Eingangsanschluss des UND-Gatters AND6 das Signal S11 aus der Erregungs- /Aberregungsbestimmungsschaltung EDDC zugeführt wird. Dem ODER-Gatter OR5 werden die Signale aus dem jeweiligen UND-Gatter AND5 und AND6 zugeführt, und das ODER-Gatter gibt ein Signal S25 zu dem Schaltkreis SWC aus.

Wenn das Signal S24 den niedrigen Pegel angibt, was die Initialisierung eines regenerativen Bremsvorgangs wiedergibt, falls das aus der PWM- Signalerzeugungsschaltung PWMC ausgegebene Signal S14 dem Schaltbetriebsart-Schaltkreis SWMSWC zugeführt wird, wird das Signal S14 als Signal S25 daraus ausgegeben. Demgegenüber wird das Signal S11 als das Signal S25 daraus ausgegeben, wenn das Signal S24 den hohen Pegel angibt, was angibt, dass kein regenerativer Bremsvorgang initialisiert wird, falls das aus der Erregungs- /Aberregungsbestimmungsschaltung EDDC ausgegebene Signal S11 den Schaltbetriebsart-Schaltkreis SWMSWC zugeführt wird.

Wie in Fig. 4 gezeigt besteht der Schaltkreis SWC aus vier UND-Gattern AND1, AND2, AND3 und AND4, zwei ODER- Gattern OR3 und OR4 sowie einem Inverter INV3. Das aus dem Schaltbetriebsart-Schaltkreis SWMSWC ausgegebene Signal S25 wird einem der Eingangsanschlüsse des UND- Gatters AND1 und einem der Eingangsanschlüsse des UND- Gatters AND3 zugeführt. Das aus der PWM- Signalerzeugungsschaltung PWMC ausgegebene Signal S14 wird einem der Eingangsanschlüsse des UND-Gatters AND2 und einem der Eingangsanschlüsse des UND-Gatters AND4 zugeführt. Das aus dem Mikroprozessor CPU ausgegebene Signal S9 wird dem anderen Eingangsanschluss des UND- Gatters AND1 direkt zugeführt, wird dem anderen Eingangsanschluss des UND-Gatter AND4 direkt zugeführt und wird über den Inverter INV3 den anderen Eingangsanschlüssen der jeweiligen UND-Gatter AND2 und AND3 zugeführt. Die aus den jeweiligen UND-Gattern AND1 und AND2 ausgegebenen Signale werden dem ODER-Gatter OR3 zugeführt, dessen Ausgangssignal S22 dem Transistor IGBT/L zugeführt wird. Die aus den jeweiligen UND-Gattern AND3 und AND4 ausgegebenen Signale werden dem ODER-Gatter OR4 zugeführt, dessen Ausgangssignal S23 dem Transistor IGBT/U zugeführt wird.

In der SWC stimmen die Signale S22 und S23 mit den jeweiligen Signalen S25 und S14 überein, falls das Signal S23 sich auf dem hohen Pegel befindet. Demgegenüber stimmen die Signale S23 und S22 mit den jeweiligen Signalen S25 und S14 überein, falls das Signals S9 sich auf dem niedrigen Pegel befindet. Wie vorstehend beschrieben, nimmt das Signal S9 abwechselnd alle 10 Mikrosekunden den hohen Pegel und den niedrigen Pegel an, was das Verhältnis zwischen jeden der Signale S22 und S23 und jeden der Signale S14 und S25 alle 10 Mikrosekunden ändert.

Der Transistor IGBT/U wird eingeschaltet, wenn das Signal S22 sich auf dem hohen Pegel befindet, und wird ausgeschaltet, wenn sich das Signal S22 auf dem niedrigen Pegel befindet, während der Transistor IGBT/L eingeschaltet wird, wenn das Signal S23 sich auf dem hohen Pegel befindet und ausgeschaltet wird, wenn sich das Signal S23 auf dem niedrigen Pegel befindet.

Wenn das aus dem Mikroprozessor CPU ausgegebene Signal S24 sich auf dem hohen Pegel befindet, was darstellt, dass kein regenerativer Bremsvorgang durchgeführt wird, stimmt das Signal S25 mit dem Signal S11 überein. Wenn das aus der CPU ausgegebene Signal S9 sich auf dem hohen Pegel befindet, stimmen die Signale S22 und S23 jeweils mit den Signalen S25 und S14 überein. Wenn jedes der Signale S24 und S9 auf dem hohen Pegel liegt, falls das Signal S11 den niedrigen Pegel annimmt, nimmt jedes der Signale S14 und S25 den niedrigen Pegel an. Somit werden die Signale S22 und S23 auf den niedrigen Pegel versetzt, die Transistoren IGBT/U und IGBT/L ausgeschaltet, mit dem Ergebnis, dass ein Strom aus einer (nicht gezeigten) Leistungsversorgung nicht durch die erste Phasenspule CL1 gelangen kann.

Wenn beide Signale S24 und S9 sich auf dem hohen Pegel befinden, falls das Signal S11 sich von den niedrigen Pegel, was den ausgeschalteten Zustand angibt, auf den hohen Pegel verändert, was den eingeschalteten Zustand angibt, werden beide Signale S14 und S25 von dem niedrigen Pegel auf den hohen Pegel eingeschaltet. Somit ändern sich die Signale S22 und S23 von dem niedrigen Pegel auf den hohen Pegel, was die Transistoren IGBT/U und IGBT/L einschaltet, wodurch der Leistungsversorgungsstrom durch die erste Phasenspule CL1 fließt.

Bis die Zeitdauer von 10 Mikrosekunden von der Ausgabe des Signals S9 erreicht wird, wird das Signal S9 auf dem hohen Pegel gehalten. Während das Signal S9 auf dem hohen Pegel ist, nimmt, falls der durch die erste Phasenspule CL1 fließende Strom ein Kriteriums- oder Referenzwert überschreitet, das Signal S14 abwechselnd den hohen Pegel und den niedrigen Pegel mit einer Periode (Zyklus) von 66 Mikrosekunden mit dem durch das Signal S8 darstellten PWM-Tastverhältnis an, mit dem Ergebnis, dass das Signal S22 einen Wechsel zwischen dem hohen Pegel und dem niedrigen Pegel beginnt, wodurch abwechselnd der eingeschaltete Zustand und der ausgeschaltete Zustand des Transistors IGBT/L auftritt. Demgegenüber bleibt der Transistor IGBT/U als Ergebnis des kontinuierlichen hohen Pegel des Signals S25 kontinuierlich in dem eingeschalteten Zustand. Danach werden, falls sich das Signal S9 von dem hohen Pegel auf den niedrigen Pegel ändert, die Signale S22 und S23 derart geändert, dass sie jeweils mit den Signalen S23 und S25 übereinstimmen, mit dem Ergebnis, dass der eingeschaltete Zustand des Transistors IGBT/L für 10 Millisekunden fortgesetzt wird, und der Transistor IGBT/U dessen eingeschalteten Zustand und ausgeschalteten Zustand abwechselt. Somit werden in dem Zustand, dass beide Signale S24 und S11 sich auf dem hohen Pegel befinden, falls der durch die ersten Phasenspule CL1 fließende Strom den Soll-Stromwert überschreitet, wie in Fig. 7 gezeigt eine dritte Gleichstromsteller-Erregungsbetriebsart und eine zweite Gleichstromsteller-Erregungsbetriebsart abwechselnd alle 10 Millisekunden betrieben oder ausgeführt, um den durch die erste Phasenspule CL1 fließenden Strom auf den Soll- Stromwert zu steuern. Die dritte Gleichstromsteller- Erregungsbetriebsart besteht darin, den Einschaltzustand und den Ausschaltzustand des Transistors IGBT/L durch Abwechseln des hohen Pegels und des niedrigen Pegels des Signals S22 abzuwechseln, während der Einschaltzustand des Transistors IGBT/U nach Änderung des Signals S23 auf den hohen Pegel fortgesetzt wird. Die zweite Gleichstromsteller-Erregungsbetriebsart besteht darin, den Einschaltzustand und den Ausschaltzustand des Transistors IGBT/U durch Abwechseln des hohen Pegels und des niedrigen Pegels des Signals S22 abzuwechseln, während der Einschaltzustand des Transistors IGBT/L nach Änderung des Signals S23 auf den hohen Pegel fortgesetzt wird. Somit werden die Wärmeerzeugungsmenge des Transistors IGBT/U und die Wärmeerzeugungsmenge des Transistors IGBT/L gleichgemacht, was dazu führt, dass die erforderliche Zeit zum Erreichen der zulässigen Grenztemperatur jedes der Transistoren IGBT/L und IGBT/U länger als die kontinuierliche Zeit in der zweiten Gleichstromsteller-Betriebsart oder dritten Gleichstromsteller-Betriebsart wird.

Wenn das Signal S24 sich auf dem niedrigen Pegel befindet, was eine Auslösung eines regenerativen Bremsvorgangs darstellt, stimmt das Signal S25 mit dem Signal S14 überein. Somit stimmt unabhängig von dem Pegel des Signals S9 jedes der Signale S22 und S23 mit dem Signal S14 überein. Falls das Signal S11 von dem niedrigen Pegel, was die Aberregung angibt, auf den hohen Pegel wechselt, was die Erregung angibt, ändert sich jedes der Signale S14 und S25 von dem niedrigen Pegel auf den hohen Pegel, was dazu führt, dass jedes der Signale S22 und S23 sich von dem niedrigen Pegel auf den hohen Pegel ändert, wodurch die Transistoren IGBT/L und IGBT/U eingeschaltet werden. Somit gelangt der Leistungsversorgungsstrom durch die erste Phasenspule CL1. Wenn ein derartiger Strom den Soll-Stromwert übersteigt, wechseln jedes der Signale S14 und S25 den hohen Pegel und den niedrigen Pegel mit einem Zyklus von 66 Mikrosekunden ab, wobei das PWM-Tastverhältnis durch das Signal S22 dargestellt ist. Das führt dazu, dass jedes der Signale S22 und S23 abwechselnd synchron mit dem Signal S14 den niedrigen und den hohen Pegel anzunehmen beginnen. Somit wird eine erste Gleichstromsteller-Betriebsart ausgeführt, bei der einer der Transistoren IGBT/L und IGBT/U abwechselnd synchron mit dem anderen der Transistoren IGBT/L und IGBT/U den hohen Pegel und den niedrigen Pegel annimmt, wodurch der durch die erste Phasenspule CL1 fließende Strom nahe an dem Soll-Stromwert gesteuert wird.

Wie vorstehend beschrieben, ist zwar die zweite Steuerungseinheit CON2 mit einer zweiten Phasenspule und die Steuereinheit CON3 mit einer dritten Phasenspule im wesentlichen identisch zu der ersten Steuereinheit CON1 hinsichtlich des Aufbaus. Jedoch werden der Winkelsensor RAS, der Speicher ROM und die CPU werden gemeinsam von der ersten Steuerungseinheit CON1, der zweiten Steuerungseinheit CON2 und der dritten Steuerungseinheit CON3 verwendet.

Die zweiten Phasenspule weist eine Phasendifferenz von 15 Grad (45 ÷ 3 Grad) relativ zu der ersten Phasenspule CL1 in Bezug auf den Erregungsstartwinkel, dem Erregungsendwinkel und dem Stromsignalverlauf auf. Gleichermaßen weist die dritte Phasenspule eine Phasendifferenz von 30 Grad (45 ÷ 3 × 2 Grad) relativ zu der ersten Phasenspule CL1 hinsichtlich des Erregungsstartwinkels des Erregungsendwinkels und des Stromsignalverlaufs auf. Der Mikroprozessor CPU berechnet den Erregungsstartwinkel, den Erregungsendwinkel und den Stromsignalverlauf der zweiten Steuerungseinheit CON2 durch Durchführung einer derartigen Phasenverschiebung von 15 Grad (45 ÷ 3 Grad) relativ zu der ersten Phasenspule CL1, wobei der resultierende Erregungsstartwinkel und der Erregungsendwinkel sowie der Stromsignalverlauf ähnlich zu denjenigen der ersten Steuerungseinheit CL1 gespeichert werden. In ähnlicher Weise berechnet der Mikroprozessor CPU den Erregungsstartwinkel, den Erregungsendwinkel und den Stromsignalverlauf der dritten Steuerungseinheit CON3 durch Durchführung einer Phasenverschiebung von 30 Grad (45 ÷ 3 × 2 Grad) in Bezug auf die erste Phasenspule CL1, wobei der resultierende Erregungsstartwinkel und der Erregungsendwinkel sowie der Stromsignalverlauf in ähnlicher Weise wie bei der ersten Steuerungseinheit CL1 gespeichert werden.

Wie vorstehend ausführlich beschrieben, werden in der Gleichstromsteller-Erregungssteuervorrichtung gemäß der Erfindung bei Einschalten eines elektrischen Motors zum Antrieb einer Last zwei Betriebsarten abwechselnd ausgeführt, wobei eine Betriebsart darin besteht, ein Schaltelement zyklisch ein- und auszuschalten, wobei das andere Schaltelement auf dem hohen Pegel (eingeschaltet) verbleibt, und die andere Betriebsart darin besteht, das andere Schaltelement zyklisch ein und auszuschalten, wobei das erstere Schaltelement auf dem hohen Pegel (eingeschaltet) verbleibt. Somit wird die Wärmeerzeugungsmenge in dem ersten Schaltelement gleich der Wärmeerzeugungsmenge in dem zweiten Schaltelement, was dazu führt, dass bei Anwendung dieser Gleichstromsteller-Erregungssteuervorrichtung die erforderliche Zeit zum Erreichen der zulässigen Grenztemperatur jeweils des ersten Schaltelements und des zweiten Schaltelements länger wird, als wenn lediglich eine der Betriebsarten angewandt wird.

Die Erfindung wurde unter Bezug auf ein besonderes Ausführungsbeispiel dargestellt, jedoch sollte es verständlich sein, dass die Erfindung nicht durch die Einzelheiten der illustrierten Aufbauten beschränkt ist, sondern dass Änderungen und Abänderungen ohne Verlassen des Umfangs der beigefügten Ansprüche durchgeführt werden können.

Wie vorstehend beschrieben, wird in einer Gleichstromsteller-Erregungssteuervorrichtung ein Paar Schaltelemente IGBT/U und IGBT/L zur Steuerung von elektrischer Leistung, die aus einer Gleichstromleistungsversorgung einer Phasenspule CL1 eines Gleichstrommotors, insbesondere eines geschalteten Reluktanzmotors zugeführt wird, derart gesteuert, dass eines der Schaltelemente abwechselnd ein- und ausgeschaltet wird, während das andere kontinuierlich eingeschaltet wird. Zur Vermeidung ungleichmäßiger Wärmeerzeugungen zwischen Schaltelementen wird eine Erneuerung ausgeführt, wobei, wann immer eine Zeitdauer über einen Grenzwert von beispielsweise 10 Millisekunden verläuft, die Zustände der jeweiligen Schaltelemente miteinander vertauscht werden. Ein derartiges Vertauschen wird zyklisch eingerichtet, was eine gleiche Wärmeerzeugung in den Schaltelementen verursacht.

Claims (8)

1. Gleichstromsteller-Erregungssteuervorrichtung zur Verwendung mit einem elektrischen Motor derart, dass die Gleichstromsteller-Erregungssteuervorrichtung einen Strom einstellt, der durch eine Phasenspule des elektrischen Motors fließt, wobei die Gleichstromsteller- Erregungssteuervorrichtung aufweist:

• a) eine Schaltelement- Treibersignalerzeugungseinrichtung zur Erzeugung eines ersten Treibersignals und eines zweiten Treibersignals, wenn der elektrische Motor eine Last antreibt;
• b) ein erstes Schaltelement, das zwischen einem Ende der Phasenspule und einer Leitung hohen Potentials einer Leistungsversorgung angeordnet ist;
• c) ein zweites Schaltelement, das zwischen dem anderen Ende der Phasenspule und einer Leitung niedrigen Potentials der Leistungsversorgung angeordnet ist;
• d) wobei das erste Schaltelement durch Empfang des ersten Treibersignals eingeschaltet wird, während das zweite Treibersignal zu dem zweiten Schaltelement gesendet wird;
• e) wobei das zweite Schaltelement durch Empfang des ersten Treibersignals eingeschaltet wird, während das zweite Treibersignal zu dem ersten Schaltelement gesendet wird;
• f) das erste Schaltelement durch Empfang des zweiten Treibersignals abwechselnd ein- und ausgeschaltet wird, während das zweite Schaltelement eingeschaltet ist, wodurch ein ein- und ausgeschalteter Zustand eingerichtet wird;
• g) das zweite Schaltelement durch Empfang des zweiten Treibersignals abwechselnd ein- und ausgeschaltet wird, während das erste Schaltelement eingeschaltet ist, wodurch ein ein- und ausgeschalteter Zustand eingerichtet wird; und
• h) eine Wechseleinrichtung zum Wiederholen des ein- und ausgeschalteter Zustands des ersten Schaltelements und des ein- und ausgeschalteter Zustands des zweiten Schaltelements in abwechselnden Zyklen.

2. Gleichstromsteller-Erregungssteuervorrichtung nach Anspruch 1, wobei die Wechseleinrichtung einen Schaltkreis und eine Schaltanweisungseinrichtung aufweist, wobei der Schaltkreis zwischen der Schaltelement-Treibersignalerzeugungseinrichtung und sowohl dem ersten Schaltelement als auch dem zweiten Schaltelement angeordnet ist, wobei die Schaltanweisungseinrichtung, die den Schaltkreis zum Austauschen eines Sendeweges für das erste Treibersignal mit einem Sendeweg für das zweite Treibersignal anweist, wann immer eine Zeitdauer einen vorbestimmten Wert überschreitet.

3. Gleichstromsteller-Erregungssteuervorrichtung nach Anspruch 1, wobei die Schaltelement- Treibersignalerzeugungseinrichtung und die Wechseleinrichtung programmierte Anweisungen eines Mikroprozessors sind.

4. Gleichstromsteller-Erregungssteuerungsvorichtung nach Anspruch 1, wobei sowohl das erste Schaltelement als auch das zweite Schaltelement in Form eines Bipolartransistor mit isoliertem Gate vorliegen.

5. Gleichstromsteller-Erregungssteuervorrichtung zur Einstellung eines durch einen Phasenspule eines elektrischen Motors fließenden Stroms, wenn der Motor eine Last antreibt, wobei die Gleichstromsteller- Erregungssteuervorrichtung aufweist:
ein zwischen einem Ende der Phasenspule und einer Leitung hohen Potentials einer Leistungsversorgung angeordnetes Schaltelement;
ein zweites Schaltelement, das zwischen dem anderen Ende der Phasenspule und einer Leitung niedrigen Potentials der Leistungsversorgung angeordnet ist; und
einer Schaltelement- Treibersignalerzeugungseinrichtung zur Erzeugung eines ersten Treibersignals und eines zweiten Treibersignals, die abwechselnd jeweils zu dem ersten Schaltelement und dem zweiten Schaltelement derart gesendet werden, dass, während entweder das erste Schaltelement oder das zweite Schaltelement durch Empfang des ersten Treibersignals eingeschaltet wird, das andere Schaltelement durch Empfang des zweiten Schaltsignals abwechselnd ein- und ausgeschaltet wird,
wobei, wann immer eine Zeitdauer einen vorbestimmten Wert überschreitet, jeweils entweder das erste Schaltelement oder das zweite Schaltelement und das jeweils andere zum Empfang des zweiten Treibersignals und des ersten Treibersignals geschaltet werden.

6. Gleichstromsteller-Erregungssteuervorrichtung nach Anspruch 5, wobei die Wechseleinrichtung einen Schaltkreis und eine Schaltanweisungseinrichtung aufweist, wobei der Schaltkreis zwischen der Schaltelement-Treibersignalerzeugungseinrichtung und sowohl dem ersten Schaltelement als auch dem zweiten Schaltelement angeordnet ist, wobei die Schaltanweisungseinrichtung, die den Schaltkreis zum Austauschen eines Sendeweges für das erste Treibersignal mit einem Sendeweg für das zweite Treibersignal anweist, wann immer eine Zeitdauer einen vorbestimmten Wert überschreitet.

7. Gleichstromsteller-Erregungssteuervorrichtung nach Anspruch 5, wobei die Schaltelement- Treibersignalerzeugungseinrichtung und die Wechseleinrichtung programmierte Anweisungen eines Mikroprozessors sind.

8. Gleichstromsteller-Erregungssteuerungsvorichtung nach Anspruch 5, wobei sowohl das erste Schaltelement als auch das zweite Schaltelement in Form eines Bipolartransistor mit isoliertem Gate vorliegen.