DD290946A5

DD290946A5 - CIRCUIT ARRANGEMENT FOR DETERMINING THE INITIAL TIME OF AN ULTRASONIC RECEIPT SIGNAL BY AUTOCORRELATION

Info

Publication number: DD290946A5
Application number: DD33630189A
Authority: DD
Inventors: Dieter Becker; Frank Grunert; Hans-Holger Wagner
Original assignee: Brennstoffinstitut Freiberg,De; Tu Dresden,De
Priority date: 1989-12-27
Filing date: 1989-12-27
Publication date: 1991-06-13

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Bestimmung des Anfangszeitpunktes eines Ultraschall-Empfangssignales mittels Autokorrelation. Anwendungsgebiet sind Ultraschall-Meszeinrichtungen nach dem Laufzeitverfahren, bei denen nur ein minimaler zeitlicher Fehler bezogen auf die angewandte Schallwellenperiodendauer zulaessig ist. Ziel der Erfindung ist die Verbesserung der Praezision von Ultraschall-Laufzeitmessungen und die Erweiterung des Einsatzgebietes. Die Aufgabe ist die praezise Bestimmung des Anfangszeitpunktes eines Ultraschall-Empfangssignales ohne besondere Anforderungen an die Ultraschallwandler und ohne besondere Betriebsweise der Ultraschall-Sender/Empfaenger. Erfindungsgemaesz ist die Laufzeitmessung in einem Laufzeitzaehler mit einer fortlaufenden Abspeicherung des mit einem Spannungskomparator gewonnenen binaeren Empfangssignales in einem RAM-Speicher verbunden. Die Laufzeitkorrektur beinhaltet das Rueckwaertstakten des Laufzeitzaehlers und dabei die Untersuchung des abgespeicherten Empfangssignales mit einem digitalen Vorzeichenkorrelator. Als Kriterium dient der Betrag des Anstieges der Polaritaetsautokorrelationsfunktion ueber eine Halbperiode des binaeren Empfangssignales.{Ultraschall-Empfangssignal; Bestimmung Anfangszeitpunkt; Autokorrelation; Ultraschall-Meszeinrichtungen; Laufzeitverfahren; praezisere Laufzeitmessungen; Erweiterung Einsatzgebiet; Spannungskomparatoren; RAM-Speicher; Vorzeichenkorrelator}The invention relates to a circuit arrangement for determining the start time of an ultrasonic received signal by means of autocorrelation. Field of application are ultrasound measuring devices according to the transit time method, in which only a minimal time error with respect to the applied sound wave period is permissible. The aim of the invention is to improve the precision of ultrasonic transit time measurements and to expand the field of application. The task is the precise determination of the start time of an ultrasonic received signal without any special requirements for the ultrasonic transducers and without special operation of the ultrasonic transmitter / receiver. According to the invention, the transit time measurement in a runtime counter is connected to a continuous storage of the binary receive signal obtained in a voltage comparator in a RAM memory. The transit time correction includes the backward clocking of the runtime error and thereby the examination of the stored received signal with a digital sign correlator. The criterion used is the magnitude of the increase in the polarity autocorrelation function over a half-period of the binary received signal. Determination of start time; Autocorrelation; Ultrasonic Meszeinrichtungen; Transit time method; more precise transit time measurements; Extension field of application; voltage comparators; RAM; Vorzeichenkorrelator}

Description

Hierzu 2 Seiten ZeichnungenFor this 2 pages drawings

field of use

Die Erfindung ist vorteilhaft für Ultraschall-Meßeinrichtungen nach dem Laufzeicverfahren anwendbar, bei denen nur ein minimaler zeitlicher Fehler bezogen auf die angewandte Schallwcüonperiodendauer zulässig ist und die den Einsatz robuster Ultraschallwandler erfordern.The invention is advantageously applicable to ultrasonic measuring devices according to the running time method, in which only a minimal time error with respect to the applied acoustic period is permissible and which require the use of robust ultrasonic transducers.

Characteristic of the known technical solutions

Bekannte Anordnungen für Ultraschall-Meßeinrichtungen bewerten das Ansprechen einer Trigger- bzw. Komparatorstufe im Empfangszweig als Anfangezeitpunkt des Ultraschall-Empfangssignales bzw. Ende der Ultraschall-Laufzeit (DD-WP 260570). Die vor dem Ansprechen der Triggerstufe vorliegenden Anteile des Empfangssignales werden dabei ignoriert. Um Störeinwirkungen auf die Schallstrecke zu eliminieren, wird eine Regelung der Sendesignalamplitude oder der Triggerschwelle angewandt (DD-WP 240081). Damit ist eine weitere Unoestimmtheit für das exakte Erfassen des Anfangszeitpunktes des Ultraschall-Empfangssignales verbunden. Bei bestimmten Meßaufgaben, z. B. Durchflußmessungen in Gasleitungen nach dem Laufzeit-Differenzverfahren, sind diese Unsicherheiten hinsichtlich des Empfangssignaleinsatzes nicht mehr va/nachlässigbar. Für diese Zwecke reicht die Genauigkeit dieser Verfahren nicht mehr aus. Eine bekannte Lösung zum exakten Erfassen des Anfangszeitpunktes eines Ultraschall-Empfangssignales geht von einem taktsynchronen Betrieb von Ultraschallsender und -empfänger aus (DD-WP 160329). Diese Betriebsweise ist mit besonderen Anforderungen an die Breitbandigkeit der eingesetzten Ultraschallwandler verbunden und läßt sich nicht in jedem Fall anwenden. Zum Beispiel ist der Einsatz solcher Wandler aus piezoelektrischer Polymerfolie In Gasleitungen nicht möglich.Known arrangements for ultrasonic measuring devices evaluate the response of a trigger or comparator stage in the receiving branch as the beginning time of the ultrasonic received signal or end of the ultrasonic transit time (DD-WP 260570). The portions of the received signal present before the trigger stage is triggered are ignored. In order to eliminate interference effects on the sound path, a control of the transmission signal amplitude or the trigger threshold is applied (DD-WP 240081). This is associated with a further Unoestimmtheit for the exact detection of the start time of the ultrasonic received signal. For certain measuring tasks, eg. As flow measurements in gas lines according to the transit time difference method, these uncertainties are no longer va / negligible with respect to the received signal input. For these purposes, the accuracy of these methods is no longer sufficient. A known solution for the exact detection of the start time of an ultrasonic received signal is based on an isochronous operation of the ultrasonic transmitter and receiver (DD-WP 160329). This mode of operation is associated with special requirements for the broadband of the ultrasonic transducers used and can not be applied in any case. For example, the use of such transducer piezoelectric polymer film in gas lines is not possible.

Ziel der ErfindungObject of the invention

Ziel der Erfindung ist die Verbesserung der Präzision von Ultraschall-Laufzeitmessungen und die Erweiterung des Einsatzgebietes.The aim of the invention is to improve the precision of ultrasonic transit time measurements and the extension of the application.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Die Aufgabe der Erfindung ist die Schaffung einer Anordnung zur präzisen Bestimmung des Anfangszeitpunktes eines Ultraschall-Empfangssignales, uuw aine besonderen Anforderungen an die Ultraschallwandler stell: und ohne besondere Betriebsweise der Ultraschall-Sender/Empfänger-Anordnung arbeitet.The object of the invention is to provide an arrangement for the precise determination of the start time of an ultrasonic signal received, uuw aine special requirements for the ultrasonic transducer stell: and works without special operation of the ultrasonic transmitter / receiver arrangement.

Die Anordnung geht von der Anwendung eines digitalen Vorzeichenkorrelators aus. Dieser enthält zwei serielle Schieberegister A und B mit fester Bitlänge L sowie ein weiteres serielles Schieberegister M, mit dem die Bitlänge reduziert werden kann. Jedes Schieberegister besitzt unabhängige Taktleitungen. Zwischen zwei Schiebetakten des Schieberegisters A werden die beiden Schieberegister A und B miteinander bitweise EXKLUSIV-ODER-verknüpft und die Summe der Übereinstimmungen am Ausgang bereitgestellt.The arrangement is based on the application of a digital sign correlator. This contains two serial shift registers A and B with fixed bit length L and a further serial shift register M, with which the bit length can be reduced. Each shift register has independent clock lines. Between two shift clocks of the shift register A, the two shift registers A and B are bitwise EXCLUSIVE-OR-linked and provided the sum of the matches at the output.

Die Aufgabe wird erfindungsgemäß gelöst, indem die mit dem Sendeimpuls beginnende Laufzeitmessung in einem Laufzeitzähler mit einer fortlaufenden Abspeicherung des mit einem entsprechenden Spannungskomparator gewonnenen binären Empfangssignales in einem RAM-Speicher verbunden ist. Ein aus Spannungskomparator, Flipflop und anderen Elementen bestehender Teil der Anordnung beendet die Laufzeitmessung auf eine definierte Art und Weise, wenn das Empfangssignal ausreichend Amplitude aufweist. Aus der gleichzeitig mit ausgeführten Periodendauermessung des Empfangssignales im Periodendauerzähler werden Hilfsgrößen für die sich anschließende Laufzeitkorrektur gewonnen. Die Laufzeitkorrektur beinhaltet das Rückwärtstakten des Laufzeitzählers und dabei die Auswertung des im RAM-Speicher abgespeicherten binären Empfangssignales mit einem digitalen Vorzeichenkorrelator. Als Kriterium dient der Betrag des Anstieges der Polaritätsautokorrelationsfunktion über eine Halbperiode des binären Empfangssignales. Unterschreitet der Betrag des Anstieges der Polaritätsautokorrelationsfunktion über eine Halbperiode des binären Empfarjbsignales den zu Beginn der Laufzeitkorrektur als Bezugswert festgehaltenen Betrag des Anstieges der Polaritätsautokorrelationsfunktion wesentlich, theoretisch müßte er auf den halben Wert absinken, so entspricht der dann vorliegende Zählerstand des Laufzeitzählers der auf den Einsatz des Empfangssignales korrigierten Laufzeit.The object is achieved according to the invention in that the transit time measurement starting with the transmission pulse is connected in a runtime counter with a continuous storage of the binary receive signal obtained in a corresponding voltage comparator in a RAM memory. A part of the device consisting of voltage comparator, flip-flop and other elements terminates the transit time measurement in a defined manner when the received signal has sufficient amplitude. From the simultaneously executed with period measurement of the received signal in the period counter auxiliary variables for the subsequent time correction are obtained. The transit time correction includes the reverse clocking of the runtime counter and the evaluation of the binary receive signal stored in the RAM memory with a digital sign correlator. The criterion used is the magnitude of the increase in the polarity autocorrelation function over a half period of the binary received signal. If the magnitude of the increase in the polarity autocorrelation function over a half-period of the binary received signal substantially undershoots the magnitude of the increase in the polarity autocorrelation function as the reference value, theoretically it would fall to half that value, then the count of the running time counter which corresponds to the use of the Receive signals corrected runtime.

Die erfindungsgemäße Anordnung zur Bestimmung des Anfangszeitpunktes eines Ultraschall-Empfangssignales mittels Autokorrelation ist dadurch gekennzeichnet, daß eine erste Ablaufsteuerung zur Abgabe eines Sendeimpulses mit dem Sendeverstärker, dem Setzeingang des Laufzeitflipflop, den Rücksetzeingängen von Laufzeit- und Periodendauerzähler und über ein ODER-Gatter mit dem Rücksetzeingang des Halbperiodenzählers verbunden ist. Am Sendeverstärker ist der Ultraschallsender angeschlossen. Ein Ultraschallempfänger ist über eine Phasenumkehrstufe und ein Filter mit einem ersten Spannungskomparator und direkt mit einem zweiten Spannungskomparator verbunden. Der Ausgang des ersten Spannungskomparators führt an den Setzeingang eines ersten Flipflop, dessen Ausgang an ein UND-Gatter angeschlossen ist. Der andere Eingang des UND-Gatters ist mit dem Ausgang des zweiten Spannungskomparators, dem Takteingang des Periodenzählers und dem Dateneingang des RAM-Speichers verbunden. Am Ausgang des UND-Gatters ist der Setzeingang des zweiten Flipflops angeschlossen.The inventive arrangement for determining the start time of an ultrasonic signal received by means of autocorrelation is characterized in that a first sequence control for delivering a transmit pulse to the transmit amplifier, the set input of the Laufzeitflipflop, the reset inputs of runtime and period duration counter and an OR gate with the reset input of the half-period counter. The transmitter is connected to the ultrasonic transmitter. An ultrasonic receiver is connected via a phase reversal stage and a filter to a first voltage comparator and directly to a second voltage comparator. The output of the first voltage comparator leads to the set input of a first flip-flop whose output is connected to an AND gate. The other input of the AND gate is connected to the output of the second voltage comparator, the clock input of the period counter and the data input of the RAM memory. At the output of the AND gate, the set input of the second flip-flop is connected.

Der Ausgang des zweiten Flipflops ist zur Übertragung des Periodendauersignales mit dem Tor am Periodendauerzähler und dem Freigabeeingang der ersten Recheneinheit verbunden. Der invertierende Ausgang des zweiten Flipflops ist mit dem Rückstelleingang des Periodenzählers verbunden. Vom Datenausgang des Periodenzählers führt eine Leitung an die Rückstelleingänge vom ersten, zweiten und Laufzeitflipflop. Der Ausgang des Laufzeitflipflops liefert das Laufzeitsignal an das Tor am Laufzeitzähler. Der Zeitbasisgenerator ist mit den beiden Toren an Periodendauer- und Laufzeitzähler verbunden. Die Datenausgänge dr .= Periodendauerzählers sind mit der ersten Recheneinheit verbunden. Die erste Recheneinheit ist mit dem Freigabeeingang der zweiten Ablaufsteuerung verbunden und liefert an diese die Anzahl der maskierenden Bit und die Anzahl der nichtmaskierenden Bit, die der Bitanzahl pro Halbperiode entspricht. An den Anfangskomparator liefert die erste Recheneinheit die untere Grenze für die Anstiegsauswertung und an den Endekomparator die obere Grenze für die Anstiegsauswertung, weiterhin liefert sie die Bitanzahl pro Halbperiode an den Halbperiodenkomparator. Von der zweiten Ablaufsteuerung führt eine Leitung zur Übertragung eines Fertigmeldesignales an die erste Ablaufsteuerung, weiterhin ist die zweite Ablaufsteuerung mit dem Eingang des Schieberegisters M und dem zugehörigen Takteingang am Vorzeichenkorrelator verbunden. Von der ersten Ablaufsteuerung wird der Lesetaktimpuls an den Rückwärtstaktelngang des Laufzeitzählers und an den Takteingang des Halbperiodenzählers geliefert. Die Datenausgänge des Halbperiodenzählers sind mit Anfangskomparator,The output of the second flip-flop is connected to transmit the period duration signal to the gate on the period duration counter and the enable input of the first arithmetic unit. The inverting output of the second flip-flop is connected to the reset input of the period counter. From the data output of the period counter, a line leads to the reset inputs of the first, second, and run-time flip-flops. The output of the runtime flipflop supplies the runtime signal to the gate on the runtime counter. The time base generator is connected to the two gates on period duration and time counter. The data outputs dr. = Period duration counter are connected to the first arithmetic unit. The first arithmetic unit is connected to the enable input of the second sequence controller and supplies thereto the number of masking bits and the number of non-masking bits corresponding to the number of bits per half-period. The first arithmetic unit supplies to the initial comparator the lower limit for the slew evaluation and to the end comparator the upper limit for the slew evaluation, furthermore it supplies the bit number per half cycle to the half cycle comparator. From the second sequence control leads a line for transmitting a finish detection signal to the first flow control, further, the second flow control is connected to the input of the shift register M and the associated clock input to the sign correlator. From the first sequencer, the read clock pulse is supplied to the reverse clocking cycle of the runtime counter and to the clock input of the half cycle counter. The data outputs of the half-period counter are with an initial comparator,

Endekomparator, Halbperiodenkomparator und zweiter Recheneinheit verbunden. Die Ausgänge vom Anfangskomparator und Endekomparator führen an die zweite Recheneinheit. Der Ausgang des Halbperiodenkomparators führt an die erste Ablaufsteuerung und über das ODER-Gatter an den Rücksetzeingang des Halbperiodenzählers. Niederwertipe Datenausgänge des Laufzeitzählers sind als Adressenleitungen mit dem RAM-Speicher verbunden, weiterhin stellen alle Datenausgänge das korrigierte Laufzeitsignal für die weitere Verarbeitung zur Verfügung. Die erste Ablaufsteuerung ist über die Lese-Schreib-Steuerleitung mit dem RAM-Speicher verbunden. Der Datenausgang des RAM-Speichers führt an den Eingang des Schieberegisters A im Vorzeichenkorrelator und an das Tor vor dem Eingang des Schieberegisters B im Vorzeichenkorrelator. Von der ersten Ablaufsteuerung führt eine Schiebetaktleitung an einen Takteingang am Vorzeichenkorrelator und an das Tor vor einem weiteren Takteingang am Vorzeichenkorrelator sowie eine Torsteir'leitung an die beiden Tore am Vorzeichenkorrelator. Der Ausgang des Vorzeichenkorrelators ist mit der zweiten Recheneinhe /erbunden, deren Ausgang mit dem Anstiegskomparator und dem Bezugswertregister verbunden ist. Der Ausgang des Bezugswertregisters führt an den Anstiegskomparator, dessen Ausgang mit der ersten Ablaufsteuerung verbunden ist, die weiterhin ein Gültigkeitssignal abgibt. Von der ersten Ablaufsteuerung wird ein Ladeimpuls an das Bezugswertregister geliefert. Die gefundene Anordnung arbeitet wie folgt:End comparator, half-period comparator and second arithmetic unit connected. The outputs from the initial comparator and the end comparator lead to the second arithmetic unit. The output of the half-cycle comparator leads to the first sequence control and via the OR gate to the reset input of the half-cycle counter. Low-level data outputs of the runtime counter are connected as address lines to the RAM memory, furthermore all data outputs provide the corrected runtime signal for further processing. The first sequence controller is connected to the RAM memory via the read-write control line. The data output of the RAM leads to the input of the shift register A in the sign correlator and to the gate in front of the input of the shift register B in the sign correlator. From the first sequence control, a shift clock line leads to a clock input at the sign correlator and to the gate before another clock input at the sign correlator and a gate control line to the two gates at the sign correlator. The output of the sign correlator is connected to the second arithmetic unit whose output is connected to the slew comparator and the reference value register. The output of the reference register leads to the slew comparator whose output is connected to the first sequencer, which continues to output a valid signal. The first sequencer provides a load pulse to the reference value register. The found arrangement works as follows:

Die erste Ablaufsteuerung schaltet den RAM-Speicher in die Betriebsart .Schreiben" und gibt einen Sendeimpuls ab. Der Sendeimpuls führt über Sendeverstärker und Ultraschall-Sender zur Aussendung eines Ultraschall-Signales. Weiterhin setzt er Periodendauer-, Laufzeit- und I lalbperiodenzähler zurück. Das Laufzeitflipflop wird gesetzt, dadurch werden erstes und zweites Flipflop zurückgesetzt sowie das Laufzeitsignal aktiviert. Das Laufzeitsignal öffnet das Tor für Zeitbasisimpulse am Laufzeitzähler, womit die Laufzeitmessung einsetzt. Ausgänge des Laufzeitzählers bilden die Adresse des RAM-Speichers, der fortlaufend im Takt der Zeitbasisimpulse das an seinem Dateneingang anliegende binäre Empfangssignal abspeichert. Das am Ultraschall-Empfänger eintreffende Ultraschall-Signal gelangt als L-mpfangssignal über Phasenumkehrstufe und Filter an den ersten Spannungskomparator mit einer zur Störsignalunterdrückung gewählten Komparatorschwelle zur Bildung des Auslösesignales und gelangt weiterhin an den zweiten Spannungskomparator mit der Komparatorschwelfe Null zur Bildung des binären Empfangssignales. Vom ersten Impuls des Auslösesignales wird das erste Flipflop gesetzt, wodurch das zweite Flipflop zum Sotzen durch den nächsten Impuls des binäre Empfangssignales freigegeben wird. Mit dem Setzen des zweiten Flipflops beginnt der Periodendauerimpuls, der über das Tor am Periodendauerzähler die Periodendauermessung einleitet. Weiterhin wird der Periodenzähler für die Zählung von Perioden des binären Empfengssignales freigegeben. Erreicht der Periodenzähler einen festgelegten Zustand, so werden erstes, zweites und Laufzeitflipflop zurückgesetzt. In der Folge gehen Laufzeit- und Periodendauersignal in den inaktiven Zustand über, womit in den entsprechenden Zählern die Messung der Zeiten endet. Die Rückflanke c'es Periodendauersignales startet die erste Recheneinheit. In der ersten Recheneinheit werden aus dem Zählerstand des PeriodenzählersThe first sequencer switches the RAM memory to "Write" mode and emits a transmit pulse.The transmit pulse leads via transmit amplifier and ultrasonic transmitter to the emission of an ultrasonic signal.It also resets the period duration, runtime and half-cycle counter The runtime signal opens the gate for timebase pulses on the runtime counter, which causes the runtime measurement to occur.Outputs of the runtime counter form the address of the RAM memory, which runs continuously in time with the timebase pulses The incoming ultrasonic signal at the ultrasonic receiver passes as L-mpfangssignal via phase inversion stage and filter to the first voltage comparator with a comparator threshold selected for Störsignalunterdrückung to form the trigger signal and un d also passes to the second voltage comparator with the comparator threshold zero to form the binary receive signal. From the first pulse of the trigger signal, the first flip-flop is set, whereby the second flip-flop is released for sopping by the next pulse of the binary received signal. With the setting of the second flip-flop, the period duration pulse begins, which initiates the period duration measurement via the gate on the period duration counter. Furthermore, the period counter for the counting of periods of the binary Empfengssignales is released. If the period counter reaches a fixed state, the first, second and runtime flip flops are reset. As a result, the transit time and period duration signal change to the inactive state, which ends the measurement of the times in the corresponding counters. The trailing edge c'es period duration signal starts the first processing unit. In the first arithmetic unit are from the count of the period counter

- die Bitanzahl N bezüglich der Signalspeicherung im RAM pro Halbperiode des binären Empfangssignales aus der Anzahl der gewählten Zeitbasisimpulse, die gleich der Anzahl der nichtmaskierenden Bit für die Einstellung der wirksamen Bitlänge des digitalen Vorzeichenkorrelators über dessen M-Register ist,the number of bits N with respect to the latching of the RAM in each half period of the binary received signal from the number of selected timebase pulses equal to the number of non-masking bits for the setting of the effective bit length of the digital sign correlator over its M register;

- die Anzahl maskierender Bit für die Einstellung dor wirksamen Bitlänge des digitalen Vorzeichenkorrelators als Differenz aus dessen Bitlänge L und der Bitanzahl pro Halbperiode N,the number of masking bits for the setting of the effective bit length of the digital sign correlator as the difference between its bit length L and the number of bits per half-cycle N,

- die untere Grenze U für die Anstiegsauswertung der Polaritätsautokorrelationsfunktion mit einer festliegenden Konstante K gemäß U = K-N undthe lower limit U for the slope evaluation of the polarity autocorrelation function with a fixed constant K in accordance with U = K-N and

- die obere Grenze O für die Anstiegsauswertung der Polaritätsautokorrelationsfunktion gemäß O = N - U ermittelt. Die Gültigkeit der Werte übermittelt die erste Recheneinheit als Fertigmeldung an den Freigabeeingang der zweiten Ablaufsteuerung, die daraufhin die ihr übergebene Anzahl maskierender und nichtmaskierender Bits in das M-Register des Vorzeichenkorrelators einschiebt. Mit Beendigung dieses Vorganges erhält die erste Ablaufsteuerung von der zweiten Ablaufsteuerung ein Fertigmeldesignal. Die erste Ablaufsteuerung leitet daraufhin die Laufzeitkorrektur ein, die mit der Vorbereitung des Vorzeichenkorrelators und des Bezugswertregisters beginnt. Dazu wird der RAM-Speicher in die Betriebsart „Lesen" umgeschaltet, und die Tore am Daten- und Takteingang des B-Registers im Vorzeichenkorrelator werden geöffnet. Anschließend werden durch Ausgabe von Lesetaktimpulsen und Schiebetaktimpulsen sowie Auswertung des Ausganges des Halbperiodenkomparators zwei Halbperioden des im RAM-Speicher abgelegten binären Empfangssignales in das A- und B-Register des Vorzeichenkorrelators eingeschoben. Diesen Vorgang steuert maßgeblich der Halbperiodenzähler, der die Lesetaktimpulse mitzählt, in Verbindung mit dem Halbperiodenkomparator, der bei Erreichen einer Halbperiode den Halbperiodenzähler rücksetzt und diesen Zustand der ersten Ablaufsteuerung meldet. Nach dem zweiten Ansprechen des Halbperiodenkomparators werden von der ersten Ablaufsteuerung die Tore am Daten- und Takteingang des B-Registers im Vorzeichenkorrelator abgeschaltet. Die zweite Recheneinheit ermittelt den Betrag des Anstieges derPolaritätsautokorrelationsfunktion über jede Halbperiode des binären Empfangssignales. Dazu übernimmt sie beim Ansprechen des Anfangskomparators die aktuellen Werte von Halbperiodenzähler HZA und Vorzeichenkorrelator YA, ebenso verfährt sie beim Ansprechen des Endekomparators, wobei das Wertepaar HZE und YE übernommen wird. Nach dem Ansprechen des Endekomparators wird aus den vier Werten der Betrag des Anstieges der Polaritätsautokorrelationsfunktionthe upper limit O is determined for the slope evaluation of the polarity autocorrelation function according to O = N-U. The validity of the values is transmitted by the first arithmetic unit to the release input of the second sequence controller as a ready message, which then inserts the number of masking and non-masking bits passed to it into the M register of the sign correlator. Upon completion of this process, the first sequencer receives a finish signal from the second sequencer. The first scheduler then initiates the delay correction, which begins with the preparation of the sign correlator and the reference value register. For this purpose, the RAM is switched to the "read" mode, and the gates at the data and clock input of the B register in the sign correlator are opened.Then, by outputting read clock pulses and shift clock pulses, and evaluating the output of the half-cycle comparator, two half-cycles of the in RAM This process is largely controlled by the half-cycle counter, which counts the read clock pulses, in conjunction with the half-cycle comparator, which resets the half-cycle counter when it reaches one half-cycle and reports this state to the first sequencer After the second half-cycle comparator response, the first scheduler turns off the gates on the data and clock inputs of the B register in the sign correlator, and the second arithmetic unit determines the magnitude of the increase in the polarity autocorrelation function every half period of the binary received signal. For this purpose, it takes over the current values of half-period counter HZA and sign correlator YA when addressing the initial comparator, as well as it acts when addressing the end comparator, whereby the value pair HZE and YE is adopted. After the end comparator has responded, the four values become the magnitude of the increase in the polarity autocorrelation function

¹¹ I HZE-HZA I ¹¹ I HZE-HZA I

ermittelt und am Ausgang der zweiten Recheneinheit ausgegeben. Nach dem dritten Ansprechen des Halbperiodenkomparators gibt die erste Ablaufsteuerung einen Ladeimpuls ab, der zur Übernahme des ermittelten Wertes für den Betrag des Anstieges der Polaritätsautokorrelationsfunktion in das Bezugswertregister führt.determined and output at the output of the second arithmetic unit. After the third response of the half cycle comparator, the first scheduler outputs a load pulse which results in the acquisition of the determined value for the magnitude of the increase in the polarity autocorrelation function into the reference value register.

Nach diesen Vorbereitungen läuft die Laufzeitkorrektur in der Weise ab, daß die erste Ablaufsteuerung fortlaufend Lesetaktimpulse und Schicbetaktimpulse abgibt und bei Ansprechen des Halbperiodenkomparators den Anstiegskomparator auswertet. Sobald der Anstiegskomparator der ersten Ablaufsteuerung eine wesentliche Unterschreitung des in der ausgewerteten Halbperiode des abgespeicherten binären Empfangssignales ermittelten Betrages der Polaritätsautokorrelationsfunktion gegenüber dem im Bezugswertregister festgehaltenen Anfangswert anzeigt, ist die Laufzeitkorrektur beendet.After these preparations, the delay correction takes place in such a way that the first sequence control continuously outputs read clock pulses and cycle clock pulses and, when the half-cycle comparator responds, evaluates the slope comparator. As soon as the rise comparator of the first sequence control unit indicates a significant undershooting of the value of the polarity autocorrelation function determined in the evaluated half period of the stored binary received signal from the initial value recorded in the reference value register, the delay correction is ended.

Die erste Ablaufsteuerung gibt ein Gültigkeitssignal ab und kennzeichnet damit den aktuellen Zählerstand des Laufzeitzählers als korrigierten Laufzeitwert. Die erste Ablaufsteuerung leitet mit einsni Sendeimpuls und Umschaltung des RAM-Speichers in die Betriebsart „Schreiben" einen neuen Meßzyklus ein.The first sequence control outputs a validity signal and thus identifies the current counter reading of the runtime counter as a corrected runtime value. The first sequence control initiates a new measuring cycle with a transmission pulse and switching of the RAM memory into the "write" operating mode.

embodiment

Die erfindungsgemäße Lösung soll anhand eines möglichen Ausführungsbeispieles in Verbindung mit den Figuren der Zeichnung näher erläutert werden.The solution according to the invention will be explained in more detail with reference to a possible embodiment in conjunction with the figures of the drawing.

In der Figur 1 wird die Schaltungsanordnung zur Bestimmung des Anfangszeitpunktes eines Ultraschall-Empfangssignales mittels'Autokorrelation dargestellt. Die Anordnung besteht aus einen Ultraschall-Sender 2 mit Sendeverstärker 1 zur Aussendung des Ultraschall-Signales 101, einem Ultraschall-Empfänger 3 zur Gewinnung des Empfangssignales 102, einem über Phasenumkehrstufe 4 und Filter 5 mit dom Ultraschall-Empfänger 3 verbundenen ersten Spannungskomparator 6 und einem direkt mit dem Ultraschall-Empfänger 5 verbundenen zweiten Spannungskomparator 7. Das Auslösesignal 104 führt vom ersten Sp" nungskomparator 6 an ein erstes Flipflop 8, dessen Ausgang an ein UND-Gatter 9 angeschlossen ist. Das UND-Gatter 9 ist weiterhin über das binäre Empfangssignal 103 mit dem zweiten Spannungskomparator 7, dem Periodenzähler 11 und dom RAM-Speicher 25 verbunden. Am UND-Gatter 9 ist das zweite Flipflop 10 angeschlossen. Das Periodendauersignal 106 führt vom zweiten Flipflop 10 an das Tor 14amPeriodendauerzähler 15 und an die erste Recheneinheit 16. Das zweite Flipflop 10 ist weiterhin mit dem Periodenzähler 11 verbunden. Ein Ausgang des Periodenzählers 11 führt an das erste Flipflop 8, das zweite Flipflop 10 und das Laufzeitflipflop 13. Der Ausgang des Laufzeitflipflops 13 liefert das Laufzeitsignal 105 an das Tor 23 am Laufzeitzähler 24. Der Zeitbasisgenerator 12 ist mit den Toren 14 und 23 verbunden. Die Datenausgänge des Periodendauerzählers 15 sind mit der ersten Recheneinheit 16 verbunden, von der ein Fertigmeldesignal 108 an die zweite Ablaufsteuerung 17 führt. Die erste Recheneinheit 16 ist zur Übergabe der Anzahl maskierender Bits 109 mit der zweiten Ablaufsteuerung 17 verbunden. Weiterhin ist sie zur Bereitstellung der Bitanzahl pro Halbperiods 110 mit der zweiten Ablaufsteuerung 17 und dem Halbperiodenkomparator 22, zur Bereitstellung der unteren Grenze 111 mit dem Anfangskomparator 20 und zur Bereitstellung der oberen Grenze 1.2 mit dem Endekomparator 21 verbunden. Von der zweiten Ablaufsteuerung 17 führen ein Fertigmeldesignal 113 zur ersten Ablaufsteuerung 32 sowie eine Taktleitung 121 und eine Bitleitung 122 zum M-Register im Vorzeichenkorrelator 28. Die erste Ablaufsteuerung 32 ist zur Übertragung des Lesetaktimpulses 107 mit dem Rückwärtszähltakteingang des Laufzeitzählers 24 und dem Zähltakteingang des Malbperiodenzählers 19 verbunden. Die Datenausgänge des Halbperiodenzählers 19 führen an Anfangskomparator 20, Endekomparator 21, Halbperiodenkomparator 22 und zweite Recheneinheit 29. Der Ausgang des Halbperiodenkomparators 22 ist mit der ersten Ablaufsteuerung 32 und über das ODER-Gatter 18 mit dem Rücksetzeingang des Halbperiodenzählers 19 verbunden.FIG. 1 shows the circuit arrangement for determining the start time of an ultrasonic received signal by means of autocorrelation. The arrangement consists of an ultrasonic transmitter 2 with transmission amplifier 1 for emitting the ultrasonic signal 101, an ultrasonic receiver 3 for obtaining the reception signal 102, a phase reversal stage 4 and 5 filter with dom ultrasonic receiver 3 connected first voltage comparator 6 and a The triggering signal 104 leads from the first sparking comparator 6 to a first flip-flop 8, the output of which is connected to an AND-gate 9. The AND-gate 9 is furthermore via the binary received signal 103 is connected to the second voltage comparator 7, the period counter 11 and the RAM memory 12. The second flip-flop 10 is connected to the AND gate 9. The period duration signal 106 leads from the second flip-flop 10 to the gate 14 at the period duration counter 15 and to the first arithmetic unit 16. The second flip-flop 10 is further connected to the period counter 11. An output of the period Enumerator 11 leads to the first flip-flop 8, the second flip-flop 10 and the Laufzeitflipflop 13. The output of the Laufzeitflipflops 13 supplies the runtime signal 105 to the gate 23 at the run time counter 24. The time base generator 12 is connected to the gates 14 and 23. The data outputs of the period duration counter 15 are connected to the first arithmetic unit 16, from which a finished message signal 108 leads to the second sequence controller 17. The first arithmetic unit 16 is connected to the second sequencer 17 for transferring the number of masking bits 109. Furthermore, it is connected to the second scheduler 17 and the half cycle comparator 22 to provide the bit number per half period 110, to provide the lower limit 111 to the initial comparator 20, and to provide the upper limit 1.2 to the end comparator 21. From the second sequencer 17, a finish signal 113 to the first sequencer 32 and a clock line 121 and a bit line 122 to the M register in the sign correlator 28. The first sequencer 32 is for transmitting the read clock pulse 107 with the Rückwärtszähltakteingang the run time counter 24 and the count clock input of the Malbperiodenzählers 19 connected. The data outputs of the half-cycle counter 19 lead to initial comparator 20, end comparator 21, half-period comparator 22 and second arithmetic unit 29. The output of the half-period comparator 22 is connected to the first sequencer 32 and via the OR gate 18 to the reset input of the half-cycle counter 19.

Die Ausgänge von Anfangskomparator 20 und Endekomparator 21 führen an die zweite Recheneinheit 29. Die Datenausgänge des Laufzeitzählers 24 stellen in Verbindung mit dem Gültigkeitssignal 118 der ersten Ablaufsteuerung 32 das korrigierte Laufzeitsignal 119 für eine nachfolgende Anzeige oder weitere Verarbeitung zur Verfügung. Die niederwertigen Datenausgänge des Laufzeitzählers 24 sind als Adressenleitungen 120 mit dem RAM-Speicher 25 verbunden. Von der ersten Ablaufsteuerung 32 führt eine Lese-Schreib-Steuerleitung 114 an den RAM-Speicher 25. Der Datenausgang des RAM-Speichers 25 ist direkt mit dem Dateneingang des A-Schieberegisters im Vorzeichenkorrelator 28 und über das Tor 26 mit dem Dateneingang des B-Schieberegisters im Vorzeichenkorrelator 28 verbunden. Von der ersten Ablaufsteuerung 32 gelangt ein Schiebetakt 115 an den Takteingang des A-Schisberegisters im Vorzeichenkorrelator 28 und über das Tor 27 ebenso an den Takteingang des B-Schieberegisters im Vorzeichenkorrelator 28. Die Tore 26 und 27 sind weiterhin über eine Torsteuerleitung 116 mit der ersten Ablaufsteuerung 32 verbunden. Der Ausgang des Vorzeichenkorrelators 28 ist mit der zweiten Recheneinheit 29 verbunden, deren Ausgang an ^en Anstiegskomparator 31 und an das Bezugswertregister 30 führt. Der Ausgang des Bezugswertregisters 30 ist mit dem Anst egskomparator 31 verbunden, dessen Ausgang wiederum an die erste Ablaufsteuerung 32 führt. Von der ersten Ablaufsteuerung 32 wird ein Ladeimpuls 117 an das Bezugswertregister 30 geliefert.The outputs of the starting comparator 20 and the end comparator 21 lead to the second arithmetic unit 29. The data outputs of the runtime counter 24, in conjunction with the validity signal 118, provide the first sequencer 32 with the corrected runtime signal 119 for subsequent display or further processing. The low-order data outputs of the runtime counter 24 are connected to the RAM memory 25 as address lines 120. A read-write control line 114 leads from the first sequence control 32 to the RAM 25. The data output of the RAM 25 is connected directly to the data input of the A-shift register in the sign correlator 28 and via the gate 26 to the data input of the B-register. Shift register connected in the sign correlator 28. From the first sequence control 32, a shift clock 115 reaches the clock input of the A ski register in the sign correlator 28 and via the gate 27 as well to the clock input of the B shift register in the sign correlator 28. The gates 26 and 27 are further connected via a gate control line 116 to the first Sequence control 32 connected. The output of the sign correlator 28 is connected to the second arithmetic unit 29 whose output leads to the slew comparator 31 and to the reference value register 30. The output of the reference value register 30 is connected to the starting comparator 31 whose output in turn leads to the first sequence controller 32. From the first sequence controller 32, a load pulse 117 is supplied to the reference value register 30.

Die Figur 2 zeigt die Zeitverläufe des Sendeimpulses 100, des Empfangssignales 102, des Auslösesignales 104, des binären Empfangssignales 103, des Laufzeitsignales 105, des Periodendauersignales 106, der berechneten Polaritätsautokorrelationsfunktion 123 zum binären Empfangssignal 103 und zur Veranschaulichung den hypothetischen Zeitverlaufeines korrigierten Laufzeitsignales 119.FIG. 2 shows the time profiles of the transmit pulse 100, the receive signal 102, the trigger signal 104, the binary receive signal 103, the runtime signal 105, the period duration signal 106, the calculated polarity autocorrelation function 123 to the binary receive signal 103 and to illustrate the hypothetical time course of a corrected runtime signal 119.

Der von der ersten Ablaufsteuerung 32 ausgegebene Sendeimpuls 100 führt zum Beginn des Laufzeitsignales 105 und damit zur fortlaufenden Abspeicherung des binären Empfangssignales 103 im RAM-Speicher 25. Erreicht das Empfangssignal 102 eine Amplitude, die zum Ansprechen des ersten Spannungskomparators 6 ausreicht, wird mit dem nachfolgenden LOW/HIGH-Übergang des binären Empfangssignales 103 die Periodendauermessung mit dem Periodendauersignal 106 über eine im Periodenzähler 11 festliegende Anzahl von Perioden des binären Empfangssignales 103 ausgeführt. Mit Erreichen der festliegenden Anzahl von Perioden beendet der Periodenzähler 11 das Laufzeitsignal 105 und das Periodendauersignal 106. Aus dem Zählerstand des Periodendauerzählers 15 werden in der ersten Recheneinheit 16 folgende Hilfsgrößen ermittelt:The transmitted by the first sequence control 32 transmit pulse 100 leads to the beginning of the runtime signal 105 and thus for continuous storage of the binary receive signal 103 in the RAM 25. If the received signal 102 reaches an amplitude sufficient to respond the first voltage comparator 6, with the following LOW / HIGH transition of the binary receive signal 103, the period duration measurement with the period duration signal 106 over a fixed in the period counter 11 number of periods of the binary receive signal 103 executed. When the fixed number of periods has been reached, the period counter 11 terminates the runtime signal 105 and the period duration signal 106. The following auxiliary variables are determined in the first arithmetic unit 16 from the count of the period duration counter 15:

- die Bitanzahl pro Halbperiode 110 des binären Empfangssignales 103 bezüglich der Signalspeicherung im RAM-Speicher 25, die im Takt der Zeitbasisimpulse erfolgt- The number of bits per half-period 110 of the binary received signal 103 with respect to the signal storage in the RAM 25, which takes place in time with the time base pulses

- die Anzahl der maskierenden Bit 109 für die Einstellung der wirksamen Bitlänge des Vorzeichenkorrelators 28the number of masking bits 109 for setting the effective bit length of the sign correlator 28

- die untere Grenze 111 und die obere Grenze 112 für die Auswertung des Anstieges der Polarrtätsautokorrelationsfunktion in der zweiten Recheneinheit 29.the lower limit 111 and the upper limit 112 for the evaluation of the increase of the polarity autocorrelation function in the second arithmetic unit 29.

Vorder eigentlichen Laufzeitkorrektur müssen noch die wirksame Bitlängedes Vorzeichenkorrelators 28 über dessen M-Register mit der zweiten Anlaufsteuerung 17 eingestellt werden, die Schieberegister A und B im Vorzeichenkorrelator 28 unter Kontrolle der ersten Ablaufsteuerung 32, des Halbperiodenzählers 19 und des Halbperiodenkomparators 22 aus dem RAM-Speicher 25 anfangsbelegt werden sowie das Bezugswertregister 30 nach Berechnung des Betrages des Anstieges der Polaritätsautokorrelationsfunktion in der zweiten Recheneinheit 29 belegt werden.Before actual delay correction, the effective bit length of the sign correlator 28 must still be set via its M register with the second start control 17, the shift registers A and B in the sign correlator 28 under control of the first sequence control 32, the half cycle counter 19 and the half cycle comparator 22 from the RAM memory 25 are occupied and the reference value register 30 after calculating the amount of increase of the polarity autocorrelation function in the second arithmetic unit 29 are occupied.

Die Laufzeitkorrektur beinhaltet dann das fortlaufende Auslesen des RAM-Speichers 25, die Berechnung des Betrages des Anstieges derPolaritätsautokorrelationsfunktion in der zweiten Recheneinheit 29 über Halbperioden des binären Empfangssignales 103 und die Auswertung des Anstiegskomparators 31 hinsichtlich einer wesentlichen Unterschreitung des aktuellen Betrages des Anstieges der Polaritäts-autokorrelationsfunktion gegenüber dem im Bezugswertregister 30 abgespeicherten Anfangswert. Bei Erreichen dieses Zustandes entspricht der aktuelle Inhalt des Laufzeitzählers dem korrigierten Laufzeitsignal 119.The transit time correction then includes the continuous readout of the RAM memory 25, the calculation of the magnitude of the increase of the polarity autocorrelation function in the second arithmetic unit 29 over half periods of the binary receive signal 103 and the evaluation of the slew comparator 31 for substantially undershooting the current magnitude of the increase in the polarity autocorrelation function relative to the initial value stored in reference value register 30. Upon reaching this state, the current content of the runtime counter corresponds to the corrected runtime signal 119.

Die gefundene Anordnung nat neben dem Vorteil, daß keine besonderen Anforderungen an die Ultraschallwandler bestehen, die vorteilhaften Eigenschaften, daß trotz unterschiedlicher Ausbreitungsbedingungen für das Ultraschallsignal mit ihren vielfältigen Auswirkungen auf den Verlauf der Einhüllendon der Empfangssignalamplitude stets präzise Laufzeitwerte ermittelt werden und dem Empfangssignal überlagerte Störpeaks keinen Einfluß auf die Korrektur haben.The arrangement found nat besides the advantage that there are no special requirements for the ultrasonic transducer, the advantageous properties that despite varying propagation conditions for the ultrasonic signal with their multiple effects on the course of Einhüllendon the received signal amplitude always accurate transit time values are determined and the received signal superimposed interference peaks none Have influence on the correction.

Claims

Circuit arrangement for determining the start time of an ultrasound reception signal by means of autocorrelation with transmission amplifier, ultrasound transmitter and ultrasound receiver, characterized in that

- That a first sequence control (32) for emitting a transmission pulse (100) with the transmission amplifier (1), the Laufzeitflipflop (13), the period counter (15), the runtime counter (24) and an OR gate (18) with the Half-period counter (19) and for outputting a read clock pulse (107) with the Rückwärts-Zählclockingang the run-time counter (24) and the half-cycle counter (19) and a read-write control power (114) with the RAM memory (25) and for delivery a shift clock (115) directly and via a gate (27) connected to the sign correlator (28) and via a Torstauerleitung with the gate (26) and the gate (27) and for delivering a load pulse (117) with the reference value register (30) is and outputs a validity signal (118);

- That the ultrasonic receiver (3) via a phase reversal stage (4) and a filter (5) with a first voltage comparator (6), the output of which delivers the trigger signal (104) to the set input of a first flip-flop (8), and directly with a second voltage comparator (7) whose output supplies the binary receive signal (103) to the AND gate (9), the period counter (11) and the RAM memory (25);

- That the output of the first flip-flop (8) to the AND gate (9) is connected, whose output leads to the set input of the second flip-flop (10), whose output in turn the period duration signal (106) to the first arithmetic unit (16) and to the gate (14) before period duration counter (15), while the inverted output of the second flip - flop (10) to the reset input of the period counter (11) whose output to the reset inputs of the first flip - flop (8), second flip - flop (10) and Runtime flip-flop (13) leads, is connected;

- That the output of the Laufzeitflipflop (13) the runtime signal (105) to the gate (23) before the forward Zählclockingang the period duration counter (24) while the Zeitbasisgenerator (12) connected to the gate (14) and the gate (23) is;

- That the data outputs of the period duration counter (15) to the first arithmetic unit (16) and this a finished signal (108) to the second flow control (17), the number of masking bits (109) to the second flow control (17), the number of bits per half period (110) to the second sequence controller (17) and the half period comparator (22), the lower limit (111) to the initial comparator (20) and the upper limit (112) to the Endekomparetor (21) outputs;

- That the second flow control (17) via a Fertigmeldesignalleitung (113) to the first sequence control (32) and via a clock line (121) and a bit line (122) to the sign correlator (28) is connected;

in that the data outputs of the half-cycle counter (19) lead to initial comparator (20), end comparator (21), half-period comparator (22) and second arithmetic unit (29);

- That the output of the initial comparator (20) and the Endekomparators (21) with the second arithmetic unit (29), the output of Halbperiodenkomparators (22) with the first sequence control (32) and via the OR gate (18) with the reset input the half-period counter (19) is connected;

in that the data outputs of the runtime counter (24) provide the corrected runtime signal (119) and the low order part of the data outputs of the runtime counter (24) as address lines (120) to the RAM memory (25) whose data output directly and through the gate ( 26) is connected to the sign correlator (28);

in that the outputs of the sign correlator (28) lead to the second arithmetic unit (29) whose outputs are connected to the slew comparator (31) and the reference value register (30) while the outputs of the reference value register (30) lead to the slew comparator (31) whose output is connected to the first sequence controller (32).