DD261663A1 - Schaltung zur auswertung der signale eines inkrementalen wegmesswandlers - Google Patents

Schaltung zur auswertung der signale eines inkrementalen wegmesswandlers Download PDF

Info

Publication number
DD261663A1
DD261663A1 DD30351087A DD30351087A DD261663A1 DD 261663 A1 DD261663 A1 DD 261663A1 DD 30351087 A DD30351087 A DD 30351087A DD 30351087 A DD30351087 A DD 30351087A DD 261663 A1 DD261663 A1 DD 261663A1
Authority
DD
German Democratic Republic
Prior art keywords
flip
flop
exclusive
gate
circuit
Prior art date
Application number
DD30351087A
Other languages
English (en)
Inventor
Gerald Wagner
Christian Holzbrecher
Ralf Knospe
Original Assignee
Suhl Feinmesszeugfab Veb
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suhl Feinmesszeugfab Veb filed Critical Suhl Feinmesszeugfab Veb
Priority to DD30351087A priority Critical patent/DD261663A1/de
Publication of DD261663A1 publication Critical patent/DD261663A1/de

Links

Landscapes

  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

Geschaffen wird eine Schaltungsanordnung zur Auswertung der Signale eines inkrementalen Wegmesswandlers. Die Schaltung ermoeglicht ein sicheres Arbeiten bei hoher Genauigkeit. Sie arbeitet ohne die staendige Ausgabe eines Uebernahmesignals vom Rechner und uebernimmt trotzdem nur stabile Zaehlerstaende in allen Betriebsarten. Ein Interpolator, bestehend aus einem Vierfach D-Flipflop dessen Ausgaenge ueber drei Exklussiv-OR-Gatter verknuepft sind, werden getaktet, wodurch die interpolierten Messsignale in eine feste Beziehung zum Takt aus dem Rechner stehen. Durch den gleichen Takt wird auch eine Logik zur Uebernahme der Messwerte aus dem Zaehler im Register gesteuert. Fig. 1

Description

Wesen der Erfindung
Die Erfindung löst die Aufgabe, eine Schaltung zur Auswertung der Signale eines inkrementalen Wegmeßwandlers zu schaffen die ohne die ständige Ausgabe eines Übernahmesignals vom Rechner nur stabile Zählerstände übernimmt, auch wenn die Übernahme von einer Referenzmarke oder eines externen Indikators ausgelöst wird.
Gelöst wird die Aufgabe dadurch, daß die Signale eines inkrementalen Wegmeßwandlers in bekannter Weise in einer Eingangsschaltung in zwei 90° phasenverschobene Rechecksignale geformt werden, die dann an ein Vierfach-D-Flipflop gelangen, die Ausgänge des Vierfach-D-Flipflops über drei Exklusiv-OR-Gatter verknüpft sind, wobei die Signalverarbeitung durch einen Takt gesteuert ist, die Zählimpulse aus dem Exklusiv-OR-Gatter und die Richtungsimpulse aus dem Exklusiv-OR-Gatter an einen Zähler gelangen und die Meßwerte aus dem Zähler in Register gelangen, die neben anderen Registern, wie externe Speicher ansprechbar sind, wenn von einer Logik, die von demselben Takt wie der Interpolator gesteuert ist, ein Impuls an die Register gelangt, wobei die Logik mehrere unabhängige Eingänge besitzt.
Ausführungsbeispiel
Die Erfindung soll anhand einer Zeichnung näher erläutert werden
Die einzelnen Figuren zeigen:
Figur 1: Blockschaltbild der gesamten Auswerteschaltung Figur 2: Schaltbild für den Interpolator und die Übernahmelogik Figur 3: Taktdiagramm für die Schaltung nach Figur 2.
In Figur 1 ist ein inkrementaler Wegmeßwandler 1, beispielsweise eine digitale Meßuhr, mit einer Eingangsschaltung 2 verbunden.
Die zu Rechtecksignalen geformten Meßsignale Z1, Z2 gelangen von der Eingangsschaltung 2 an eine Interpolationsschaltung 5, 6,7,8, deren Interpolationsfaktor umschaltbar ist und von da an eine erste Logik 10 zur Steuerung der Übernahme der Meßwerte MW von einem Zähler 9 in Register 11.
Der vom Einchipmikrorechner 12 kommende Takt (SCLK) steuert die Interpolationsschaltung 5,6,7,8 und die erste Logik 10. Die erste Logik 10 hat mehrere unabhängige Eingänge für Referenz- und Übernahmesignale.
Der Einchipmikrorechner 12 ist mit allen Registern 11,14,15,16 verbunden und übernimmt über eine zweite Logik 13 den gesamten Datenaustausch und die Berechnung der Meßergebnisse sowie weiterer Daten.
In Figur 2 gelangen die beiden Meßsignale Z1, Z2 an die ersten beiden D-Flipflops des Vierfach-D-Flipflops 5. Der Ausgang A des ersten D-Flipflops ist mit zwei Exklussiv-OR-Gattern 6,7 verbunden.
Der Ausgang B des zweiten D-Flipflops ist mit dem ersten Exklussiv-OR-Gatter 6 gekoppelt und mit einem vierten D-Flipflop verbunden, dessen Ausgang C an das zweite Exklussiv-OR-Gatter 7 gelangt.
Nach dem Durchlauf der Meßsignale Z1, Z2 durch die ersten beiden D-Flipflops stehen die Meßsignale Z1, Z2 an den Ausgängen A, B in einer festen Beziehung zum Takt (SCLK).
Am Exklussiv-OR-Gatter 7 werden das erste Meßsignal vom ersten D-Flipflop und das zweite um eine Taktperiode verzögerte Meßsignal B verknüpft. Die Richtungsimpulse Rl am Ausgang des Exklussiv-OR-Gatters 7 sind in einer Zählrichtung beim Auftreten der Zählimpulse ZIO und in der entgegengesetzten Zählrichtung 1.
Die beiden, am ersten Exklussiv-OR-Gatter 6 verknüpften Meßsignale A, B liefern am Ausgang D des Exklussiv-OR-Gatters 6 eine Impulsfolge mit doppelter Frequenz.
Diese Impulsfolge D ist an ein drittes Exklussiv-OR-Gatter 8 geschaltet und liegt am Eingang eines dritten D-Flipflops an.
Am dritten Exklussiv-OR-Gatter 8 werden die Impulsfolge D und die um eine Taktperiode verzögerte negierte Impulsfolge E verknüpft, wodurch am Ausgang G des dritten Exklussiv-OR-Gatters 8 bei jeder auftretenden Signalflanke der Meßimpulse A, B ein Zählimpuls Zl entsteht.
Die Zähl-und Richtüngsimpulse gelangen ständig an den Zähler 9. In Figur 2 ist an die Logik 10 ein Referenzimpuls REF geführt.
Dieser kann von einer internen Referenzmarke des inkrementalen Wegmeßwandlers 1 oder einem externen Indikator 3
stammen. _
Das Referenzsignal REF wird zuerst mit dem ersten negierten Meßsignal AUND verknüpft zu einem Signal H.
An einem ersten D-Flipflop 17 wird das zweite Meßsignal B mit dem negierten Takt SCLK getaktet.
Das auf diese Weise um eine Taktperiode verzögerte Signal I wird mit dem Meßsignal B Exklussiv-OR verknüpft und danach mit dem Signal H UND verknüpft.
Am Ausgang des zweiten UND-Gliedes 21 entsteht damit immer an einer bestimmten Stelle des Referenzsignales REF ein Impuls Ü zur Übernahme der Meßwerte MW aus dem Zähler 9 in die Register 11, dessen Schaltflanke nicht gleichzeitig mit der Schaltflanke der Zählimpulse auftritt.
An die Logik 10 gelangen auch Übernahmeimpulse ÜB vom Rechner 12. Diese werden an ein D-Flipflop 18 mit dem Takt SCLK getaktet. Der negierte Ausgang L des D-Flipflops 18 ist mit einem D-Flipflop 19 verbunden, welches vom negierten Takt SCLK gesteuert wird.
Die Ausgänge M, N dieser beiden D-Flipflops 18,19 sind UND verknüpft, wodurch sofort nach dem Eintreffen des Übernahmeimpulses ÜB mit dem nächsten Takt ein Signal Ü zur Übernahme der Meßwerte vom Zähler 9 in die Register 11 vom UND-Gatter 23 abgegeben wird. Die Schaltflanke des Signals Ü zur Meßwertübernahme tritt ebenfalls nur auf, wenn keine Schaltflanke der Zählimpulse ZI eintrifft.
Die Auswerteschaltung eignet sich besonders gut für dynamische Messungen, denn die Schaltung ermöglicht eine schnelle Übernahme der Meßwerte. Durch die getaktete Arbeitsweise des Interpolators und der ersten Logik wird auch bei großen Verarbeitungsgeschwindigkeiten eine hohe Zuverlässigkeit erreicht, insbesondere bei schnellem Richtungswechsel treten keine Signalverluste auf.
Die große Verarbeitungsgeschwindigkeit wird dadurch erreicht, daß alle Register wie externe Speicher ansprechbar sind. Beim Überfahren von Referenzmarken sind große Verfahrgeschwindigkeiten des Meßsystems möglich.
Eine gute Reproduzierbarkeit beim Positionieren wird mit der Verwendung von externen Referenzmarken erreicht. Die gesamte Schaltung zeichnet sich durch einen geringen Bauelementeaufwand aus.

Claims (4)

1. Schaltungsanordnung zur Auswertung der Signale eines inkrementalen Wegmeßwandlers bestehend aus einem Rechner, Registern, Zählern und einem Interpolator, dadurch gekennzeichnet, daß die Signale eines inkrementalen Wegmeßwandlers (1) in bekannter Weise in einer Eingangsschaltung (2) in zwei 90° phasenverschobene Rechtecksignale (Z1, Z2) geformt werden, die dann an ein Vierfach-D-Flipflop (5) gelangen, die Ausgänge (A, B, C und E) des Vierfach-D-Flipflops (5) über drei Exklussiv-OR-Gatter (6,7,8) verknüpft sind, wobei die Signalverarbeitung durch einen Takt (SCLK) gesteuert ist, die Zählimpulse (Zl) aus dem Exklussiv-OR-Gatter (8) und die Richtungsimpulse (Rl) aus dem Exklussiv-OR-Gatter (7) an einen Zähler (9) gelangen und die Meßwerte (MW) aus dem Zähler (9) in Register (11) gelangen, die neben anderen Registern (14,15, 16), wie externe Speicher ansprechbar sind, wenn von einer Logik (10), die von demselben Takt (SCLK) wie der Interpolator (5...8) gesteuert ist, ein Impuls (STB) an die Register (11,14,15,16) gelangt, wobei die Logik (10) mehrere unabhängige Eingänge besitzt.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die um 90° phasenverschobenen Rechtecksignale (Zi, Z2) an die D-Eingänge zweier flankengetriggerter Flipflops gelangen, deren Ausgänge (A, B) über ein erstes Exklussiv-OR-Gatter (6) verknüpft sind, der Ausgang A des ersten Flipflops gleichzeitig mit einem zweiten Exklussiv-OR-Gatter (7) verbunden ist, an dessen zweiten Eingang der Ausgang (C) eines vierten Flipflops angeschlossen ist, an dessen D-Eingang der Ausgang (B) des zweiten Flipflops liegt, der Ausgang (D) des ersten Exklussiv-OR-Gatters (6) mit einem dritten Exklussiv-OR-Gatter (8) gekoppelt ist, an dessen zweiten Eingang der Ausgang (E) eines dritten Flipflops liegt, dessen D-Eingang ebenfalls mit dem Ausgang D des ersten Exklussiv-OR-Gatters (6) verbunden ist.
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß an die Logik (10) Referenzsignale (REF) gelangen, die mit einem ersten Meßsignal (A) UND-verknüpft, an ein zweites UND-Gatter (21) gelangen, an das auch die aus einem zweiten Meßsignal (B) durch eine Exklussiv-OR-Verknüpfung dieses Meßsignals (B) mit dem durch eine Taktung dieses Meßsignals (B) mit dem negativen Takt (SCLK) an einem D-Flipflop (17) gewonnene verzögerte Meßsignal erzeugten Impulse (K) gelangen, wodurch ein Impuls (Ü) zur Übernahme von Meßwerten aus dem Zähler (9) in die Register (11) entsteht.
4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß an die Logik (10) ein Übernahmesignal (ÜB) vom Rechner (12) gelangt, das an einem ersten D-Flipflop (18) mit dem Takt (SCLK) getaktet wird, der negierte Ausgang (U_des D-Flipflops (18) mit einem zweiten D-Flipflop (19) verbunden ist, das mit dem negierten Takt (SCLK) getaktet ist und die Ausgänge (M, N) der beiden D-Flipflops (18, 19) an einem UND-Gatter (23) angeschlossen sind, an dessen Ausgang ein Signal (Ü) zur Übernahme von Meßwerten (MW) aus dem Zähler (9) in die Register (11) entsteht.
Hierzu 3 Seiten Zeichnungen
Anwendungsgebiet der Erfindung
Die Schaltung wird vorzugsweise verwendet in inkrementalen Wegmeßgeräten in denen ein Einchipmikrorechner zur Anwendung kommt.
Charakteristik der bekannter technischen Lösungen
Bekannt ist eine „Schaltung zum Entnehmen von dynamischen Meßwerten aus einem inkrementalen Lagemeßsystem" DE-OS 3111068. Zwischen einem Zähler und einem Rechner ist ein Zwischenspeicher vorgesehen, und über eine Synchronisationsschaltung steuert der Rechner den Zwischenspeicher nach Priorität derart, daß dieser dem Zähler Zählerstände nur in Zeitintervallen entnimmt, die größer als die Zählerverarbeitungszeit oder höchstens gleich dieser sind. Nachteil dieser Lösung ist, daß zum ruhigen Lesen der Meßwerte ständig ein Übernahmesignal vom Rechner bereitgestellt werden muß und ein relativ großer Aufwand zur Synchronisation erforderlich ist.
Ziel der Erfindung
Ziel der Erfindung ist es, die Nachteile des Standes der Technik zu beseitigen und eine Schaltung zur Auswertung der Signale eines inkrementalen Wegmeßwandlers zu schaffen, die ein sicheres Arbeiten bei hoher Genauigkeit ermöglicht und nur einen geringen Bauelementeaufwand benötigt.
DD30351087A 1987-06-04 1987-06-04 Schaltung zur auswertung der signale eines inkrementalen wegmesswandlers DD261663A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD30351087A DD261663A1 (de) 1987-06-04 1987-06-04 Schaltung zur auswertung der signale eines inkrementalen wegmesswandlers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD30351087A DD261663A1 (de) 1987-06-04 1987-06-04 Schaltung zur auswertung der signale eines inkrementalen wegmesswandlers

Publications (1)

Publication Number Publication Date
DD261663A1 true DD261663A1 (de) 1988-11-02

Family

ID=5589590

Family Applications (1)

Application Number Title Priority Date Filing Date
DD30351087A DD261663A1 (de) 1987-06-04 1987-06-04 Schaltung zur auswertung der signale eines inkrementalen wegmesswandlers

Country Status (1)

Country Link
DD (1) DD261663A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9209568U1 (de) * 1992-07-16 1992-11-12 Lista Neuburg GmbH + Co., 8909 Neuburg Umlaufregal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9209568U1 (de) * 1992-07-16 1992-11-12 Lista Neuburg GmbH + Co., 8909 Neuburg Umlaufregal

Similar Documents

Publication Publication Date Title
DE68916884T2 (de) Geschwindigkeits- oder Positionsmessgerät.
EP0043407B1 (de) Schaltungsanordnung zur digitalen Phasendifferenz-Messung
DE3640413C2 (de) Meßanordnung
EP0225396A1 (de) Digitale Phasenmesschaltung
DE2737467C2 (de) Fernsteueranordnung
EP0062698B1 (de) Auswerteschaltung für einen digitalen Drehzahlgeber
DE19738528B4 (de) Vorrichtung und Verfahren zur Verschiebungsmessung
DD261663A1 (de) Schaltung zur auswertung der signale eines inkrementalen wegmesswandlers
EP1148647A2 (de) Schaltungsanordnung zum Empfang von wenigstens zwei digitalen Signalen
DE3536019A1 (de) Einrichtung zur weg- und geschwindigkeitsmessung bei schienenfahrzeugen
EP0245616A2 (de) Einrichtung zur seriellen Übertragung von digitalen Messwerten wenigstens eines Messwertwandlers
DE3213046C1 (de) Wegerfassungsanordnung fuer mehrachsige Messsysteme
DD227844A1 (de) Diskriminatorschaltung
DE19715829A1 (de) Bitfehlerstruktur-Erfassungsschaltung
EP3931580B1 (de) Verfahren und auswerteeinheit zur ermittlung eines zeitpunkts einer flanke in einem signal
DE3902880C2 (de)
DE3324820C2 (de)
DE2811753C2 (de) Digitaler Demodulator auf Halbleiterbasis
DE3244249A1 (de) Zaehlvorrichtung
DE3632719A1 (de) Schaltung zur regenerierung des taktsignals bei einem im biphase-code uebertragenen signal
AT370537B (de) Digitale einrichtung zur bestimmung des stationaeren wertes eines analogsignals
DD276578B5 (de) Schaltungsanordnung zum Umsetzen eines binaeren Datensignals in ein CMI-Signal
DD244245A1 (de) Schaltung zur vierfachauswertung zweier impulsfolgen
DD248009A1 (de) Schaltungsanordnung zur austastung von stoerimpulsen eines taktilen verschleisssensors
DD291632A5 (de) Verfahren und schaltungsanordnung zur glaettung dualcodierter digitalsignale

Legal Events

Date Code Title Description
VZ Disclaimer of patent (art. 11 and 12 extension act)