DD242308A1

DD242308A1 - Multichiphybridbaustein

Info

Publication number: DD242308A1
Application number: DD85282666A
Authority: DD
Inventors: Thomas Hoffmann; Olaf Raitza; Juergen Waldmann; Guenter Claus
Original assignee: Werk Fernsehelektronik Veb
Priority date: 1985-11-08
Filing date: 1985-11-08
Publication date: 1987-01-21

Abstract

Die Anwendung dieser Segmentanordnung ist fuer die Hybridfertigung von Modulen geeignet. Ziel der Erfindung ist es, optische und elektrische Schaltungsvarianten durch Zusammenfuegen standardisierter miniaturisierter Elemente in einem Baustein kostenguenstig zu realisieren. Die Aufgabe der Erfindung besteht darin, eine dreidimensionale Integration von Halbleiterblockschaltungen, Duenn- und Dickschichtsubstraten optoelektronischer Chips oder besonders sensibilisierter Chips, beispielsweise temperatur- oder drucksensibilisierten Chips, in vorgefertigten kostenguenstigen Verdrahtungstraegern durchzufuehren. Erfindungsgemaess bestehen die Segmente aus Leitbahnmuster in mehreren Ebenen mit transparenter dielektrischen Isolationsschichten, in denen Aussparungen eingebracht wurden, in welche die Chipbauelemente und Duenn- oder Dickschichtsubstrate montiert sind und die Segmente elektrisch durch eine dielektrische Distanzplatine getrennt werden koennen. Weitere raeumliche und geometrisch gleiche Aussparungen sind in einem Segment so angeordnet, dass eine vertikale und horizontale optische Informationsuebertragung ermoeglicht wird.

Description

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Anordnung aus optisch und elektrisch verschalteten Nacktchipbauelementen in stapelbaren Segmenten. Die Anwendung dieser Segmentanordnung ist für die Hybridfertigung von Modulen geeignet.

Charakteristik der bekannten technischen Lösungen

Um die Leistungsfähigkeit elektronischer Schaltungsanordnungen weiter zu erhöhen, wird versucht, neben der monolithischen Integration mittels moderner Montageverfahren die hybride Integration zur Erhöhung der Packungsdichte von Halbleiterchips zu vervollkommnen. Dazu werden mehrere Halbleiterkörper gemeinsam direkt auf einem plattenförmigen, meist starren Körper aus Keramik, Glas, glasemalliertem Metall, Epoxidharzglasgewebe und anderen Trägermaterialien aus wärmestabilen Kunststoffen wie Polyimid, Polysulfon oder Polyäthersulfon, oder isoliert eingelassen in Silizium-Scheiben (DD-WP 206278) oder Metallsubstrate (DE-OS 2411259) montiert.

Die Strukturierung der elektrisch leitenden Verbindungen sowie die Herstellung der für die Draht- oder Simultankontaktierung der Chips erforderlichen Oberflächenschichten erfolgt in Abhängigkeit von den eingesetzten Trägerwerkstoffen nach den aus der Dünn- und Dickschichttechnik sowie Chemigrafie und Galvanotechnik bekanntenVerfahren.

Auch für die Sekundärpassivierung und den Verschluß von Multichipanordnungen sind eine Reihe von Umhüllungs- und Verkapselungsarten bekannt.

Kostengünstig wird eine quasihermetische Verkappung dadurch erreicht, indem die Halbleiterkörper einzeln oder gemeinsam in Harz eingebettet werden. Nachteilig wirken sich bei größeren und leistungsintensiveren Anordnungen die auf die Bondkontakte wirkenden thermomechanischen Spannungen aus. In DD-WP 192213 und DD-WP 214494 sind Methoden zur Minimierung dieser Spannungen beschrieben. Vermieden werden solche Effekte durch Verkapselung des bestückten Chipträgers in dem Hohlraum eines Schalengehäuses. Bekannt sind viele Variationen von Keramik-, Metall- oder Plastgehäuse, die aus zwei Teilen bestehen mittels Kleben, Sintern oder Löten miteinander dicht verbunden werden. Die Anschlüsse sind in Form von Steckkontakten oder Anschlußfahnen in Gehäuseteilen eingebettet und isoliert herausgeführt. Nachteilig ist, daß diese Gehäuse in einem aufwendigen Prozeß vorgefertigt werden müssen.

Nach DD-WP 200295 erfolgt die Vefkappung einer Mehrzahl von optoelektronischen Funktionselementen, indem auf dem Verdrahtungsträger ein Folienverbund aufgeklebt wird. Dabei ist eine Plastefolie als Quasilichtschacht zur Aufnahme der Chips und ihrer Bondverbindungen ausgebildet. Die obere Abdeckung wird durch eine zweite optisch aktive Isolierfolie realisiert. Sehr gute Hermetisierung und ausgezeichnete Wärmeabführung von Halbleiteranordnungen lassen sich durch Mehrlagenkeramikgehäuse erzielen (GB-PS 2077036). Ihr Aufbau ist gekennzeichnet durch einen Verdrahtungsträger, der die Funktionselemente und Außenanschlüsse trägt, einen mehrschichtigen Bahnenaufbau mit Durchverbindungen als Randmetallisierungen und einen Gehäusedeckel. Material- und Herstellungskosten liegen bei dieser Bauform jedoch überdurchschnittlich hoch. Allen genannten Bauformen ist gemeinsam, daß sie nur für flächenhafte Anordnungen von Halbleiterkörpern auf einem Verdrahtungsträger ausgelegt sind. Eine Stapelung und damit schaltungsgemäße Verkopplung in der dritten Dimension ist extern nur über zusätzliche Hilfsverdrahtungsträger möglich. In DE-PS 2514123 ist die Anordnung eines Stapels von hochintegrierten logischen Schaltungen und mit Speicherschaltungen versehenen Halbleiterscheiben beschrieben. Sie tragen auf ihrem Umfang eine Mehrzahl von Stiftkontakten, die zwischen den Scheiben den Abstand und den elektrischen Kontakt realisieren.

Entsprechend DE-PS 2459532 werden mehrere Schaltkreisträger in eine Halterung eingeschoben und über einen speziellen Kontaktmechanismus miteinander sicher kontaktiert.

Durch die Abstandshalterung in beiden Fällen wird eine Kühlmittelzirkulation ermöglicht. Für die Fixierung und den mechanischen Schutz ist jedoch ein zusätzlicher Gehäuseaufbau erforderlich. Die Stapelung von sog. Chip-carriers ist in GBPS 2127217 beschrieben. Ein Carrier dient der Aufnahme und der Verkapselung einzelner hochintegrierter Schaltkreise, die in einem geschlossenen Mehrlagengehäuse aus Keramik oder glasfaserverstärktem Isolationsmaterial montiert sind. Sie werden über Randmetallisierungen in einem Einschubrahmen kontaktiert und zu Multichipanordnungen verbunden. Weiterhin wird in DE-OS 2806685 eine Stapelbauweise für Halbleiterbausteine beschrieben, bei der Chips auf Leiterrahmen montiert sind. Zum Schutz muß die Stapelanordnung mit einem umhüllenden Harzverguß versehen werden. Bei allen beschriebenen zwei- und dreidimensionalen Schaltungsanordnungen besteht zwischen den in verschiedenen Ebenen befindlichen Funktionselementen lediglich eine elektrische Verschaltung. Für eine parallele selektive optische Verkopplung sind materialseitig und konstruktiv die Voraussetzungen nicht gegeben.

Ziel der Erfindung

Ziel der Erfindung ist es, optische und elektrische Schaltungsvarianten durch Zusammenfügen standardisierter miniaturisierter Elemente in einem Baustein kostengünstig zu realisieren.

Darlegung des Wesens der Erfindung

Die Aufgabe der Erfindung besteht darin, eine dreidimensionale Integration von Halbleiterblockschaltungen, Dünn- und Dickschichtsubstraten, optoelektonischen Chips oder besonders sensibilisierten Chips, beispielsweise temperatur- oder drucksensibilisierten Chips, in vorgefertigten konstengünstigen Verdrahtungsträgern durchzuführen. Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Segmente aus Leitbahnmuster in mehreren Ebenen mit transparenten dielektrischen Isolationsschichten bestehen, in denen Aussparungen eingebracht wurden, in welche die Chipbauelemente und Dünn- Dickschichtsubstrate montiert sind und die Segmente elektrisch durch eine transparente dielektrische Distanzplatine getrennt werden.

Weitere räumlich und geometrisch gleiche Aussparungen sind in einem Segment so angeordnet, daß eine verikale optische Informationsübertragung von Segment zu Segment möglich ist. Ebenfalls ist es möglich, über diese Aussparungen, bei entsprechender Metallisierung eine elektrische Durchverbindung von Segment zu Segment nach dem Zusammenfügen zu ermöglichen.

Die mehrlagigen Leitbahnmuster und dazugehörigen Isolationsschichten eines Segments sind so gestaltet, daß sowohl eine elektrische Verschaltung als auch eine optische Informationsübertragung der eingebrachten Chipelemente erreicht wird. Eine elektrische Verschaltung kann dabei gleichzeitig in mehreren Ebenen von Leitungsmustern erfolgen. Zur optischen Kopplung werden Signale in eine oder mehrere transparente Isolationsschicht eines Segments eingekoppelt und weitergeleitet, wobei die benachbarten Leitungsbereiche einen optischen Kanal oder eine blendenartige optische Abschattung bilden. Ebenfalls ist es möglich, durch geometrische Aussparungen innerhalb eines Leitungszuges eine optische Kopplung zu gewährleisten.

Zur optischen Ein- oder Auskopplung von Signalen wird oder werden Isolationsschichten aus den jeweiligen Ebenen herausgeführt. Eine Abführung von Verlustleistungen erfolgt über Leitungszüge, die aus dem Multichiphybridbaustein herausgeführt sind. Nach dem Zusammenbau der Segmente erfolgt eine Gasamtpassivierung des Multichiphybridbausteins. Die optische wie auch die elektrische Verbindung ist sowohl in beliebiger axialer Richtung innerhalb des vorgefertigten Segments, als auch innerhalb des Stapelaufbaus von Segment an Segment sowie von und zur Oberfläche der gestapelten Segmente realisierbar.

Ausführungsbeispiele

Die Erfindung soll anhand von AusfüRrungsbeispielen näher erläutert werden, und zeigt in den Abbildungen

Fig. 1: Prinzipdarstellung eines Multichiphybridbausteins

Fig.2: Seitenansicht eines Segmentes einer Multichipstapelanordnung

Fig.3: Draufsicht auf ein Segment einer Multichipstapelanordnung

Fig.4: Distanzrahmen mit Durchkontaktierungen

Fig. 5: optische Koppelanordnung innerhalb eines Segmentes

Fig.6: Segment mit Simultankontantierung

Fig. 7: Segment für Leistungsbauelement

In der Fig. 1 wird der prinzipielle Aufbau eines gestapelten Multichiphybridbausteins aus einzelnen vorgefertigten Segmenten dargestellt. Ein Segment besteht aus einer Mehrlagen-Leiterplatte 1 und einer z. B. mit unterschiedlich oder gleichmäßig geformten Aussparungen 2 versehenen durchverbundenen Zweiebenenleiterplatte, die im folgenden als Distanzplatine 3 bezeichnet wird. Beide Leiterplatten, die aus mindestens zwei strukturierten Metallfolien und an ausgewählten Punkten über Durchverbindungen 4 elektrisch leitend miteinander verbunden sind, bestehen aus einem wärmebeständigen Basismaterial bis 150⁰C, wie vorzugsweise Epoxidharzglasfeingewebe Polymid, Polychinoxalin und Polysulfon. Die Distanzplatine 3 besitzt eine Dicke von 0,4.„1,5mm, vorzugsweise 0,5...0,8mm, um in den Aussparungen die auf der Mehrlagenleiterplatte 1 montierten Halbleiterchips 5 und ihre Draht- bzw. Simultanbondverbindungen aufzunehmen. Die Dicke der Leiterplatte 1 wird durch die Anzahl der Leitebenen bestimmt. Sie liegt vorzugsweise zwischen 0,15...0,5 mm. Beide Leiterplatten tragen nach bekannter Art auf beiden Oberflächen in einem bestimmten Raster, vorzugsweise 1,25mm angeordnete Kontaktstellen 6, über die sie sowohl untereinander als auch mit anderen darüber oder darunter liegenden Segmenten mit Zwischenschichten 7 und letztlich mit dem gedruckten Verdrahtungsträger, der den Multichiphybridbaustein mit anderen diskreten Bauelementen zur Schaltung verknüpft, elektrisch leitend verbunden sind.

Die elektrisch leitenden Verbindungen innerhalb eines Segmentes zwischen den Leiterplatten 1 und 3 werden vorzugsweise durch auf die Kontaktstellen 6 aufgebrachten Leitkleber oder Lotpaste hergestellt. Nach entsprechender Vorwärmung ist auch eine Kontaktierung mittels Reflowlöt-Verfahren, wie Heißgas- oder Bügellöten möglich. Analog wird in Einzelschritten oder in einem Simultanprozeß die Verbindung zwischen den vorgefertigten Segmenten erzeugt.

Für den Verbindungsprozeß werden die Segmentteile über mehrere Justierlöcher 8 und Aufnahmestifte fixiert. Über die selben Justierlöcher wird dann bei der Stapelmontage auch die Zuordnung der einzelnen Segmente zueinander gesichert. Nach der separaten Fertigstellung und statischen und dynamischen Prüfung der einzelnen Segmente werden diese mit Hilfe der Justierlöcher zu einem Stapel zusammengestellt. Dabei ist es von funktioneilen Umständen und von Wärmeverhältnissen in der Stapelanordnung abhängig, ob die Segmente so angeordnet sind, daß die Mehrlagenleiterplatte 1 zweier Segmente als Träger der Halbleiterchips direkt übereinander angeordnet und verbunden, oder jeweils durch die Distanzplatine räumlich voneinander getrennt sind. In Fig. 1 wurde innerhalb des Stapels eine Zwischenschicht 7 zwischen die Segmente 9,10

eingebracht. Sie wird durch eine Zwischen leiterplatte aus einem klartransparenten Basis-Material, vorzugsweise aus Polyäthylenteerephthalat (PETE) gebildet. Diese Zwischenschicht stellt über Kontaktstellen und Durchverbindungen die elektrische Verbindung zwischen den Segmenten 9 und 10 her, erzeugt jedoch gleichzeitig im Bereich der in der Distanzplatine enthaltenen Aussparungen einen hohen Isolationswiderstand. Er ist erforderlich, wenn durch die Stapelung der Segmente 9 und 10 eine Optokoppler-Anordnung mit Hochspannungsfestigkeit erzeugt werden soll. Hierfür sind im Segment 9 mehrere optoelektronische Sendebauelemente 11, vorzugsweise Infrarotsendechips, untergebracht und im darüberliegenden Segment 10 befinden sich in gleicher Anordnung entsprechende Empfängerchips 12. Durch die Zwischenschicht 7 werden in dieser Anordnung Sender- und Empfängerbauelemente elektrisch sehr gut voneinander isoliert. Gleichzeitig wird durch das Leitbahnmuster 13 der Zwischenschicht 7 eine optische Maske in Form eines optischen Kanals erzeugt, so daß über das Basismaterial der Zwischenschicht 7 eine exakte optische Mehrfachverkopplung der Segmente 9 und 10 gegeben ist. In dem Ausführungsbeispiel Fig. 1 wird der Abschluß für die Stapelanordnung durch eine selbstklebend ausgeführte Abdeckfolie 14, vorzugsweise aus PETP, gebildet. Die Abdeckfolie trägt eine Siebdruckmaske 15, die die im oberen Segment befindlichen Halbleiterbauelemente 16 vor Lichteinfall schützt. Bekannterweise können in der Abdeckfolie lichtstreuende Bereiche enthalten sein, so daß über die in der Siebdruckmaske enthaltenen Anzeigefelder mittels Lichtemitterdiodenchips 17 Betriebszustandsanzeigen des Multichiphybridbausteins realisiert werden. Über weitere optische Fenster in der Maske ist beispielsweise auqh der Empfang von Licht, ultravioletter oder anderer elektromagnetischer Strahlung durch entsprechend sensibilisierte Halbleiterchips 18 im oberen Segment möglich,

Im unteren Segment ist eine elektrische Kontaktierung über freiliegende äußere Kontaktstellen 19 vorgesehen. Erst durch die stoffschlüssige Montage der Multichiphybridbausteine auf dem Ansteuernetzwerk entsteht ein allseitig verkapptes kompaktes Schaltungselement, in dem sämtliche Halbleiterchips aufgrund der Minimierung der thermischen Spannungen vorzugsweise unvergossen innerhalb der Multichiphybridbausteine vorliegen. Die quasithermetische Verkappung der Chips wird durch den Stapelaufbau erzeugt. Für besonders harte Anforderungen wird der gesamte Baustein mit einer dünnen elastischen Silikonharz- oder Epoxidharzschicht 20 ummantelt.

Anhand der folgenden Figuren werden spezielle Details der Gestaltung der einzelnen Segmente vorgestellt. In Fig. 2 und 3 ist der Aufbau eines Segmentes mit herausgeführter flexibler gedruckter Verdrahtung über deren Leiterbahnen sowohl die Außenkontaktierungen 21 als auch eine Wärmeableitung 22 zu einem Kühlkörper realisiert wird. Die Gestaltung der Außengeometrie der Stapelanordnung wird nicht wesentlich durch die Fertigungstechnologie vorbestimmt und ist relativ frei wählbar. Die Größe liegt vorzugsweise im Bereich von 60 χ 60mm²rAuch die Gestaltung der Aussparungen 2,23 und 24 in der Distanzplatine 3, die jeweils mindestens ein Halbleiterchip oder andere passive Schaltungselemente in Chipformat aufnehmen, ist der optimalen Schaltungsgestaltung des Bausteins weitgehend anpaßbar, so daß ein guter mechanischer Schutz der Chips und eine hohe mechanische Stabilität im Segment erzielt wird. Für die Dichtheit ist es erforderlich, daß die Stege zwischen Aussparungen und Rand der Distanzplatine 3 eine Mindestbreite von vorzugsweise 4mm nicht unterschreiten. Die durchverbundenen Kontaktinseln befinden sich im Interesse kurzer Leitungsführungen sowohl am Rand 25 als auch im zentralen Bereich 26 der Distanzplatine 3. Eine besondere Ausführung der Durchverbindung 27 zeigen Fig.2 und Fig.4. Sie befindet sich auf dem äußeren Rand der Distanzplatine. Die dadurch, entstehende Randmetallisierung ermöglicht die Messung einzelner Funktionselemente auch nach dem Zusammenbau der Stapelanordnung und evtl. Reparaturlötungen. Wenn innerhalb eines Segmentes einzelne integrierte Halbleiterbauelemente und lichtaussendende Bauelemente wie Lichtemitterdioden verschaltet sind, dann müssen diese optisch voneinander getrennt werden, so daß keine ungewollte Lichtausbreitung in der Isolationsschicht 28 der Distanzplatine 3 möglich ist. Dazu wird der Umfang der Aussparung 29 mit einer Randmetallisierung 30 versehen.

Durch galvanische Abscheidung von Nickel- und/oder Silberschichten wird der Reflexionsgrad so weit verbessert, daß eine optimale Lichtleitung innerhalb eines optischen Kanales durch Randmetallisierung 30 und durch Metallschichten der innerhalb des Stapels die Distanzplatine 3 umfassenden Mehrlagenleiterplatten erreicht wird.

Fig. 5 zeigt die Verkopplung eines Senderchips 31 und eines Empfängerchips 32 innerhalb einer metallisierten Aussparung. Die Durchverbindungen 33 innerhalb der Aussparung führen nicht durch die gesamte Mehrlagenleiterplatte 1, sondern nur bis auf innere Leitebenen.

Fig. 6 stellt den Einbau von auf vorgefertigten Leiterrahmen 34 simultankontaktierten Chips 35 dar. Nach dem chemigrafischen Prozeß werden die Kontaktfinger des Leiterrahmens 36 mit einem vorzugsweise 0,05 bis 0,2 mm dicken Rahmen am Epoxidharzglasgewebe 37 verbunden und stabilisiert. Nachdem dieser Verband wiederum mit der Distanzplatine 3 verknüpft ist, wird die umlaufende galvanische Verbindung der Kontaktfinger an der Außenkontur der Distanzplatine 38 abgetrennt. Im gezeigten Ausführungsbeispiel erfolgt eine gemeinsame Lichteinkopplung in einzelnen Lagen 39 der Mehrlagenleiterplatte 1, wonach sich spezielle Sternkopplungen zwischen einer Mehrzahl von Empfängern und Sendern realisieren lassen. Dazu werden die einzelnen Isolationslagen mit unterschiedlich großen Aussparungen versehen und danach miteinander verbunden. Die so entstehenden Koppelflächen werden durch entsprechende mechanische und/oder ätztechnische Verfahren für eine optimale Lichteinkopplung vorbereitet. Das Licht wird im Basismaterial innerhalb optischer Kanäle, die durch Leitbahnmuster und speziell gestaltete Durchverbindungen realisiert werden, geleitet.

Fig.7 zeigt die Segmentgestaltung für eine Chipanordnung mit hohem Leistungsumsatz. Dabei wurden die Halbleiterchips an definierten Punkten bezüglich der Justierlöcher direkt auf eine verstärkte Metallunterlage 40, vorzugsweise auf eine Kupferplatte montiert. Dann wurden nacheinander mehrere Lagen durch verbundener dünner Verdrahtungsträger 41,42, die an den Chippositionen Durchbrüche besitzen, übereinander gebracht und zueinander positioniert mit der Metallunterlage verbunden. Da die Dicke der Mehrlagenleiterplatte 1 und die Chipstärke im gleichen Bereich, vorzugsweise kleiner 0,5 mm liegen, wird eine sehr günstige Lichteinkopplung in verschiedene, optisch getrennte Isolationslagen der Mehrlagenleiterplatte erreicht. Indem die Starr-flexible ausgebildete Mehrlagenleiterplatte als optische Anschlußleitung 43 über die Segmentkontur hinausgeführt wird, ist eine optische Signalaus- bzw. -einkopplung in den Multichipbaustein möglich.

Durch die unterschiedlich große Ausbildung der Durchbrüche in den Leiterplattenlagen ist es möglich, die Bondverbindung zu unterschiedlichen Ebenen hin zu realisieren. Das ist insbesondere bei Chips von hohen Anschlußzahlen von Vorteil. Innerhalb des Multichiphybridbausteins wird ein solches Segment mit Leistungshalbleitern an der Oberseite des Stapels plaziert, da hier die Wärmeabgabe an die Umgebung am günstigsten gestaltet werden kann. Im Bedarfsfall wird auf die Metallplatte 40 ein zusätzlicher Kühlkörper aufgebracht.

Claims

Erfindungsanspruch:

1. Multichiphybridbaustein bestehend aus Segmenten, welche nach bekannten Möglichkeiten gestapelt und elektrisch verschaltet sind, wobei ein Segment aus einer Mehrlagenleiterplatte und einer Distanzplatine besteht, gekennzeichnet dadurch, daß zur optischen Informationsübertragung von Segment 9 zu Segment 10 und innerhalb der Zwischenschichten 7 optische Kanäle angeordnet sind.
2. Multichiphybridbaustein nach Punkt !,gekennzeichnet dadurch, daß zur optischen Informationsübertragung von Segment 9 zu Segment 10 innerhalb der Leitbahnmuster 13 der Zwischenschicht 7 räumlich und geometrisch gleiche Aussparungen angeordnet sind.
3. Multichiphybridbaustein nach Punkt 1 ,gekennzeichnet dadurch, daß zur optischen Informationsübertragung innerhalb eines Segments optische Kanäle 41 und 42 mit geometrisch gleichen oder ungleichen Aussparungen in einer oder mehreren Leitbahnmustern 13 und Zwischenschichten 7 angeordnet sind.
4. Multichiphybridbaustein nach Punkt 1, gekennzeichnet dadurch, daß transparente dielektrische Isolationsschichten 43 teilweise aus dem Baustein herausgeführt sind.

Hierzu 4 Seiten Zeichnungen