DD241494A1 - Interface fuer einen ein mikrorechnersystem ueber dessen bus pruefenden prozessor - Google Patents

Abstract

Die Erfindung betrifft ein Interface fuer einen ein Mikrorechnersystem ueber dessen BUS pruefenden Prozessor, insbesondere fuer ein rechnergestuetztes Pruefgeraet. Ziel ist die Verbesserung der Pruefmoeglichkeit und die Aufwandsverringerung. Aufgabengemaess ist ein Interface zu schaffen, ueber das rechnergestuetzt der BUS eines mit hohem Funktionsumfang zu pruefenden Mikrorechnersystems universell mit programmierbarem Vergleich kontrolliert und gesteuert werden kann. Mit der Erfindung wird der Prozessor ueber zwei mit einer Vergleicherstufe in Verbindung stehende und von der Steuerstufe gesteuerte bidirektionale Ein-Ausgabe-Funktionsstufen an den zu pruefenden BUS geschaltet. Figur

Description

mit einem Minimum an Hardwareaufwand, den die genannten Stufen verkörpern, eine hohe Anzahl von Prüffunktionen für das Mikrorechnersystem zu realisieren. Auf diese Art und Weise ergibt sich ein relativ einfach aufgebautes Prüfsystem zur universellen Rechnerprüfung. Die Einstellung der Vergleicherstufe ist dabei ohne BUS-Beeinflussung durchführbar. Die Steuerstufe stellt entsprechend der durch den Prozessor vorbestimmten Funktion Signale bereit, welche die Übertragungsrichtung und die Aktivierung der Ein- Ausgabestufen bestimmen und die Betriebsart der Vergleicherstufe einstellen. Durch ebenfalls vom Prozessor bestimmte programmierte Kombinationsmöglichkeiten dieser Steuerfunktionen können mit den genannten Mitteln insbesondere folgende Prüffunktionen realisiert werden:

— Übernahme der BUS-Steuerung durch das Prüfmittel, um direkt von diesem zu Einheiten, die am BUS arbeiten, zugreifen zu können. Die Steuerstufe erzeugt Signale, welche die bidirektionalen Ein- Ausgabestufen aktivieren und deren Übertragungsrichtung so schalten, daß die vom Prozessor an die erste Ein-Ausgabestufe ausgegebene Information über die bidirektionale Treiberstufe an den BUS gelegt werden.

— Übernahme der vom zu testenden Rechner erzeugten BUS-Belegung durch das Prüfmittel. Die Steuerstufe erzeugt Signale, so daß beide bidirektionalen Ein- Ausgabestufen aktiviert werden und die Übertragungsrichtung so geschaltet wird, daß die BUS-Belegung in den Prozessor übernommen wird.

— Bildung eines Triggersignales beim Erreichen einer programmierten BUS-Belegung. Dazu wird zunächst die Vergleicherstufe eingestellt.

Durch die Steuerstufe werden die Ein- Ausgabestufe des Prozessors und der Vergleicher aktiviert, so daß der Prozessor an den Vergleicher Informationen ausgeben kann. Der Vergleicher belastet den BUS dabei nicht. Danach aktiviert die Steuerstufe die bidirektionale Treiberstufe und die Vergleicherstufe und legt die Übertragungsrichtung der Treiberstufe so fest, daß die BUS-lnformation an den Vergleicher gelangt. Wenn eine Übereinstimmung mit der vorprogrammierten Vergleichsinformation festgestel It wird, gibt die Vergleicherstufe ein Triggersignal zur Weiterverarbeitung an die Steuerstufe ab, die den Vergleicher passiviert sowie Signale zur BUS-Beeinflussung und zur Prozessormeldung ausgibt.

-3-Ausführungsbeispiel

Die Erfindung soll nachstehend anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert werden. Von einem Mikrorechnersystem mit Zentralverarbeitungseinheit, Speicher usw. ist aus Übersichtsgründen lediglich eis BUS 1 dargestellt, an den ein Prozessor 2 über ein Interface 3 angeschlossen wird. Der Prozessor 2 steht in an sich bekannter Wei se über ein zweites Interface 4 mit einer Anzeige- und Bedieneinheit 5 sowie über ein drittes Interface 6 mit einem extern anschließbaren Rechner 7 in Verbindung. Der Prozessor 2, Interfaces 3,4,6 und die Anzeige- und Bedieneinheit verkörpern ein rechnergei.tütztes Prüfgerät für das zu testende Mikrorechnersystem. Das Interface 3 besteht aus einer bidirektionalen Ein- Ausgabestufe 8, die unmittelbar am Prozessor 2 angeschlossen ist, aus einer am BUS 1 angeschlossenen und als bidirektionale Treiberstufe realisierte Ein- und Ausgabestufe 9, aus einer über die Ein-Ausgabestufe 8 mit dem Prozessor 2 in Verbindung stehenden Steuerstufe 10 sowie aus einer an die beiden Ein-Ausgabestufen 8,9 angeschlossenen Vergleicherstufe 11. Die Steuerstufe 10 ist mit dem BUS 1 verbunden und übtAktivierungs-und Richtungssteuerfunktionen auf die Ein-Ausgabestufen 8,9 sowie eine Aktivierungsfunktion auf die Vergleicherstufe 11 aus.

Mit dem erfindungsgemäßen Interface sind folgende Prüffunktionen des Prozessors 2 über den BUS 1 des Mikrorechnersystems programmmgesteuert realisierbar:

— Übernahme der BUS-Steuerung durch das Prüfmittel, um direkt von diesem zu nicht dargestellten Einheiten, die am BUS 1 arbeiten, z. B. Speicher, zugreifen zu können. Das wird erforderlich, wenn der zu testende Mikrorechner nicht fehlerfrei arbeitet. Zur Prüfung muß der Prozessor 2 eine programmgesteuerte Belegung des BUS 1 erzeugen. Die Steuerstufe 10 erzeugt Steuersignale, welche die Ein- Ausgabestufen 8,9 aktivieren und deren Übertragungsrichtung so schalten, daß die vom Prozessor 2 an die Ein-Ausgabestufe 9 an den BUS 1 gelegt werden. Die Vergleicherstufe 11 wird von der Steuerstufe 10 nicht aktiviert.

— Übernahme der vom zu testenden Mikrorechner erzeugten BUS-Belegung durch das Prüf mittel. Damit kann folgendes erreicht werden:

• Anzeige der BUS-Belegung zur manuellen Auswertung

• Automatische Auswertung der BUS-Belegung im Prüfmittel durch den Prozessor 2

• Ausgabe der BUS-Belegung durch das Prüfmittel über die Anzeige- und Bedieneinheit 5 oder zur Auswertung im externen Rechner 7

Die Steuerstufe 10 aktiviert die Ein-Ausgabestufen 8,9 und forciert deren Richtung so, daß die am BUS 1 anliegende Belegung über die Ein-Ausgabestufen 9 und 8 in den Prozessor 2 übernommen werden können. Die Steuerstufe 10 analysiert den BUS 1 und erzeugt ein Signal für den Prozessor 2, wenn am BUS 1 eine gültige Belegung anliegt.

Außerdem wird von der Steuerstufe 10 ein Signal erzeugt, das dafür sorgt, daß sich die BUS-Belegung so lange nicht ändern kann, bis sie vom Prozessor 2 übernommen wurde. Der Prozessor 2 meldet über ein Signal den Abschluß der BUS-Übemahme an die Steuerstufe 10, die den BUS 1 wieder für den nächsten BUS-Zyklus freigibt.

— Bildung eines Triggersignales beim Erreichen einer vorher vorgegebenen BUS-Belegung

In einem ersten Schritt wird die Vergleicherstufe 11 eingestellt, d. h. mit einer vorprogrammierten Information, mit der die BUS-Belegung zu vergleichen ist, beaufschlagt. Dann werden die Ein- Ausgabestufe 8 und die Vergleicherstufe 11 von der Steuerstufe 10 aktiviert und die Übertragungsrichtung der Ein-Ausgabestufe 8 so gewählt, daß der Prozessor 2 eine programmierte Information an die Vergleicherstufe 11 abgeben kann. Die Ein- Ausgabestufe 9 bleibt inaktiv. In einem zweiten Schritt aktiviert die Steuerstufe 10 die Vergleicherstufe 11 sowie die Ein-Ausgabestufe 9 und schaltet deren Richtung so, daß die BUS-lnformationen an die Vergleicherstufe 11 gelangen. Wenn eine Übereinstimmung der BUS-lnformation mit der zwischengespeicherten Information des Prozessors 2 festgestellt wird, erzeugt die Vergleicherstufe 11 ein Signal für die Steuerstufe 10, welche die Vergleicherstufe passiviert und ein Signal zur Beeinflussung des BUS 1 und zur Meldung an den Prozessor 2 ausgibt, der über die Weiterverarbeitung programmgemäß entscheidet. Es gibt folgende Möglichkeiten der Weiterarbeit:

• Der Ablauf des Anwenderprogrammes im zu testenden Prozessor wird mit Hilfe des Triggersignales unterbrochen, um ein Inbetriebnahmeprogramm aufzurufen.

Der Ablauf des Anwenderprogrammes kann mit Hilfe des Triggersignales für beliebige Zeit angehalten werden. Dadurch wird erreicht, daß die vom Rechner erzeugte BUS-Belegung beliebig lange erhalten bleibt und ausgewertet werden kann. Die Auswertung kann manuell oder automatisch erfolgen. Danach muß ausgewählt werden können, ob der nächste BUS-Zyklus des Rechners wieder ausgewertet werden soll, oder ob das Programm eine Beeinflussung bis zum Auftreten des nächsten Triggersignales weiter abgearbeitet werden soll.

• Das Triggersignal kann für einen Logikanalysator oder für ein Oszillator bereitgestellt werden. Dadurch kann der Aufwand für den Einsatz dieser Geräte wesentlich verringert werden.

Claims (1)

1. -1 - Ζ4Ί 4α4

   Patentanspruch:

   Interface für einen ein Mikrprechnersystem über dessen BUS prüfenden Prozessor, das eine eingangsseitig mit dem BUS des zu prüfenden Mikrörechnersystems und mit dem Prozessor in Verbindung stehende und an eine mit dem BUS und mit dem Prozessor in Verbindung stehende und an eine mit dem BUS und mit dem Prozessor verbundene Steuerstufe angeschlossene Vergleicherstufe besitzt und das eine Ein-Ausgabestufe des Prozessors zur BUS-Steuerung überTreiber besitzt, gekennzeichnet dadurch, daß als Treiber eine von der Steuerstufe steuerbare bidirektionale Treiberstufe vorgesehen ist, die gemeinsam mit der ebenfalls von der Steuerstufe steuerbaren Ein- Ausgabestufe des Prozessors an den Eingang der Vergleicherstufe angeschlossen ist.

   Hierzu 1 Seite Zeichnung

   Anwendungsgebiet der Erfindung

   Die Erfindung betrifft ein Interface für einen ein Mikrorechnersystem über dessen BUS prüfenden Prozessor. Das Interface wird zwischen den BUS des Mikrörechnersystems und den Prozessor des Prüfmittels geschaltet. Zur Inbetriebnahme von Hardwarekomponenten und kompletten Mikrorechnersystemen und zur Testung der erforderlichen Software werden leistungsfähige Prüfmittel benötigt. Diese Prüfmittel werden sowohl im Entwickiungslabor, als auch im Prüffeld und beim Geräteservice eingesetzt. Sie unterstützen die Entwicklungsarbeiten und die Fehlersuche. Außerdem wird durch sie der effektive Einsatz moderner Meßgeräte₍wie Oszilloskop und Logikanalysator unterstützt.

   Charakteristik der bekannten technischen Lösungen

   In der Literatur zahlreich veröffentlichte Prüfmittel für Mikrorechnersysteme (z. B. DE-OS3241175, DD-PS144133, DD-PS 206596, DD-PS210776, DD-PS 216815) sind je nach Funktion und Anwendungsmöglichkeit jeweils für sehr spezielle Einsatzfälle und Aufgaben konzipiert.

   Dadurch sind viele benötigte Funktionen oft nicht vorhanden. So realisiert ein Prüfgerät gemäß DD-PS 210776 einen Speicher, in den alle Befehlsadressen beim Ablauf des Programmes abgespeichert werden. Der Inhalt des Speichers muß anschließend durch den Bediener ausgewertet werden. Das Prüfgerät verwirklicht damit einen Teil der Funktionen eines Logikanalysators. Es sind ferner Prüfmittel allgemein unter der Bezeichnung „Hardware — Unterbrechungspunktsteuerung" bekannt bzw. vorgeschlagen worden, mit deren Hilfe der Programmablauf im Rechner entsprechend vorgewählter Bedingungen für Daten und Adressen unterbrochen werden kann. Die Auswertung des Programmablaufes muß auch hier in jedem Fall der Bedienende vornehmen. Diese Prüfmittel enthalten Vergleicherstufen, die unmittelbar am BUS des Rechners angeschlossen sind und diesen allerdings funktionsmäßig belasten, so daß insbesondere vom Zeitregime nicht jede BUS-Belegung bei der Prüfung möglich ist. Damit sind die Anwendungsmöglichkeiten wiederum eingeschränkt. Eine zusätzliche BUS-Steuerung zur Rechnerprüfung (z. B. über eine PIO mit TTL-Treibern) verdoppelt den hardwaremäßigen Aufwand zu einem solchen Prüfgerät, was dem technischökonomischen Aufwand und der Bedienbarkeit nebst Servicefreundlichkeit des Prüfgerätes entgegensteht. Ein weiterer Nachteil der Prüfmittel ist, daß sie durch den zu testenden Prozessor initialisiert werden müssen. Damit sind sie zur Inbetriebnahme des Rechners und der Hardware nur bedingt geeignet. Eine automatische Fehlerlokalisierung ist nicht möglich.

   Ziel der Erfindung

   Ziel der Erfindung ist die Verbesserung der Prüfmöglichkeit von Mikrorechnersystemen sowie die Verringerung des technischökonomischen Aufwandes.

   Darlegung des Wesens der Erfindung

   Der Erfindung liegt die Aufgabe zugrunde, mit einem Minimum an Hardwareaufwand ein Interface zu schaffen, über das ein Prozessor oder ein von diesem koordinierter externer Rechner den BUS eines mit hohem Funktionsumfang zu prüfenden Mikrorechnersystems universell mit Vergleichsmöglichkeit anhand vom Prozessor vorgegebener Zustände kontrollieren und steuern kann.

   Erfindungsgemäß wird diese Aufgabe bei einem Interface für einen ein Mikrorechnersystem über dessen BUS prüfenden Prozessor, das eine mit dem BUS des zu prüfenden Mikrorechnersystem und mit dem Prozessor in Verbindung stehende und ausgangsseitig an eine mit dem BUS und mit dem Prozessor verbundene Steuerstufe angeschlossene Vergleicherstufe besitzt und das eine Ein-Ausgabestufe des Prozessors zur BUS-Steuerung überTreiber besitzt, dadurch gelöst, daß als Treiber eine von der Steuerstufe steuerbare bidirektionale Treiberstufe vorgesehen ist, die gemeinsam mit der ebenfalls von der Steuerstufe steuerbaren Ein- Ausgabestufe des Prozessors an den Eingang der Vergleicherstufe angeschlossen ist. Das Interface besteht aus der steuerbaren bidirektionalen Ein- Ausgabestufe, der steuerbaren bidirektionalen Treiberstufe die ebenfalls eine Ein- Ausgabestufe darstellt, der Vergleicherstufe sowie aus der Steuerstufe. Die Ein- Ausgabestufe ist mit dem prüfenden Prozessor gekoppelt. Durch diese ist es möglich, vom Prozessor Informationen an die anderen Stufen des Interfaces und indirekt an den BUS des zu prüfenden Rechners auszugeben oder von diesem zu übernehmen. Die bidirektionale Treiberstufe ist an den BUS angeschlossen und wirkt ebenfalls als Ein- Ausgabestufe, die es ermöglicht, die BUS-Belegung zu übernehmen und an die weiteren Interfacestufen zu übergeben oder die Belegung des BUS, wie durch den Prozessor vorgegeben, zu verändern. Die Vergleicherstufe ist nicht, wie es ihre Funktion eigentlich erfordert und wie schaltungstechnisch bekannt, zu Kontrolle unmittelbar am BUS angeschlossen, sondern an die Verbindung der beiden bidirektionalen Ein-Aosgabestufen, die damit zur Realisierung-unterschiedlicher Funktionen mehrfach ausgenutzt werden. Damit ist es möglich,