DD233676A1

DD233676A1 - Speicherbereichsschutz in der mini- und mikrorechentechnik

Info

Publication number: DD233676A1
Application number: DD27238285A
Authority: DD
Inventors: Klaus-Dieter Geidel
Original assignee: Thueringer Moebel
Priority date: 1985-01-03
Filing date: 1985-01-03
Publication date: 1986-03-05

Abstract

Die Erfindung betrifft einen Speicherbereichsschutz in der Mini- und Mikrorechentechnik zum Schutz der Speicherbereiche, die jeweils ein einheitliches Zugriffskriterium aufweisen, vor unberechtigten fehlerhaftem Zugriff. Erfindungsgemaess besteht die Ueberwachungslogik aus einem Speicher, der den Speicherzugriff, abhaengig vom Informationstyp, der mit der Statusinformation angezeigt wird, und den zu ueberwachenden Adressbus bzw. Adressbereich freigibt oder sperrt. Erfolgt ein Speicherzugriff unrechtmaessig, so erzeugt der Datenausgang der Ueberwachungslogik ein Trap oder Interrupt, das vom Prozessor erkannt wird und zur Verhinderung des unrechtmaessigen Speicherzugriffes zur Fehlerhandlung dient. Fig. 1

Description

Hierzu 3 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft einen Speicherbereichsschutz in der Rechentechnik, insbesondere in der Mini- und Mikrorechentechnik.

Charakteristik der bekannten technischen Lösungen

Der Einsatz von Rechnern zum Steuern von Maschinen und Prozessen ist bekannt, wobei der Rechner Eingangsinformationen vom Prozeß aufnimmt und Ausgangsinformationen an den Prozeß abgibt.

Dazu sind Ein-und Ausgangseinheiten erforderlich, die dem Datenförmat und der Verarbeitungsgeschwindigkeit sowohl des Rechners als auch des Prozesses entsprechen müssen. In der Mini- und Mikrorechentechnik steht die Forderung, die in Lese- und Schreibspeichern enthaltenen Informationen unter Nutzung spezifischer Schutzmechanismen vor fehlerhaftem oder unzulässigem Zugriff zu schützen.

In der Regel wird die Schutzfunktion von einer speziellen Schaltung und/oder von einem Programm übernommen, wobei das Programm meist Bestandteil des Betriebssystems des Rechners ist.

Abhängig vom Informationstyp werden bei modernen Rechnerkonzepten bestimmte Speicherbereiche gebildet, wie Kodespeicher und Datenspeicher. Im Sinne strenger Trennung sind diese vor gegenseitiger Überlappung zu schützen.

Wird in einem Zugriff auf einen Speicherbereich eines bestimmten Informationstypes ein festgelegter Speicherbereich über- oder unterschritten, so ist dieses Fehlverhalten dem Prozessor zu signalisieren. Bei der Bestimmung der Rechtmäßigkeit des Zugriffes ist der Prozessor möglichst wenig zu belasten, um den Systemdurchsatz nicht zu stark zu mindern.

Ziel der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, Speicherbereiche, die jeweils durch ein einheitliches Zugriffskriterium gekennzeichnet sind, vor unberechtigten fehlerhaften Zugriffen zu schützen.

Darlegung des Wesens der Erfindung

Die Überwachungslogik wird parallel zu dem direkt adressierbaren Speicher angesprochen. Sie ist als zusätzliche Logik zu implementieren.

Die Überwachungslogik ermöglicht Speicherschutz für unterschiedliche Informationstypen entsprechend zugeordneter Statusinformationen und für den entsprechenden Zugriff nach zugewiesenen Adreßbereichen.

Erfindungsgemäß besteht die Überwachungslogik aus einem Speicher, der den Speicherzugriff, abhängig vom Informationstyp, der mit der Statusinformation angezeigt wird, und den zu überwachenden Adreßbus bzw. Adreßbereich freigibt oder sperrt.

Das Signal /MRQ des Speichers wird aus einem Signal, das angibt, daß aktuell eine Speicheradresse auf dem Adreßbus anliegt, gebildet.

Die Speicherbreite beträgt 1 bit je Adresse. Dieses bit gibt je nach der vorher einprogrammierten Information, logisch „1" oder „0", den Zugriff auf eine bestimmte Adresse (bei χ = m) oder einem Adreßbereich (bei xm; Adreßbereich 2ⁿ) frei oder sperrt diesen. Der Datenausgang der Überwachungslogik ist dann aktiv, wenn ein Speicherzugriff entsprechend der Statusinformation, für die der Statusdekoder den Speicher aktiviert, erfolgt und ein Signal /MRQanzeigt, daß aktuell eine Speicheradrefo auf dem Adreßbus anliegt. Der Datenausgang ist 1 bit breit.

Erfolgt ein Speicherzugriff unrechtmäßig, so erzeugt der Datenausgang der Überwachungslogik ein Trap oder Interrupt. Dieser Trap oder Interrupt wird vom Prozessor erkannt und dient zur Verhinderung des unrechtmäßigen Speicherzugriffes sowie zur Fehlerbehandlung.

Je nachdem, ob mit logisch „0" oder logisch „1" ein Trap oder Interrupt erzeugt wird, wird das korrespondierende Bit des Speichers der Überwachungslogik bei gesperrtem Adreßbereich oder gesperrter Adresse mit „0" oder „1" programmiert. Dementsprechend kann für jede Informationsart eine Überwachungslogik implementiert werden, die für jede Adresse bzw. Adreßbereich, wie oben beschrieben, programmiert wird. Für jede Informationsart wird durch Programmierung des Speichers, der der Informationsart durch Dekodierung der Stationsinformation zugeordnet ist, festgelegt, welche Adressen bzw. Adreßbereiche bei fehlerhaftem Zugriff ein Interrupt bzw. Trap zur Unterdrückung des Zugriffes erzeugen. Der Speicher der Überwachungslogik wird bei jedem Speicherzugriff parallel mit angesprochen.

Ausführungsbeispiel

Ein Ausführungsbeispiel des erfindungsgemäßen Speicherschutzes wird nachstehend unter Bezugnahme auf die Zeichnungen näher beschrieben.

Es zeigen:

Fig. 1: Funktioneller Aufbau der Überwachungslogik

Fig.2: Aufbau Statusdekoder und Tor-Variante 1

Fig. 3: Aufbau Statusdekoder und Tor-Variante 2

Zur Realisierung des Speicherbereichsschutzes ist die Verknüpfung nachfolgend aufgeführter Baueinheiten zur Übertragung der Funktionen erforderlich:

1 Speicheradreßbus des Mini- oder Mikrorechners mit der Breite von X Adreßleitungen,

2 Statusinformation des Mini- oder Mikrorechners,

3 Speicherzugriffsignal/MRQ

4 Torselektsignal /PS 1

5 eine beliebige Leitung D_y des Datenbusses

6 /CS Bausteinfreigabe des Speichers der Überwachungslogik zur Aktivierung des Speichers

7 RIW Leseschreibsignal des Speichers der Überwachungslogik zeigt an, ob der Speicher beschrieben oder gelesen wird

8 Freigabesignal EN für den Interrupt-, Trap-Ausgang der Überwachungslogik

9 Do Datenausgang des Speichers der Überwachungslogik

10 Interrupt-, Trap-Ausgang der Überwachungslogik

11 Statusdekoder

12 Speicher der Überwachungslogik

13 Torfürlnterrupt-/Traperzeugung der Überwachungslogik

14 Steuersignal /WR zur Anzeige eines Schreibsignals

15 Torselektsignal/PS 2

16 System/RES

17 eine beliebige Datenleitung D_x des Datenbusses

18 Verzögerungsglied

Die Beschreibung des Speichers 12 ist zur Festlegung der zu schützenden Adreßbereiche erforderlich. Das Beschreiben des Speichers 12 erfolgt sofort nach Systemeinschaltung bei der Systeminitialisierung. Der Aufbau des Statusdekoders 11 kann in 2 Varianten erfolgen.

Nach Systemeinschaltung sind der Flip-Flop FF1 und FF 2 in Fig. 2 und 3 durch /RES-System aktiv zurückgesetzt.

Die Überwachungslogik ist inaktiv.

Nach Fig. 2 (Variante 1) wird das Beschreiben des Speichers 12 über das Torselektsignal /PS1 4 und eine beliebige Dateneinleitung D_x 17 des Datenbusses aktiv eingeleitet.

In Fig. 3 (Variante 2) erfolgt das Beschreiben des Speichers 12 über das Torselektsignal/PS1 4. Danach führen alle Speicherzyklen zu einem Schreibvorgang von einer beliebigen Datenleitung D_y 5 des Datenbusses in den Speicher 12, falls durch den Systemadreßbus über den Speicheradreßbgs 1 eine Speicherzelle im Speicher 12 angesprochen wird. Der Speicher 12 ist zielgerichtet entsprechend der zu schützenden Systemspeicherbereiche über eine beliebige Datenleitung (D_y) 5 zu beschreiben.

Das Beschreiben des Speichers 12 wird nach Variante 1 beendet, indem das Torselektsignal (/PS1) 4 aktiv und die Datenleitung (D_x) 17 inaktiv werden.

Nach Variante 2 wird das Beschreiben des Speichers 12 beendet, indem das Torselektsignal (/PS2) 15 aktiv wird, wobei die Torausgabedaten oder -eingabedaten beliebig sind.

DieTorselektsignale(/PS1) 2 und (/PS2) 15, nur bei Variante 2, sind Toradressen, die für die Überwachungslogik reserviert

Nach Beendigung des Beschreibens des Speichers 12 ist FF 2 aktiv. Damit sind Interrupts und Traps durch die Überwachungslogik erzeugbar.

Bei einer für die Überwachungslogik gültigen, d. h. die Überwachungslogik aktivierenden Statusinformation, wird vom Dekoder /CS 6 aktiv gesetzt und wenn das Beschreiben, wie oben beschrieben, beendet wurde, wobei die über den Speicheradreßbus 1 angesprochene Zelle des Speichers 12 eine logisch „1" enthält, dann wird ein Interrupt oder Trap erzeugt.

Die Verzögerung dient dazu, Do 9 des Speichers erst nach der Speicherlesezeit als gültig für das Tor 13 zu erklären. Der Dekoder 11 ist so beschaffen, daß sein Ausgangssignal nur genau dann aktiv ist, wenn die Statusinformation 2 anliegt, für die auch die Überwachung erfolgen soll.

Information D_x und D_y können die gleichen oder unterschiedliche Datenleitungen des Datenbusses nützen.

Für k unterschiedliche Statusinformationen sind 2 Arten der Speicherüberwachung möglich.

1. Die vorher beschriebene Überwachungslogik wird k-mal implementiert. Jeder der k-Dekoder dekodiert eine Art der k-Statusinformationen.

2. Die oben beschriebene Überwachungslogik wird mit folgenden Modifikationen realisiert

— k-Dekoder in der Überwachungslogik, wobei jeder der Dekoder nach 1. dekodiert

— jeder Dekoder spricht mit seinem Ausgang das/CS des Speichers 12einesderk-Speicheran

— die Do der k-Speicher werden miteinander verbunden

— jedes D₁. der Speicher wird mit einem D_y derart verbunden, daß D_ik = D_yk ist.

Claims

Erfindungsanspruch:

1. Speicherbereichsschutz in der Mini- und Mikrorechentechnik, zum Schutz der Speicherbereiche, die jeweils ein einheitliches Zugriffskriterium aufweisen, vor unberechtigten fehlerhaftem Zugriff, dadurch gekennzeichnet, daß eine Überwachungslogik aus einem Statusdekoder (11), einem Speicher (12) und einem Tor (19) besteht und bei einer bestimmten Statusinformation ein Interrupt oder Trap für einen Prozessor erzeugt.
2. Speicherbereichsschutz nach Pkt. 1, dadurch gekennzeichnet, daß ein 1 aus r-Dekoder aus einer bestimmten r bitbreiten Statusinformation ein aktives Dekoderausgangssignal erzeugt.
3. Speicherbereichsschutz nach Pkt. 1, dadurch gekennzeichnet, daß der Speicher (12) ein Lese-Schreib-Speicher ist.
4. Speicherbereichsschutz nach Pkt. 1, dadurch gekennzeichnet, daß der Speicher (12) ein Lesespeicher ist.
5. Speicherbereichsschutz nach Pkt. 1 bis 4, dadurch gekennzeichnet, daß für k unterschiedliche Statusinformationen k-Überwachungslogiken derart angeordnet sind, daß kdisjunkteTorselektsignale/PSI (4) bzw. /PS1 (4) und/PS2 (15) mit den k-Überwachungslogiken verbunden sind.
6. Speicherbereichsschutz nach Pkt. 1 bis 5, dadurch gekennzeichnet, daß für alle k-Überwachungslogiken ein Torselektsignal /PS1 (4) oder Torselektsignal /PS1 (4) und /PS2 (15) mit ihren k-Datenleitungen D_y mit k zueinander disjunkten Leitungen D_y verbunden sind.
7. Speicherbe/eichsschutz nach Pkt. 1 bis 6, dadurch gekennzeichnet, daß die Überwachungslogik einen Speicher (12) der Breite k bit enthält, wobei k-Datenleitungen Do mit k-Toren verbunden und deren Ausgänge über ein logisches ODER oder NOR verknüpft sind.
8. Speicherbereichsschutz nach Pkt. 1 bis7, dadurch gekennzeichnet, daß die Überwachungslogik einen Speicher (12) der Breite kbit enthält, die k-Datenleitung Do über ein logisches ODER, NOR, AND oder NAND verknüpft sind, wobei der Ausgang des logischen Gliedes den Eingang von Do des Speichers (12) zum Tor (13) ersetzt.
9. Speicherbereichsschutz nach Pkt. 1 bis 8, dadurch gekennzeichnet, daß die Überwachungslogik für k unterschiedliche Statusinformationen k-Statusdekoder enthält, wobei die Überwachungslogik mit k-Speichern versehen ist, die jeweils mit ihrem Eingang /CS mit einem Statusdekoderausgang verbunden sind, wobei die Datenleitungen Do direkt miteinander in Verbindung stehen.
10. Speicherbereichsschutz nach Pkt. 1 bis 9, dadurch gekennzeichnet, daß D vom FF 2 mit Masse verbunden ist und die Verbindung zum Tor von Q des FF 2 erfolgt.
11. Speicherbereichsschutz nach Pkt. 1 bis 10, dadurch gekennzeichnet, daß die Überwachungslogik ein den Speicher ansteuerndes Toreingabesignal oder -ausgabesignal besitzt.