DD231896A1 - LOAD-COUPLED COMPONENT (CCD) - Google Patents
LOAD-COUPLED COMPONENT (CCD) Download PDFInfo
- Publication number
- DD231896A1 DD231896A1 DD26647784A DD26647784A DD231896A1 DD 231896 A1 DD231896 A1 DD 231896A1 DD 26647784 A DD26647784 A DD 26647784A DD 26647784 A DD26647784 A DD 26647784A DD 231896 A1 DD231896 A1 DD 231896A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- electrode
- doping
- areas
- charge
- electrodes
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 239000002800 charge carrier Substances 0.000 claims abstract description 5
- 238000003860 storage Methods 0.000 claims description 14
- 238000005036 potential barrier Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 3
- 239000011800 void material Substances 0.000 claims 1
- 239000007943 implant Substances 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract description 4
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 230000005693 optoelectronics Effects 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 108091006146 Channels Proteins 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Die Erfindung betrifft ein neuartiges Konzept zur Realisierung eines ladungsgekoppelten Bauelements, die vielfaeltige Anwendung in der Mikroelektronik und in der Optoelektronik, sowohl in Form einzelner Zeilen als auch in zu flaechenfoermigen Anordnungen zusammengefassten Zeilen, findet. Der Erfindung lag die Aufgabe zugrunde, ein Zweiphasen-CCD mit selbstjustierenden Barrierengebieten zu konstruieren, wobei bei relativ unkomplizierter Technologie eine elektrische Trennung von aus einer Ebene strukturierten Elektroden nicht notwendig und ein kleines Raster moeglich ist. Zur Loesung dieser Aufgabe werden erfindungsgemaess 3-Elektroden-Ebenen verwendet, wobei die zweite Elektroden-Ebene nicht von der ersten Elektroden-Ebene isoliert wird. Darueberhinaus wird in Teilen des Substrates, wo zunaechst ein Barrierenimplant eingebracht worden war, durch ein spaeter eingebrachtes Kompensationsimplant wiederum ein zur Speicherung von Ladungstraegern geeignetes Potential erzeugt.The invention relates to a novel concept for the realization of a charge-coupled device, the vielweiteltige application in microelectronics and in optoelectronics, both in the form of individual lines as well as summarized in flächchenfoermigen arrangements lines finds. It was an object of the invention to construct a two-phase CCD with self-aligning barrier regions, wherein, with relatively uncomplicated technology, electrical separation of electrodes structured from one plane is not necessary and a small grid is possible. To solve this problem 3-electrode levels are used according to the invention, wherein the second electrode plane is not isolated from the first electrode plane. In addition, in parts of the substrate where a barrier implant was initially introduced, a potential introduced for storing charge carriers is again generated by a compensating implant which has been introduced later.
Description
Titel der Erfindung Ladungsgekoppeltes BauelementTitle of the invention Charge-coupled device
Anwendungsgebiet der Erfindung - Field of application of the invention
Die Erfindung beinhaltet ein neuartiges Konzept zur Realisierung eines ladungsgekoppelten Bauelementes. Solcherart Bauelemente finden vielfältige Anwendung in der Mikroelektronik und in der Optoelektronik, sowohl in der IPo rm einzelner Zeilen als auch in zu flächenförmigen Anordnungen zusammengefaßten Zeilen.The invention includes a novel concept for the realization of a charge coupled device. Such devices find a variety of applications in microelectronics and optoelectronics, both in the IPo rm of individual lines as well as in combined to sheet-like arrangements lines.
Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions
Von den verschiedenen bekannten CCD-Tsrpen sind diejenigenOf the various known CCD Tsrpen are those
mit 2 Phasen besonders vorteilhaft betreffs ihrer Aasteuerung. In einer bekannten Ausführungsvariante, siehe z. B. die Fairchild-CCD-Typenreihe wie auch die Bauelemente I 110, L 133 und L 211 des VEB ΈΈ1 Berlin, werden mit einer ersten. poly-Si-Sbene die Speicherelektroden hergestellte/und mit einer zweiten poly-Si-Ebene die Transferelektroden realisiert. Dabei überdecken die Transferelektroden die zwischen den Speicherelektroden strukturierten Spalte. Vor Abscheiden der aweiten poly-Si-Ebene wird in die Spalten, selbst justiert durch die Kanten der Speicherelektroden, ein Dotand vom Substratleitungstyp implantiert, wodurch die für den späteren Zweiphasenbetrieb notwendigen Potentialbarrierengebiete fixiert sind. Jeweils eine Speicherelektrode und eine Transferelektrode bildenwith 2 phases particularly advantageous as to their Aasteuerung. In a known embodiment, see, for. As the Fairchild CCD series as well as the components I 110, L 133 and L 211 of the VEB ΈΈ 1 Berlin, with a first. Poly-Si plane, the storage electrodes manufactured / and realized with a second poly-Si level, the transfer electrodes. The transfer electrodes cover the gaps structured between the storage electrodes. Before the deposition of the wide poly-Si plane, a dopant of the substrate line type is implanted in the gaps, itself adjusted by the edges of the storage electrodes, whereby the potential barrier regions necessary for the later two-phase operation are fixed. Each forming a storage electrode and a transfer electrode
ein Elektrodenpaar. Die Elektrodenpaare: werden abwechselnd mit der ersten und zweiten Taktphase verbunden. Dazu muß jede der Speicherelektroden elektrisch von ihren Hachbar-Speicherelektroden getrennt sein. Die gleiche Forderung gilt für die Transferelektroden.a pair of electrodes. The pairs of electrodes: are connected alternately to the first and second clock phase. For this purpose, each of the storage electrodes must be electrically separated from their Hachbar storage electrodes. The same requirement applies to the transfer electrodes.
Außerdem muß die Isolation zwischen Speicherelektrode und sie überlappender, jedoch mit der anderen Taktphase verbundenen Transferelektrode perfekt sein.In addition, the insulation between the storage electrode and the transfer electrode which overlaps but is connected to the other clock phase must be perfect.
Diese letzten Forderungen sind im technologischen Prozeß nicht immer einfach realisierbar. Die elektrische Trennung der Transferelektroden untereinander wird oft durch das Entstehen bzw. Stehenbleiben von sogenannten Poly-Si-Fäden nicht erreicht. Es gibt in der Fachliteratur bereits Vorschläge, z. B. die US-PS 4027381, 4027382 und 4035906, bei einem 2-Phasen-CCD die Elektroden jeder Taktphase aus jeweils nur einer aufgebrachten Elektrodenebene herauszujustieren und somit Probleme wie das des Entstehens von poly-Si-Päden zu umgehen. Dabei werden vornehmlich zwei Grundvarianten angewandt:These last demands are not always easy to implement in the technological process. The electrical separation of the transfer electrodes with each other is often not achieved by the emergence or standing of so-called poly-Si threads. There are already proposals in the literature, for. For example, US Pat. Nos. 4,027,381, 4,027,382 and 4,035,906, in a 2-phase CCD, readjust the electrodes of each clock phase from only one electrode level applied at a time, thus avoiding problems such as poly-Si patterning. There are mainly two basic variants applied:
1* Gateoxidstufen in Verbindung mit einer Barrierenimplantation sowie1 * gate oxide steps in conjunction with a barrier implant as well
2. vor Aufbringen der ersten Elektrodenebenen eine erste Barrierenimplantation, wobei das Implant später in gewissen Teilgebieten infolge eines Oxydationsprozesses größtenteils vom Oxid aufgezehrt wird, sowie eine nachfolgende zweite Barrierenimplantation, Solcherart Technologien sind kompliziert. Da das Aufzehren eines Barrierenimplantes durch ein Oxid nicht vollständig erfolgt, entstehen Probleme durch Potentialinhomogenitäten in der realisierten CCD-Zelle. -2. prior to application of the first electrode planes, a first barrier implant, wherein the implant is later consumed by the oxide in some areas due to an oxidation process, as well as a subsequent second barrier implantation, Solcherart technologies are complicated. Since the consumption of a barrier implant by an oxide is not complete, problems arise due to potential inhomogeneities in the realized CCD cell. -
Das kleinstmögliche Raster wird bei der eingangs erwähnten Technologie, wo Transferelektroden die zwischen Speieher-The smallest possible raster is used in the technology mentioned above, where transfer electrodes
elektroden strukturierten Spalten überdecken, durch minimal realisierbare Spaltenlänge und minimal benötigte Überlappung zwischen Speicher- und Iransferelektrode bestimmt. Beträgt z. B. die minimale Spaltlänge zwischen den Trans-. f erelektroaen 4 /um, die minimale Überlappung 2 /um, so 'ergeben sich 8 /um als minimale Länge für die Speicherelektrode. Bei einem 4 yum-Spalt zwischen den Sp ei eher el airt roden "wird somit ein minimales Raster von 12 ,um. erreicht,Overlap electrodes structured columns, determined by minimally realizable column length and minimally required overlap between memory and transfer electrode. Is z. As the minimum gap length between the Trans-. f erelektroaen 4 / um, the minimum overlap 2 / um, so 'results 8 / um as a minimum length for the storage electrode. For a 4-yum gap between the egg rather Sp el airt clear "is thus a minimum height of 12. Attained by,
Ziel der Erfindung Object of the invention
Es ist das Ziel der Erfindung, die zum bekannten Stand der Technik angegebenen Nachteile zu vermeiden, ohne den technologischen Aufwand auf ein unvertretbar hohes MaS zu vergrößern,It is the object of the invention to avoid the disadvantages indicated in the prior art without increasing the technological complexity to an unreasonably high degree of accuracy,
Darlegung des Wesens der ErfindungExplanation of the essence of the invention
Der Erfindung lag die Aufgabe zugrunde, ein Zweiphasen-CCD mit selbstjustierten Barrierengebieten zu konstruieren, wobei bei relativ unkomplizierter !Technologie eine elektrische !Trennung von aus einer Ebene strukturierten Elektroden nicht notwendig ist und darüberhinaus ein kleineres Raster ermöglicht wird.The invention was based on the object of constructing a two-phase CCD with self-aligned barrier regions, wherein, with relatively uncomplicated technology, electrical separation of electrodes structured from one plane is not necessary and, moreover, a smaller grid is made possible.
Zur Lösung dieser Aufgabe v/erden erfindungsgemäß 3-Elektroden-Sbenen verwendet, wobei die zweite Elektroden-Ebene nicht von der ersten Elektroden-Ebene isoliert wird, Darüberhinaus wird in Teilen des Substrates, wo zunächst sin Barrierenimplant eingebracht worden war, durch ein später eingebrachtes Kompensationsimplant wiederum ein zur Speicherung von Ladungsträgern geeignetes Potential erzeugt.In order to achieve this object, three-electrode planes are used according to the invention, wherein the second electrode plane is not isolated from the first electrode plane. Moreover, in parts of the substrate where a barrier implant was first introduced, a later introduced layer is used Compensation implant in turn generates a suitable potential for storage of charge carriers.
. Sin Halbleitersubstrat wird mit einem geeigneten Isolier- ·. film überzogen, auf diesen wird eine erste Elektrodenebene abgeschieden. Vorher kann in das Substrat eine Dotierungs-, Sin semiconductor substrate is provided with a suitable insulating ·. film coated, on this a first electrode plane is deposited. Before, a doping
zone von zum Substrat umgekehrten Leitungstyp eingebracht worden sein, um einen 'Transport der Signalladung in einem Volumenkanäl (BCGD) zu gewährleisten. Fehlt diese Dotierungszone, so wird der Ladungstransport an der Oberfläche stattfinden. Ebenfalls vorher können geeignete Kanal-Stopper-Gebiete eingebracht worden sein.zone of substrate type reversed to ensure transport of the signal charge in a volume channel (BCGD). If this doping zone is missing, the charge transport will take place on the surface. Likewise, suitable channel stopper regions may have been introduced.
Aus der ersten Elektrodenebene ?ri.rd eine erste Elektrodenkonfiguration herausstrukturiert. Diese erste Elektrodenebene kontrolliert im späteren Betrieb Speichergebiete.Out of the first electrode plane, a first electrode configuration is structured. This first electrode level controls memory areas during later operation.
Danach wird großflächig eine Implantation mit einem Do- . tanden vom Substratleitungstyp durchgeführt. Die erste 'Elektrodenkonfiguration dient dabei als Implantationsmaske, Dosis und Energie dieser Implantation werden vorzugsweise so gewählt, daß mit dieser Implantation versehene Gebiete, welche nicht von der noch später zu diskutierenden Kompensationsdotierung erfaßt werden, im Betriebsfall des zukünftigen CCD-Registers als Transfergebiete dienen können, d. h. es wird in diesen Gebieten eine Potentialbarriere gegenüber den Speichergebieten erzeugt. Danach wird eine zweite Elektrodenebene abgeschieden, die nicht von der ersten Elektrodenkonfiguration isoliert zu werden braucht. Aus der zweiten Elektrodenebene wird die zweite Elektrodenkonfiguration herausstrukturiert, dergestalt, daß jeweils eine Elektrode der zweiten Konfiguration eine Elektrode der ersten Konfiguration an einer Kante überlappt. In Transportrichtung des CCD-Registers ist dabei in diesem Stadium zwischen den einzelnen Elektrodenpaaren aus erster und zweiter Ebene eine von Elektrodenmaterial freie Fläche vorhanden. Hunmehr wird über eine geeignete Maske, sie kannThereafter, a large area implantation with a Do-. were performed by the substrate line type. The first 'electrode configuration serves as an implantation mask, dose and energy of this implantation are preferably chosen so that provided with this implantation areas, which are not covered by the compensation doping to be discussed later, can serve as transfer areas in the operating case of the future CCD register, d. H. a potential barrier is created in these areas in relation to the storage areas. Thereafter, a second electrode plane is deposited which need not be isolated from the first electrode configuration. From the second electrode plane, the second electrode configuration is patterned out such that each electrode of the second configuration overlaps an electrode of the first configuration at one edge. In the transport direction of the CCD register, a surface free of electrode material is present at this stage between the individual electrode pairs of the first and second planes. Hunmore will have a suitable mask, she can
z. B. aus !Fotolack hergestellt sein, in einen Teil des von • keinem Elektrodenmaterial bedeckten Gebietes ein Dotand vom zum Substrat unigekehrten Leitungstyp implantiert.z. For example, if the photoresist is made of a photoresist, a dopant of the unexposed type of conductivity is implanted in a portion of the area covered by no electrode material.
Dosis und Implantationsenergie werden dabei so bemessen, daß die potentialbarrierenerzeugende ?/irkung des früher implantierten Dotanden vom Substratleitungstyp (bei dieserDose and implantation energy are thereby dimensioned such that the potential barrier generating effect of the previously implanted substrate-type dopant (in this
letzteren Implantation) kompensiert wird. Pur diese Kompensation ist es nicht notwendig, daß das Imp 1 antat ions profil der Kompensationsdotierung identisch demjenigen Profil des früher implantierten Dotanden vom Substratleitungstyp ist. Es genügt, wenn das Potential in den von der Kompensationsdotierung erfaßten Gebieten im Betriebsfall des zukünftigen CCD-Registers einen Wert erreicht, der für die Speicherung von Ladungsträgern ausreicht, d. h., daß diese Gebiete im Betriebsfall als Speichergebiete dienen können.the latter implantation) is compensated. For this compensation, it is not necessary that the impartation profile of the compensation doping be identical to that of the previously implanted substrate-type dopant. It suffices if the potential in the areas covered by the compensation doping reaches a value which is sufficient for the storage of charge carriers during operation of the future CCD register, ie. h., That these areas can serve as storage areas in the operating case.
Die Implantationsmaske hat zur ersten und zweiten Elektrodenkonfiguration folgende prinzipielle Positionierung: Maskiert wird ein Streifen, der sich an diejenige Seiten der Elektrode der ersten Bio nf igurat ion anschließt, die nicht von den Elektroden der zweiten Konfiguration bedeckt sind. Längs der Transportrichtung des CCD-Registers ergibt sich nach Ausführung der Konipens at ions do tie rung eine nachstehend beschriebene Folge von Gebieten: Elektrode der zweiten Konfiguration mit darunter liegender Barrierendotierung^Elektrode der ersten Konfiguration mit darunter liegender "Speicher"-Dotierung^ elektrodenfreies Gebiet mit Barrierendotierungfelektrodenfreies Gebiet mit Barrierendotierung plus KompensationsdotierungjElektrode der zweiten Konfiguration mit darunter liegender Barrierendotierung usw.The implantation mask has the following principal positioning for the first and second electrode configuration: A strip is masked, which adjoins those sides of the electrode of the first bi-configuration which are not covered by the electrodes of the second configuration. Following the direction of transport of the CCD register, a sequence of areas described below results after the termination of the capacitor configuration: electrode of the second configuration with barrier doping underneath ^ electrode of the first configuration with underlying "memory" doping electrode-free region Barrier doping for electrode-free area with barrier doping plus compensation doping electrode of the second configuration with barrier doping underneath, etc.
Funmehr werden die Elektrodenpaare aus erster und zweiter Ebene mit einem geeigneten Isolierfilm überzogen. Danach - wird die dritte Elektrodenebene aufgebracht und aus ihr die dritte Elektrodenkonfiguration herausstrukturiert. Diese Strukturierung ist relativ grob, längs der Transportrichtung des CCD-Registers kann diese dritte Konfiguration zusammenhängend bleiben.Instead, the first and second level electrode pairs are coated with a suitable insulating film. Thereafter, the third electrode plane is applied and structured out of it, the third electrode configuration. This structuring is relatively coarse, along the transport direction of the CCD register, this third configuration can remain coherent.
Im weiteren erfolgen die üblichen Schritte wie Einbringen von Source- und Draingebieten, mögliche Abscheidung von weiteren isolierenden Schichten, Strukturierung von Kon-In addition, the usual steps are taken, such as introducing source and drain regions, possible deposition of further insulating layers, structuring of con-
taktfenstern und Aufbringen sowie Strukturieren einer Leitbahnebene. Im Betrieb des CCD-Registers werden sämtliche Elektrodenpaare aus erster und zweiter Ebene an die eine Taktphase sowie die gesamte dritte Elektrodenkonfiguration an die zweite Taktphase angeschlossen. Da jede der aufgebrachten Elektrodenebenen an einer einheitlichen Taktphase liegt j braucht innerhalb einer Ebene keine elektrische Trennung der einzelnen Elektroden voneinander zu erfolgen,tact windows and applying and structuring a Leitbahnebene. During operation of the CCD register, all first and second level electrode pairs are connected to one clock phase and the entire third electrode configuration is connected to the second clock phase. Since each of the applied electrode planes is at a uniform clock phase, no electrical separation of the individual electrodes from one another takes place within a plane,
Probleme, wie sie bei oben aufgeführten bekannten technisehen lösungen auf Grund von poly-Si-Fäden entstehen, gibt es bei dieser Erfindung nicht«There are no problems in this invention with the problems which arise in the above-mentioned known technical solutions due to poly-Si filaments.
Die dritte Elektrodenkonfiguration braucht keine "Feinstruktur ie rung" längs des CCD-Registers aufzuweisen,The third electrode configuration need not have a "fine structure" along the CCD register,
Dieser Umstand vereinfacht die Herstellung,This fact simplifies the manufacture,
Die im CCD-Register wirksamen Potentialbarrieren sind, wie aus dem oben aufgeführten klar hervorgeht, selbst justiert ' eingebracht. Ein Zweiphasen-CCD wäre ohne solche Selbstjustage mit zu großen Nachteilen behaftet.The effective in the CCD register potential barriers are, as clearly shown in the above listed, self-adjusted 'introduced. A two-phase CCD would be subject to great disadvantages without such Selbstjustage.
Jedoch auch die Kontaktierung wird vereinfacht und platzsparend. Die dritte Slektrodenkonfiguration kann bei fehlender "Peinstrukturierung" problemlos im Bereich der aktiven Registerfläche kontaktiert werden. Die Breite der CCD-Register kann dadurch minimal gestaltet werden, was von besonderen Yorteil bei flächenförmigen Anordnungen von CCD-Registern ist, bei denen zwischen den einzelnen Zeilen elektrodenlose Iotosensoren angeordnet sind, die CCD-Register also nur einzeln, längster Transport richtung kontakt ierbar sind.However, the contact is simplified and saves space. The third Slektrodenkonfiguration can be contacted easily in the area of the active register surface in the absence of "Peinstrukturierung". The width of the CCD register can be minimized, which is a special advantage in the case of planar arrangements of CCD registers in which electrodeless photo sensors are arranged between the individual rows, so that the CCD registers can only be contacted individually, in the longest transport direction ,
Der oben erläuterte Gedanke der Kompensationsdotierung, wobei der Begriff Kompensation-sich auf das Potential bezieht, kann im Sinne dieser Erfindung auch allgemeiner an-The concept of compensation doping explained above, wherein the term compensation refers to the potential, can also be used more generally in the context of this invention.
gewandt v/erden. So ist es z. B. oft notwendig, unter einzelnen Elektroden selbst justiert potentialbarrierenerzeugende Gebiete zu realisieren. Für solch einen Zweck würde innerhalb des oben geschilderten Ablaufes die erwähnte zweite Elektrodenkonfiguration nicht die erste Konfiguration überlappen, bzw. es braucht keine erste Slektrodenkonfiguration vorhanden zu sein. Uach Ausführung der (sogenannten) Kompensationsdotierung sind dann unter den Elektroden der zweiten Konfiguration selbstjustiert potentialbarrierenerzeugende Gebiete vorhanden.turned around. So it is z. B. often necessary to realize self-adjusted under individual electrodes potentialbarrieren generating areas. For such a purpose, within the above-described process, the mentioned second electrode configuration would not overlap the first configuration, or it would not be necessary to have a first sleever configuration. After execution of the (so-called) compensation doping, potential-barrier generating areas are then self-adjusted under the electrodes of the second configuration.
Besonders vorteilhaft lassen sich mit den in dieser Schrift bisher geäußerten Gedanken BGGD's konstruieren, bei denen Teilgebiete durch flache (vertikale) Kanal-Stopper-Schichten überdeckt sind. Sin Vertreter solcher BCCI)'s wird in der US-PS 4229752 beschrieben, die dort angewandte extrem dünne Kanal-Stopper-Schicht wird als "Virtual Phase" bezeichnet.BGGDs, in which partial areas are covered by flat (vertical) channel-stopper layers, can be constructed particularly advantageously with the thoughts previously expressed in this document. Sin representative of such BCCI's' is described in US Patent 4229752, the extremely thin channel stopper layer applied there is referred to as "virtual phase".
Die Herstellung des BCCD wird dabei soweit (wie oben beschrieben) geführt, daß die ersten beiden, voneinander nicht isolierten, Elektrodenkonfigurationen strukturiert und das Kompensationsimplant eingebracht wurden. Danach wird,.ohne zusätzliche Maske, ein Dotand vom zum Substrat umgekehrten Leitungstyp mit hoher Energie und ein Dotand vom Substratleitungstyp mit niedriger Energie implantiert.The preparation of the BCCD is performed so far (as described above) that the first two, not isolated from each other, structured electrode configurations and the compensation implant were introduced. Thereafter, without additional mask, a dopant of the high-energy reverse-conduction type substrate and a low-energy substrate-type dopant are implanted.
Der Dotand vom Substratleitungstyp wird im Oberflächenbereich des Halbleiters positioniert. Die dabei entstandene flache Kanal-Stopper-Schicht schirmt das Halbleiterinnere gegen äußere Pelder ab. Eine zusätzliche dritte Slektrodenebene ist überflüssig. Der zusätzlich eingebrachte Dotand vom zum Substrat umgekehrten Leitungstyp .sorgt für das notwendige Potential im Volumenkanal des von der flachen Kanal-Stopper-Schicht überdeckten Gebietes.The substrate-type dopant is positioned in the surface area of the semiconductor. The resulting flat channel-stopper layer shields the semiconductor interior against outer pelders. An additional third level of the magnetic layer is superfluous. The additionally introduced dopant from the substrate reverse type conducts the necessary potential in the volume channel of the area covered by the shallow channel stopper layer.
An die ersten beiden, nicht voneinander isolierten Elektrodenkonfigurationen, wird die Takt spannung angelegt.To the first two, not mutually isolated electrode configurations, the clock voltage is applied.
Es sei ausdrücklich darauf hingewiesen, daß für das gemäß dieser Erfindung realisierte 2-Phasen-CCD keine Stufen im Gateisolator benötigt werden. Beispielsweise kann mit einer einmalig auf das Substrat aufgebrachten Doppelschicht aus Oxid und Hitrid gearbeitet werden. Im PaIIe der Anordnung einer flachen (vertikalen) Kanal-Stopper-Schicht würde bereits ein einmalig aufgewachsenes Oxid als (Jateisolator genügen.It is expressly understood that no stages are needed in the gate insulator for the 2-phase CCD realized in accordance with this invention. For example, it is possible to work with a double layer of oxide and Hitride applied once to the substrate. In the PaIIe the arrangement of a flat (vertical) channel-stopper layer would already meet a once grown oxide as (Jate isolator.
Ein minimales Haster kann folgendermaßen abgeschätzt werden: Die Überlappung der Elektroden der zweiten Ebene mit denen der ersten Ebene betrage minimal 2 /um. Da die Kante der Elektroden der zweiten Ebene auf die Mitte der Elektroden der ersten Ebene justiert werden kann, erhält man als minimale Gatelänge für die Elektroden der ersten Ebene einen Wert von 4 /um. Mt einem Barrierengebiet von 4 /Um Länge ergibt sich ein minimales Raster von 8 /um.A minimal haster can be estimated as follows: The overlap of the second level electrodes with those of the first level is minimally 2 / um. Since the edge of the second-level electrodes can be adjusted to the center of the first-level electrodes, the minimum gate length for the first-level electrodes becomes 4 / μm. A barrier area of 4 / um length results in a minimum raster of 8 / um.
Ausführungsbeispielembodiment
Die Erfindung soll an einem Ausführungsbeispiel anhand der Zeichnung erläutert werden.The invention will be explained with reference to an embodiment with reference to the drawing.
Es zeigen: Pig. 1: Einzelne Etappen der Herstellung einerIt shows: Pig. 1: Individual stages of making a
ersten Ausführungsvariantefirst embodiment
Fig..2: Zweite AusführungsvarianteFig.2: Second embodiment
Im Ausführungsbeispiel wird von einem p-leitenden Si-Substrat ausgegangen. Selbstverständlich ist die Erfindung auch mit n-leitenden Substraten realisierbar. Die entsprechend einzubringenden Dotierungen sind dann jeweils vom entgegengesetzten Leitungstyp. Desweiteren wird als Elektrodenmaterial polykristallines Silizium angegeben. Selbstverständlich können auch andere geeignete Materialien, insbesondere Suizide, verwendet werden.In the exemplary embodiment, a p-type Si substrate is assumed. Of course, the invention can also be realized with n-type substrates. The correspondingly introduced dopants are then of the opposite conductivity type. Furthermore, polycrystalline silicon is specified as the electrode material. Of course, other suitable materials, especially suicides, can be used.
Die Fig. 1a-c zeigen Schnitte längs der Transportrichtung des zukünftigen ladungsgekoppelten Schieberegisters. In ein p-leitendes Si-Substrat 10 wurde großflächig in den -späteren aktiven Gebieten eine n-Dotierung 11 eingebracht (Pig. 1a). Die Dosis dieser n-Dotierung -11 wurde so bemessen, daß im späteren Betrieb des CCD-Schieberegisters das Gebiet 11 vollständig-an beweglichen Ladungsträgern verarmen kann.Figures 1a-c show sections along the transport direction of the future charge coupled shift register. In a p-type Si substrate 10, an n-doping 11 was introduced over a large area in the -after active regions (Pig. 1a). The dose of this n-type dopant -11 was so dimensioned that in the later operation of the CCD shift register the area 11 can completely deplete on mobile charge carriers.
Die zur lateralen Begrenzung des Schieberegisters notwendigen Kanal-Stopper-Gebiete sind in den Schnittzeichnungen von Pig. 1 und 2 nicht darstellbar. Die Kanal-Stopper-Gebiete sind genügend hoch p-dotierte Gebiete oder eine Kombination von hoher p-Dotierung mit dickem Peldoxid. Die aktiven Gebiete wurden mit dem Gateisolator 13 überzogen» Sehr gut eignet sich als Gateisolator 13 eine Doppelschicht aus thermisch aufgewachsenen SiOp und chemisch abgeschiedenem Si-JiJ,. Aus der ersten abgeschiedenen und dotierten poly~3i-Schicht wurde die erste Slektrcdenkonfigu-." ration 12 herausstrukturiert. !Tun erfolgte großflächig eine Bor-Implantation, die Elektroden 12 dienten als Maske, und es entstanden die leicht p-dotierten Gebiete 14. Durch diese Gebiete 14 werden für den späteren 2-?hasen-Betrieb not?/endige Potentialbarrieren erzeugt.The channel stopper areas necessary for lateral delimitation of the shift register are shown in the sectional drawings of Pig. 1 and 2 can not be displayed. The channel stopper regions are sufficiently high p-doped regions or a combination of high p-type doping with thick peld oxide. The active regions have been coated with the gate insulator 13. "The gate insulator 13 is very well suited as a double layer of thermally grown SiO.sub.p and chemically deposited Si.sub.ij.sub.i. From the first deposited and doped poly-3i-layer, the first sleek-configuration 12 was patterned out. A boron implantation was carried out over a large area, the electrodes 12 served as a mask, and the lightly p-doped regions 14 were formed these areas 14 are generated for the later 2- hare operation emergency potential barriers.
Als nächstes wird die zweite poly-Si-Schicht aufgebracht, dotiert und aus ihr die Elektrodenkonfiguration 15 herausstrukturiert (siehe Pig. 1b). Zwischen den Elektroden 15 und den Elektroden 12 wird keine Isolation benötigt. Hach Herstellung der Lackmaske ίβ erfolgt eine Phosphor-Implantation. Infolge der Maskierung über die Elektroden 12 und 15 sowie die Lackmaske .16 gelangt das Implant nur in den Bereichen 17 in das Halbleitersubstrat.Next, the second poly-Si layer is deposited, doped, and patterned out of it the electrode configuration 15 (see Pig. 1b). No insulation is needed between the electrodes 15 and the electrodes 12. Hach production of the resist mask ίβ is a phosphorus implantation. As a result of the masking via the electrodes 12 and 15 and the resist mask .16, the implant enters the semiconductor substrate only in the regions 17.
Dosis und Energie dieser Phosphorimplantation- sind so bemessen, daß die potentialbarrierenerzeugende Wirkung der Gebiete 14 im vom Phosphorimplant erreichten Gebiete 17The dose and energy of this Phosphorimplantation- are dimensioned so that the potential barrier generating effect of the areas 14 in the area reached by the phosphorimplant 17
kompensiert wird.is compensated.
Pur diese Kompensation.ist es nicht notwendig, daß das Implantationsprofil dieser Phosphorimplantation identisch demjenigen Profil der die Gebiete 14 erzeugenden Borimplantation ist. Es genügt, wenn das Potential in den Gebieten 17 durch Wirken der Phosphor- und Borimplantation sowie der in einem frühen Prozeßschritt eingebrachten Kanaldotierung im CCD-Betriebsmodus annähernd den gleichen Wert erreicht wie in den Gebieten 11.It is not necessary for the compensation profile of this phosphorus implantation to be identical to the profile of the boron implantation producing the regions 14. It is sufficient if the potential in the regions 17 reaches approximately the same value as in the regions 11 by effecting the phosphorus and boron implantation as well as the channel doping introduced in an early process step in the CCD operating mode.
Hach Ablösen der Laclonaske 1ö werden die Elektroden 12 und 15 gemeinsam mit einem Isolierfilm 28 überzogen. Bas kann durch thermische Oxydation des poly-Si erfolgen. Sun wird die dritte poly-Si-Schicht aufgebracht und aus ihr die Blektrodenkonfiguration 18 herausstrukturiert (siehe Pig, 1c). Die Dotierung der poly-Si-Elektroden 18 kann während der später durchzuführenden Source- und Draindiffusion er-Tolgen.After detaching the laclon mask 10, the electrodes 12 and 15 are coated together with an insulating film 28. Bas can be made by thermal oxidation of poly-Si. Sun, the third poly-Si layer is deposited and out of it the lead electrode configuration 18 is patterned out (see Pig, 1c). The doping of the poly-Si electrodes 18 may occur during the source and drain diffusion to be performed later.
Die Strukturierung der dritten poly-Si-Schicht ist relativ grob, längs der Transportrichtung des CCD-Registers kann die Elektrode 18 zusammenhängend bleiben.The patterning of the third poly-Si layer is relatively coarse, along the transport direction of the CCD register, the electrode 18 can remain connected.
Zur weiteren !Fertigstellung des CCD-Registers erfolgen die üblichen Schritte wie Source- und Draindiffusion, Abscheidung Ton Silox, Strukturierung von Kontaktfenstern und Aufbringen einer Al-Leitbahnebene.For further completion of the CCD register, the usual steps such as source and drain diffusion, deposition of Silox clay, structuring of contact windows and application of an Al-Leitbahnebene.
Zum Betrieb werden an die Elektrode 18 die eine Taktphase und an die miteinander leitend verbundenen Elektroden 12 und 15 die andere Taktphase gelegt. In Fig. 1d sind die maximalen Potentiale im leeren Ladungstransportkanal unter der Annahme dargestellt, daß an die Elektroden 12 und 15 ein DC-Potential (z, B. 6 V) und an die Elektrode 18 eineFor operation, the one clock phase is applied to the electrode 18 and the other clock phase is applied to the electrodes 12 and 15 connected to one another in a conductive manner. In Fig. 1d, the maximum potentials are shown in the empty charge transport channel on the assumption that to the electrodes 12 and 15, a DC potential (z, B. 6 V) and to the electrode 18 a
Impulsspannung (z. B. Ulow =0 7, Uhigh =12 7) gelegt wurden. Unter den Elektroden 12 und 15 hat dann das Poten-Pulse voltage (eg U low = 0 7, U high = 12 7) were placed. Under the electrodes 12 and 15, the potential
tial den Verlauf 19, in dein von der Elektrode 18 kontrollierten Bereich" wechselt das Potential im Bhytmus dertial the course 19, in your area controlled by the electrode 18 "the potential in the bhytm of the
TalctSOannung vom "Verlauf 20 für U, ,„ zum Verlauf 21 für x xo «vTalctSOnder from "Course 20 for U,""to Course 21 for x xo" v
In Fig. 2a ist der Aufbau einer zweiten Äusführungsvariante skizziert, bei dem Teilgebiete mit einer flachen Kanal-Stopper-Schicht bedeckt sind. Das CCD wird danach, wie oben bei der ersten Variante beschrieben, bis au der Stufe hergestellt, wie sie in Fig. 1b festgehalten ist. !lach AbIΟΙΟ sen der Lackmaske ΐβ wird eine Phosphorimplantation bei hoher Energie durchgeführt. Die Elektroden 12 und 15 dienen dabei als Maskierung. Die Dosis ist derart bemessen, daß im späteren Betriebsfalle das maximale Potential im leeren Ladungstransportkanal des Gebietes 22 etwa einen Wert 25 erreicht, den man im Gebiet 11 erhalten würde, wenn die' Elektrode 12 auf einem DC-Potential (z. 3. β V) läge, welches dem arithmetischen Mittel aus High- und Lowpegel des benötigten Taktspannungshubes entspräche. Die nachfolgend ausgeführte Borimplantation bei niedriger Energie erzeugt eine flache p-leitende Kanal-Stopper-Schicht 24 im unmittelbaren Oberflächenbereich der nicht maskierten, nur mit dem Gateisolato'r überzogenen Halbleiterbereiche. Die Schicht 24 ist verbunden mit den zur lateralen Singrenzung dienenden Kanal-Stopper-Gebiet en und liegt somit elektrisch auf Substratpotential. Eine dritte Elektrodenkonfiguration ist überflüssig. Die Dotierungsgebiete 23 erzeugen annähernd die gleichen Potentialbarrieren wie die Gebiete 14, wenn die Schicht.24 hauchdünn ist. Wenn die Tiefenausdehnung der Schicht 24 nicht gegenüber der Tiefe der Dotierungszone 14 vernachlässigbar ist, so ist die vom Gebiet 23 erzeugte Potentialbarriere kleiner als die vom Gebiet 14 hervorgerufene. Zur weiteren Pertigstellung des in Pig. 2a skizzierten CCD-Registers erfolgen die üblichen Schritte wie oben anhand der ersten AusführungsVariante erwähnt. Es sei betont, daß die Elektroden 12 und 15 nicht thermisch oxydiert werden müssen. Zur Isolation gegen dieIn Fig. 2a, the structure of a second Äusführungsvariante is sketched, are covered in the sub-areas with a flat channel-stopper layer. The CCD is thereafter, as described above in the first variant, made up to the stage as recorded in Fig. 1b. After the lacquer mask ΐβ has been removed, a phosphorus implantation is carried out at high energy. The electrodes 12 and 15 serve as masking. The dose is dimensioned such that in subsequent operation event of the maximum potential in the empty charge transport channel of the area 22 is approximately reached a value 25 would be obtained in the area 11 when the 'electrode 12 (on a DC potential z. 3. β V ), which would correspond to the arithmetic mean of the high and low levels of the required clock voltage swing. The subsequent low energy boron implantation produces a shallow p-type channel stopper layer 24 in the immediate surface area of the unmasked semiconductor-only plated regions with the gate insulator. The layer 24 is connected to the channel-stopper region serving for lateral comminution and is therefore electrically at substrate potential. A third electrode configuration is unnecessary. The doping regions 23 produce approximately the same potential barriers as the regions 14 when the layer 24 is wafer thin. If the depth extent of the layer 24 is not negligible relative to the depth of the doping zone 14, the potential barrier created by the region 23 is smaller than that produced by the region 14. For further completion of the in Pig. 2a sketched CCD register, the usual steps as mentioned above with reference to the first embodiment variant. It should be emphasized that the electrodes 12 and 15 need not be thermally oxidized. For isolation against the
Al-Leitbahnebene genügt die üblicherweise aufgebrachte Silos-SchichtAl-Leitbahnebene satisfies the commonly applied silos layer
Im Betrieb der zweiten Variante wird an die (miteinander verbundenen) Elektroden 12 und 15 die Taktphase gelegt.In operation of the second variant, the clock phase is applied to the (interconnected) electrodes 12 and 15.
In Pig. 2b sind die Verläufe des maximalen Potentials im leeren Transportkanal dargestellt. Der Verlauf 26 stellt sich ein, ?/enn an den Elektroden 12 und 15 der Lowpegel der Taktspannung liegt, der Verlauf 27 ergibt sich durch Wirken des Highpegels. Der Verlauf 25 wird durch die auf Substratpotential liegende dünne p-leitende Schicht 24 und die unter ihr liegenden Dotierungen bestimmt.In Pig. 2b shows the curves of the maximum potential in the empty transport channel. The curve 26 is established when the low level of the clock voltage is applied to the electrodes 12 and 15, the profile 27 results from the effect of the high level. The course 25 is determined by the thin p-type layer 24 lying at substrate potential and the dopants lying below it.
Claims (4)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD26647784A DD231896A1 (en) | 1984-08-21 | 1984-08-21 | LOAD-COUPLED COMPONENT (CCD) |
| DE19853527949 DE3527949A1 (en) | 1984-08-21 | 1985-08-03 | CHARGED COUPLING COMPONENT (CCD) |
| GB8520752A GB2164205B (en) | 1984-08-21 | 1985-08-19 | Charge-coupled device (ccd) |
| JP18115885A JPS6187370A (en) | 1984-08-21 | 1985-08-20 | Charge coupled element |
| FR8512565A FR2569486A1 (en) | 1984-08-21 | 1985-08-21 | CHARGE COUPLING COMPONENT (CCD) IN PARTICULAR IN THE APPLICATION OF MICROELECTRONICS |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD26647784A DD231896A1 (en) | 1984-08-21 | 1984-08-21 | LOAD-COUPLED COMPONENT (CCD) |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD231896A1 true DD231896A1 (en) | 1986-01-08 |
Family
ID=5559802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD26647784A DD231896A1 (en) | 1984-08-21 | 1984-08-21 | LOAD-COUPLED COMPONENT (CCD) |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS6187370A (en) |
| DD (1) | DD231896A1 (en) |
| DE (1) | DE3527949A1 (en) |
| FR (1) | FR2569486A1 (en) |
| GB (1) | GB2164205B (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2641416A1 (en) * | 1988-12-30 | 1990-07-06 | Thomson Composants Militaires | METHOD FOR MANUFACTURING CHARGE TRANSFER DEVICE |
| JPH02266537A (en) * | 1989-04-07 | 1990-10-31 | Mitsubishi Electric Corp | Charge transfer device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3931674A (en) * | 1974-02-08 | 1976-01-13 | Fairchild Camera And Instrument Corporation | Self aligned CCD element including two levels of electrodes and method of manufacture therefor |
| GB2009503B (en) * | 1977-10-06 | 1982-02-10 | Gen Electric Co Ltd | Charge coupled devices |
| US4229752A (en) * | 1978-05-16 | 1980-10-21 | Texas Instruments Incorporated | Virtual phase charge transfer device |
-
1984
- 1984-08-21 DD DD26647784A patent/DD231896A1/en not_active IP Right Cessation
-
1985
- 1985-08-03 DE DE19853527949 patent/DE3527949A1/en not_active Withdrawn
- 1985-08-19 GB GB8520752A patent/GB2164205B/en not_active Expired
- 1985-08-20 JP JP18115885A patent/JPS6187370A/en active Pending
- 1985-08-21 FR FR8512565A patent/FR2569486A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR2569486A1 (en) | 1986-02-28 |
| GB8520752D0 (en) | 1985-09-25 |
| JPS6187370A (en) | 1986-05-02 |
| DE3527949A1 (en) | 1986-03-27 |
| GB2164205B (en) | 1989-05-17 |
| GB2164205A (en) | 1986-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2502235C2 (en) | ||
| DE4116690C2 (en) | Element isolation structure of a semiconductor device and method of manufacturing the same | |
| DE2930630C2 (en) | Semiconductor component and method for its manufacture | |
| DE4424933C2 (en) | Method for producing a dynamic memory cell | |
| DE2705503C3 (en) | Semiconductor memory device | |
| DE4208537C2 (en) | MOS-FET structure and process for its manufacture | |
| DE3037431A1 (en) | METHOD FOR THE PRODUCTION OF ELECTRICALLY PROGRAMMABLE FIXED VALUE STORAGE IN MOS TECHNOLOGY | |
| CH661150A5 (en) | METHOD FOR PRODUCING A NARROW NUT IN A SUBSTRATE AREA, IN PARTICULAR A SEMICONDUCTOR SUBSTRATE AREA. | |
| DE69330922T2 (en) | Image sensor and manufacturing process | |
| DE2454705A1 (en) | CHARGE COUPLING ARRANGEMENT | |
| DE2926334C2 (en) | ||
| DE102005009019B4 (en) | Transistor arrangement with gate spacer structures and method for their preparation | |
| DE3751342T2 (en) | Semiconductor imaging device. | |
| DE2504088A1 (en) | CHARGE-COUPLED ARRANGEMENT | |
| DE19900610A1 (en) | Power semiconductor device e.g. a transistor or diode is protected against external contamination | |
| DE2634312C2 (en) | CCD device operable with two-phase clock signals | |
| DE2748222A1 (en) | CONDENSER TANK ARRANGEMENT | |
| DE69025784T2 (en) | Non-volatile memory semiconductor device | |
| DE4140173C2 (en) | DRAM and method for its production | |
| DE2216060C3 (en) | Charge coupled device with a planar charge storage medium | |
| DD231896A1 (en) | LOAD-COUPLED COMPONENT (CCD) | |
| DE2029058C2 (en) | Semiconductor arrangement with at least two field effect transistors with insulated gate electrode and method for their production | |
| DE69225693T2 (en) | METHOD FOR PRODUCING A CHARGE TRANSFER ARRANGEMENT WITH AN OVERFLOW SYSTEM | |
| DD231895A1 (en) | LOAD-COUPLED CONSTRUCTION ELEMENT WITH VOLUME CHANNEL (BCCD) | |
| DE2837485A1 (en) | METHOD FOR PRODUCING A CHARGED-COUPLED ARRANGEMENT FOR SENSORS AND STORAGE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |