DD224958A1

DD224958A1 - Schaltungsanordnung fuer frequenzmesser

Info

Publication number: DD224958A1
Application number: DD26197684A
Authority: DD
Inventors: Werner Kuehnel
Original assignee: Staatliche Hauptlastverteilung
Priority date: 1984-04-16
Filing date: 1984-04-16
Publication date: 1985-07-17

Abstract

Die Erfindung betrifft eine Schaltungsanordnung fuer hochaufloesende Tieffrequenzmessung, die sich auf das Gebiet der Netzfrequenzmessung bezieht. Ziel der Erfindung ist eine Schaltungsanordnung, die mit geringem Bauelementeaufwand zur Bestimmung der Netzfrequenz durch digitale Messung der Periodendauer mit Mikroprozessoren dient. Das Wesen der Erfindung besteht in der Ausmessung von einer Anzahl P von Perioden der Messgroesse, die in Zaehlerkanaelen 1...k durch Referenztakte fref ausgemessen werden, gesteuert durch die Messflanken ueber ein D-Flip-Flop und ein Tor G. Die Messzeit wird durch den Periodenzaehler gegeben, dessen Ausgangssignal Pa das Tor G ueber das D-Flip-Flop sperrt. Gleichzeitig wird ein Interrupt im Mikroprozessor wirksam zur Zaehlerstandsuebernahme, Zaehlerruecksetzung und Frequenzberechnung. Mit der naechsten Messflanke wird der Messzyklus neu gestartet. Zur Gewinnung der Referenztakte dient ein Normalgenerator mit nachgeschaltetem Frequenzteiler Ft. Fig. 2

Description

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung zur Bestimmung der Netzfrequenz durch digitale Messung der Periodendauer in Anzeige-, Fernmeß- und Regelgeräten der Energiewirtschaft.

Charakteristik der bekannten technischen Lösungen

Es sind Schaltungsanordnungen für Frequenzmesser bekannt, die vorwiegend nach dem Frequenzvervielfachverfahren arbeiten. Aus den OS 1591994 und OS 2204225 sind Schaltungsanordnungen bekannt, die eine direkte Messung der vervielfachten Frequenz in Zählern gestatten. Die realisierbare mögliche Vervielfachung beträgt etwa lOOfach. Aus der AS 2247693 ist eine Schaltungsanordnung bekannt, bei der zur Messung der Wiederholfrequenz die Zählung von Hilfsimpulsgruppen in einem Zeitintervall erfolgt. Die Anfangs- und Endteilintervalle werden gesondert ausgemessen. Nach gleichem Prinzip arbeiten die Schaltungen in den PS 134262 und PS 150116. Aus der OS 2009833 ist eine Schaltungsanordnung bekannt, die eine Periodendauermessung mit nachfolgender Umrechnungsschaltung durchführt. Diese Schaltungsanordnungen (1591 994,2204225) haben den Nachteil, daß sie für höhere Meßwertauflösungen und für kurze Meßzeiten ungeeignet sind und einen relativ hohen materiellen und finanziellen Aufwand erfordern. Die Gesamtschaltungsanordnung der AS 2247693 ist ebenfalls materiell und finanziell sehr aufwendig. Weiterhin besteht der Nachteil (2009833), daß exakte hochauflösende Messungen der Tieffrequenz aus der Periodendauermessung mit der analogen Frequenzinversion nicht durchführbar sind.

Ziei der Erfindung

Ziel der Erfindung ist es, eine Schaltungsanordnung zu schaffen, die die oben genannten Nachteile nicht aufweist. Ein weiteres Ziel der Erfindung besteht darin, eine Schaltungsanordnung, mit der eine hochauflösende Netzfrequenzmessung durch Periodendauerauszähtung unter Verwendung der Mikroprozessortechnik auch für kleine Meßintervalle mit minimierbarem Schaltungsaufwand zu schaffen.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, die Frequenzbestimmung durch Periodendauermessung so weit zu entwickeln, daß mit geeigneter Schaltungsanordnung zur Zeitsteuerung und Zählung unter Verwendung von Mikroprozessorsystemen eine hochauflösende Frequenzmessung, insbesondere Netzfrequenzmessung realisierbar wird.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Periodendauerzeitmessung in Zählerschaitungen erfolgt, die von Mikroprozessorsystemen ausgelesen und zurückgesetzt werden können. Eine Steuerschaltung dient dabei zur Ermittlung der Periodendauer sowie der Steuerung der zu zählenden Referenztakte. Die Steuerschaltung besteht aus einem Periodenzähler PZ, der für eine vorgebbare Anzahl auszumessender Perioden ρ programmierbar ist, einem Steuer-Fiip-Flop mit nachgescha/tetem Tor G für die Torung der Referenztakte f._ef und der Referenztakterzeugung, bestehend aus Normalgenerator f₀ mit nachgeschaltetem einstellbarem (n) Frequenzteiler FT.

Die zu bestimmende Periodendauer wird dadurch gemessen, daß mit der ersten Meßflanke das D-Flip-Flop gesetzt und das Tor G für die Referenztakte i_ni geöffnet wird. Es gelangen nur solange Takte zu den Zählern 1 ...k, T_M = ζ · T_ref, bis der Periodenzähler entsprechend seiner vorprogrammierten Teilerzahl ρ nach p-gezählten Perioden ein Ausgangssignal P_a abgibt, wodurch das Steuer-Flip-Flop zurückgesetzt (RESET) und das Tor G gesperrt wird. Gleichzeitig wird für den Mikroprozessor ein Interruptsignal zum Start des Mikroprogramms ausgelöst, damit die Zählerkanäle ausgelesen und zurückgesetzt und die Inversionsrechnung erfolgen können.

Die wirksame Meßzeit beträgt dabei

T_M = P · T

und die zu messende Frequenz erhält man aus

Mit der nächsten Meßflanke (z. B. positiver Nulldurchgang der Meßspannung) wird das D-Flip-Flop gesetzt, und es beginnt der nächste Meßzyklus.

Die nicht ausmeßbare Periode der Meßspannung dient für den Prozessor zur Zählerstandsübernahme und Zählerrücksetzung.

— Fig. 1 — und — Fig. 2 —

-з- 261 976 6

Die Referenztafcte für die Periodendauermessung werden von einem hochkonstanten Normalgeneraior mit der Quarzfrequenz f_o und dem nachgeschalteten Frequenzteiler FT erzeugt zu

wobei η das einstellbare Teilverhältnis darstellt.

Mit geeigneter Normalfrequenz f₀ und der notwendigen Anzahl von Meßperioden ρ kann eine beliebig hohe Auflösung des Meßwertes erzielt werden. Die dabei erforderliche Anzahl von Zählerkanälen bestimmt sich nach ^L = 2 -^S*^1:

к stellt die Anzahl der 8 bit-Binärzähler dar.

Ausführungsbeispiel

Die Erfindung wird anhand Ftg.3, die ein Blockschaltbild unter Verwendung eines Zähler-Zeitgeberschaltkreises (CTC) darstellt, näher erläutert.

In der Schaltungsanordnung ist der programmierbare Periodenzähler PZ im CTC-Baustein auf Kanal K0 enthalten, der von den positiv oder negativ programmierbaren Flanken gesteuert wird, die in der Eingangsschaltung ES, bestehend aus Optokoppler und impuisformerstufe erzeugt werden. Ferner ist zur Erzeugung der Referenzimpulse f_ref ein Quarzgenerator von f₀ = 1 MHz

mit nachgeschaltetem Frequenzteiler FT vorhanden. Es wird eine Referenztaktfrequenz von ^fo erzeugt.

^fref - ~

Das D-Flip-Flop dient als Zeitsteuerglied und wird von der ersten Flanke der Meßfrequenz gesetzt, wodurch über das Tor G die Referenztakte zu den Zählerkanälen 1,2 und 3 gelangen. Nach Einzahlung der vorprogrammierten Periodenzahl ρ wird über den Ausgang des Zählerkanals K 0 ein Signal ausgegeben, das durch Rücksetzung des D-Flip-Flops das Tor G für die Referenztakte sperrt. Da hier die Zählerkanäle positive Impulse ausgeben, muß zur Rücksetzung des D-Flip-Flops das Signal durch den Inverter N negiert werden. Mit Ausgabe des Signals durch K 0 wurd durch diesen Kanal gleichzeitig über den CTC-Baustein an den Prozessor ein Interruptsignal gegeben zum Start des Mikroprogrammes für das Auslesen und Rücksetzen der Zählerkanäle KI, K2 und КЗ sowie für den Start des Inversionsprogrammes zur Frequenzbestimmung.

Bei der Initialisierung des CTC-Schaltkreises muß hier der Kanal K 5) als Zähler mit Interruptfreigabe programmiert werden. Die nächstfolgende positive Meßflanke startet — bei Netzfrequenzmessung nach ca. 20ras— den nächsten Meßzvklus durch Setzen des D-Fiip-Flops und Öffnen des Tores G. Im Kanal K 3wird selbsttätig die einprogrammierte Periodenzahl nachgeladen

Mit den Zählkanälen K1, K2 und КЗ ist mit dieser Schaltungsanordnung eine Meßwertauflösung von

srreichbar.

Das gestartete Inversionsprogramm muß die Gleichung

r; 1

- °z

lösen

Bei Wahl der Referenztaktfrequenz muß die im CTC-Schaltkreis maximal verarbeitbare Grenzfrequenz beachtet werden.

Die Faktoren der Meßkonstanten

% ³T * ^fo

werden nach den Meßaufgaben ausgewählt:

— Anzahl der Meßperioden ρ (= Zeitkonstante für K 0): Tm aus Meßzeit

— Teilverhältnis η der Normalfrequenz f„:

aus der Referenztaktfrequenz f._ei, die abhängig ist von der Grenzfrequenz der Zählerkanäle, der Meßzeit T_M und der Zählerkanalkapazität

Bei Einsatz dieser Schaltungsanordnung für die Netzfrequenzmessung kann mit dem programmierbaren Periodenzähler K 3 die Anzahl der auszumessenden Perioden zwischen ρ = 1 und ρ = 255 gewählt werden, was einer Meßzeit von ca. 20 ms bis 5,10s entspricht! Mit der vorgestellten Schaltungsanordnung sind mittels Mikroprozessor auch abgeleitete Meßwerte, wie Frequenzänderungsgeschwindigkeit und Mittelwerte bestimmbar und Richtigkettskoiitrollen mit Signalisierungen ausführbar. Durch Anschluß von Anzeige- und Bedienelementen an die Mikroprozessoranordnung nach bekannten Verfahren lassen sich komplette Frequenzanzeigegeräte mit geringem Aufwand realisieren.

Claims

- 2 - 261 976 6

Erfindungsansprüche:

1. Schaltungsanordnung für Frequenzmesser, insbesondere für Netzfrequenzmessung, unter Verwendung von Zählerschaltkreisen, gekennzeichnet dadurch, daß das D-Flip-Flop mit nachgeschaltetem Tor die Referenztaktfrequenz tort, dabei wird das D-Flip-FIop direkt von einer Meßflanke des in der Eingangsschaltung aufbereiteten Meßsignals gesetzt und das Tor geöffnet, über das die Referenztakte zu den Zählerkanälen 1... к gelangen bis der Periodenzähler PZ ein Ausgangssignai erzeugt, daß das D-Flip-F!op zurücksetzt und das Tor G sperrt, dabei wird gleichzeitig in der Übernahmezeit (TU) ein Interruptsignal zum Mikroprozessor für das Auslesen und Rücksetzen der Zählerkanäle 1 ...k sowie für die Frequenzinversion gegeben.
2. Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß ein vorhandener Normalfrequenzgenerator für die Erzeugung der Referenztakte und ein nachgeschalteter Frequenzteiler FT zur Realisierung unterschiedlicher Meßzeiten und Meßwertauflösungen dient.
3. Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß zur Messung der Periodendauer die Systemfrequenz des Mikroprozessorsystems genutzt wird.
4. Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß für den Referenzteiler FT CTC-Kanäle genutzt werden.
5. Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß anstelle des D-Flip-Flop jedes beliebige Flip-Flop wie RS oder JK-Fiip-Flop eingesetzt wird. Zur Flankensteuerung des RS-Flip-Flops wird ein Differenzierglied oder andere Impulsverkürzungsschaltung vorgesehen.

Hierzu 2 Seiten Zeichnungen