DD210776A1 - Geraet zur protokollierung des programmablaufes - Google Patents

Abstract

Geraet zur Protokollierung d. Programmablaufes fuer Test u. Service von Mikrorechnersystemen. Ziel d. Erfindung ist d. Erstellung leicht auszuwertender u. aussagekraeftiger Befehlsadressprotokolle mit einfachen, billigen Mitteln. Aufgabe d. Erfindung ist ein transportables Geraet, d. aus einem ueber einen internen Bus mit einem Mikrorechner u. einer Eingabe/Ausgabe-Anschlusssteuerung verbundenen Speicher fuer ein Befehlsadressprotokoll besteht. D. Speicher ist ueber Daten-, Adress- u. Steuerleitungen des internen Bus mit einer durch eine Steuerleitung d. Mikrorechners aktivierbare u. an d. Systembus d. zu testenden Mikrorechnersystems angeschlossene Speichersteuereinheit verbunden. Innerhalb d. Speichersteuereinheit sind Adressleitungen d. Systembus ueber eine Umsetzschaltg. an ein 1. Tor, an eine Einschreibfreigabeschaltg. u. einen Adressvergleicher gefuehrt. D. Einschreibfreigabeschaltung ist eingangsseitig mit Datenleitungen d. Systembus u. ausgangsseitig mit d. Umsetzschaltung verbunden. Steuerleitungen d. Systembus, Steuerleitungen d. intern. Bus, d. Adressvergleicher, der Adresszaehler, die Umsetzschaltung, das 1. Tor, d. 3. an den Zaehlerangeschlossene Tor u. das 4. Tor sind einer Steuerlogik verbunden.

Description

243747 1

Titel der Erfindung

Gerät zur Protokollierung des Programmablaufes

Anwendungsgebiet der Erfindung

Die Erfindung bezieht sich auf das Gebiet der digitalen Steuerungstechnik und ist vorteilhaft für Test und Service von Mikrorechnersystemen wie beispielsweise numerischen Steuerungen ein·- setzbar.

Charakteristik der bekannten technischen Lösungen

Die Entwicklung eines Mikrorechnersystems für einen konkreten Anwendungsfall in der Praxis ist in die Hardware*- und Software-Entwicklung unterteilt. Für beide Seiten der Entwicklung bietet der Hersteller des Mikrorechners Entwicklungshilfen an. Die komforr· tabelsten Entwicklungshilfen stellen dabei die Entwicklungssysteme dar. Dies sind speziell entwickelte Mikrorechner mit umfangreicher Software zur Einsatzvorbereitung des zukünftigen Systems.

243747 1

Das Mikrorechner-Entwicklungssystem MRES 20 des VEB Kombinat Robotron ist besonders für den Einsatz bei der Software-Ent·- wicklung für das K 1520- Mikrorechnersystem vorgesehen. Es errraöglicht die Programmerstellung, die Programmtestung und auch eine Analyse von Programmen. Ein Anwendersystem kann über spezielle Mittel an das Entwicklungssystem angeschlossen werden, um in einem Echtzeittest den tatsächlichen Programmablauf überprüfen zu können, für die Protokollierung von beispielsweise Befehlsadressen ist dabei ein Echtzeitspeicher vorgesehen. Mittels dieser Adreßprotokolle lassen sich Fehler im Programm·- ablauf feststellen.

Diese Methode der Fehleranalyse ist nicht nur für die Zeit der Entwicklung eines Mikrorechnersystems von besonderem Intesse, sondern auch für den Servicefall bei praktisch eingesetzten Systemen wie numerischen Steuerungen. Dafür ist allerdings das MRES 20 nicht konzipiert. Durch sein umfangreiches Funktionsrspektrum erfordert es den entsprechenden gerätetechnischen Aufwand und kann zu Serviceeinsätzen nicht mitgeführt werden. Mit einem "Test- und Servicegerät für Mikrorechnersysteme'¹ (DD-WP 155 215) wird demgegenüber ein transportables Gerät zur Durchführung einer Vielzahl von Testfunktionen unter Echtzeitbedingungen vorgestellt, das für MikrorechnerHAnwendersysteme eingesetzt werden soll. Das Gerät besteht im wesentlichen aus einer- zentralen Recheneinheit, Speicherbaugruppen, Ein/Ausgabe^- bäugruppen und den test- und servicespezifischen Baugruppen für Testpunkte, für Fremdprogramme, für direkten Zugriff, für den Einzelschrittbetrieb und einem Archivspeicher, einer Simulationsbaugruppe u. a.

Mit diesem, über einen Koppeladapter an den Mikrorechner-Anwendersystembus anschließbaren Gerät sind eine Vielzahl von Testr· funktionen ausführbar, u. a. auch die Beobachtung der Programmabarbeitung im Echtzeitbetrieb. Die Baugruppe Archivspeicher dient dabei der zeitweisen Abspeicherung von Adreß-, Daten-

243747 1

und Steuersignalen. Dazu wird mit jedem neuen Maschinenzyklus der zentralen Recheneinheit des Anwendersystems eine neue ZeIr Ie des Speichers adressiert und in diese die jeweils aktuelle Belegung der Adreß-, Daten:- und Steuersignale des Anwendersystems eingeschrieben. Damit enthält der Archivspeicher neben anderen Daten auch die Befehlsadressen. Bei bestimmten, mehrfach auszug führenden Befehlen werden die gleichen Informationen mehrfach in den Archivspeicher geschrieben. Abgesehen davon, daß der Archivspeicher schnell gefüllt ist, erfordert die Auswertung der Informationen viel Zeit und das Protokoll ist aufgrund der Rejdundanz wenig aussagekräftig. Die gleichen Aussagen treffen auch für das MRES 20 zu.

Obwohl es sich bei dem bekannten Test- und Servicegerät (DDrWP 155 215) um ein transportables Gerät handelt, ist es doch funktionell und gerätetechnisch umfangreich und damit zu teuer, um lediglich für die Erstellung von Befehlsadreßprotokollen im Servicefall verwendet zu werden.

Ziel der Erfindung

Ziel der Erfindung ist es, mit einfachen,billigen Mitteln aussägekräftige und leicht auszuwertende Befehlsadreßprotokolle zur effektiven Suche nach stochastisch auftretenden Programnl·- oder Systemfehlern zu erstellen.

Darlegung des Wesens der Erfindung

Aufgabe der Erfindung ist es, ein transportables Gerät zur Protokollierung des Programmablaufes in Mikrorechnersystemen zu schaffen. Das Gerät enthält einen Speicher für das Befehlsadreßprotokoll, einen Mikrorechner und eine Eingabe/Ausgabe-Anschlußsteuerung, die miteinander über einen internen Bus verbunden sind.

Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Speicher zmr Aufzeichnung des Befehlsadreßprotokolls über Daten-,

243747 1

Adreß- und Steuerleitungen des internen Bus mit einer durch eine Steuerleitung des Mikrorechners aktivierbare und an den Systentbus des zu testenden Mikrorechnersystems angeschlossene Speichersteuereinheit verbunden ist.

Die Adreßleitungen des zu testenden Mikrorechnersystems sind innerhalb der Speichersteuereinheit über eine Umsetzschaltung an ein erstes Tor, außerdem an erste Eingänge einer Einschreibfreigabeschaltung und an einen ersten Adreßvergleicher, an dessen anderen Eingang ein vom Mikrorechner beschreibbarer Adreßspeicher geschaltet ist, geführt. Die Datenleitungen des zu testenden Mikrorechnersystems sind mit zweiten Eingängen der Einschreibfreigabeschaltung verbunden, deren Ausgang an einen Steuereingang der Umsetzschaltung geschaltet ist. Die Ausgänge des Adreßzählers sind mit einem zweiten, durch den Mikrorechner lesbaren und einem dritten Tor verbunden. Die Steuerleitungen des zu testenden Mikrorechnersystems sind über eine Steuerlogik an ein viertes Tor geführt. Die Steuerlogik ist mit einem Ausgang des ersten Adreßvergleichers, mit einem Eingang des Adreßzählers und mit Steuereingängen des ersten bis vierten Tores verbunden. Ausgänge des ersten, dritten und vierten Tores sind an den Speir· cher geführt. Die Steuerleitung des Mikrorechners ist mit Steuereingängen des Adreßspeichers, des zweiten Tores und der Steuerrlogik verbunden.

Weiterhin sind die ersten Eingänge innerhalb der Einschreibfreigabeschaltung an erste Eingänge eines zweiten Adreßvergleichers und über eine Verzögerungsschaltung an dessen zweite Eingänge und die zweiten Eingänge der Einschreibfreigabeschaltung an einen Dekoder geführt. Ausgänge des zweiten Adreßvergleichers und des Dekoders sind über ein UND-Glied verknüpft mit dem Ausgang der Einschreibfreigabeschaltung verbunden.

Der Speicher für das Befehlsadreßprotokoll stellt das zentrale Element des Gerätes dar. Zum Protokollieren der vom zu testenden

243747 1

Mikrorechnersystem durchlaufenen Adressen arbeitet er mit der Speichersteuerung als Teilsystem 1. Zur Auswertung des Befehlsadreßprotokolls wird der Speicher mit dem Mikrorechner und der Eingabe/Ausgabe-Anschlußsteuerung als Teilsystem 2 betrieben. Dabei ist stets nur ein Teilsystem auf dem internen Bus des Gerätes aktiv, wobei beim Einschalten das Teilsystem 2 die Priorität erhält. Die Speichersteuerung hat die Aufgabe, die auf den Adreßleitungen des zu testenden Mikrorechnersystems anliegenden 16-bit-Adressen so aufzubereiten, daß sie als zwei aufeinanderfolgende 8-bit-Daten im Speicher des Gerätes abgespeichert werden. Die dazu notwendigen Mittel sind in der Umsetzschaltung enthalten.

Vor dem Abspeichern sind die 16-bit-Adressen so zu selektieren, daß nur Adressen im Befehlsholezyklus aufbereitet werden. Um zu erkennen, wann ein Befehlsholezyklus abläuft, wertet die Steuerlogik die Signale auf den Steuerleitungen des zu testenden Mikrorechnersystems aus und schreibt dann die umgesetzten Daten zeitlich richtig eingetaktet über das erste Tor auf den internen Datenbus. Der Adreßzähler liefert von der Steuerlogik gesteuert die notwendigen 16-bit-Adressen für den Speicher die wiederum von der Steuerlogik gesteuert über das dritte Tor auf den internen Bus gegeben werden.

Weiterhin ist in der Speichersteuerung eine Einschreibfreigaberschaltung vorgesehen. Sie dient dem Zweck, einen sogenannten Blockbefehl zu erkennen. Dabei handelt es sich um einen Befehl, mittels dessen mehrfach gleiche Operationen mit verschiedenen Daten ausgeführt werden. Das führt dazu, daß in einigen aufeinanderfolgenden Befehlsholezyklen immer die gleiche Befehlsadresse auf den Adreßleitungen ansteht. Die Einschreibefreigabeschaltung gewährleistet das einmalige Abspeichern dieser Befehlsadresse.

Der in der Speichersteuerung vorgesehene erste Adreßvergleicher vergleicht die Adressen auf den Adreßleitungen des zu testenden Mikrorechnersystems mit einer vom Mikrorechner des Gerätes in einen Adreßspeicher eingetragenen Abbruchadresse.

243747 1

Bei Übereinstimmung der beiden Adressen wird durch die Steuerlogik die Blockierung des ersten, dritten und vierten Tores ausgelöst und damit die weitere Einspeicherung unterbunden. Die Busregie innerhalb des Gerätes wird dann vom Mikrorechner übernommen. Der Zählerstand des Adreßzählers ist über das zweite Tor lesbar.

Die im Speicher enthaltenen Informationen können nun unter Steuerung des Mikrorechners zur Anzeige gebracht oder ausgedruckt werden, um den Zustand des zu testenden Mikrorechnersystems auszuwerten und vorhandene Programm- oder Systemfehler zu erkennen.

Ausführungsbeispiel

Die Erfindung wird anhand der Zeichnungen näher erläutert. Es zeigen

Fig.- 1 die prinzipielle Schaltung des erfindungsgemäßen Gerätes zur Protokollierung des Programmablaufes,

Fig. 2 eine Ausführungsform der im Gerät enthaltenen Speichersteuerung.

Bezugnehmend auf Fig. 1 sind mit dem internen Bus IB des Gerätes eine an den Systembus SB des zu testenden Mikrorechnersystems angeschlossene Speichersteuereinheit ST, der Speicher für das Befehlsadreßprotokoll SP_s der Mikrorechner M und die mit der Tastatur T, Anzeige A, dem Leser L und dem Stanzer S verbundene Eingabe/Ausgabe-Anschlußsteuerung AST verknüpft.

Das Gerät arbeitet folgendermaßen.

Zur Fehlersuche in Mikrorechnersystemen ist es von Interesse, den Programmablauf im Echtzeitbetrieb zu beobachten und insbesondere bestimmte Informationen wie Befehlsadressen aufzuzeichnen. Zum Abspeichern des Befehlsadreßprotokolls ist der Speicher SP vorgesehen, der während des Echtzeitbetriebs über die Speichersteuerung ST mit Befehlsadressen gefüllt wird. Beim Einschalten des

2Λ3747 1

Geräts aktiviert der Mikrorechner M die Speichersteuerung ST, damit diese die entsprechenden Adreßr· und Steuersignale und die umgewandelten Befehlsadressen zum richtigen Zeitpunkt an den Speicher SP liefert. Zur Auswertung der abgespeicherten Informationen bildet der Speicher SP mit dem Mikrorechner M und der Eingabe/Ausgabe-Anschlußsteuerung AST eine Einheit. Bezugnehmend auf Fig. 2 soll die Arbeitsweise der Speicher?- steuerung ST näher erläutert werden, wobei unter dem Systemrbus SB die Adreß-, Daten- und Steuerleitungen ADR, DAT, STE des zu testenden Mikrorechnersystem und unter dem internen Bus IB des Geräts Adreß-, Daten- und Steuerleitungen ADR, DAT, STE und die Leitungen Portausgang PA, Porteingang PE und Portsteuerung PS zu verstehen sind.

Die Adreßleitungen ADR des Systembus SB sind über die Speicher S 1, S 2 und die UND-Glieder G 1, G 2 innerhalb der Umsetzschaltung US an das Tor T 1, an den Adreßvergleicher AV 2 und über die Verzögerungsschaltung V an den Adreßvergleicher AV 2 innerhalb der Einschreibfreigabeschaltung EFS und an den Adreßr vergleicher AV 1 geführt, an den auch der vom Mikrorechner M schreibbare Adreßspeicher ÄS geschaltet ist. Die Datenleitungen DAT des Systembus SB sind mit dem Dekoder D der Einschreibfreigabeschaltung EFS verbunden, dessen Ausgang und der Ausgang des Adreßvergleichers AV 2 über das UNDr-Glied G 4 verknüpft an Steuereingänge, der UND-Glieder G 1 und G 2 geschaltet sind. Die Ausgänge des Adreßzählers Z sind mit dem durch den Mikrorechner M lesbaren Tor T 2 und dem Tor T 3 verbunden. Die Steuerleitungen STE des Systembus SB sind über die Steuerlogik SL das Tor T 4 geführt. Die Steuerlogik SL ist an den Ausgang des Adreßvergleichers AV 1 und an die Portsteuerung PS, die gleichzeitig an den Adreßspeicher AS und das Tor T 2 geführt ist, angeschlossen. Ausgänge der Steuerlogik SL sind mit den Speichern S 1, S 2, mit dem UNDrGlied G 2 und über den Negator G 3 mit dem UND-Glied G, mit dem Adreßzähler Z und mit den Toren T 1, T 3 und T 4 verbunden. Ausgänge des Tores T 1 sind auf Datenleitungen DAT, Ausgänge des Tores T 3 auf Adreßleitungen ADR, Ausgänge des Tores T 4 auf Steuerleitungen STE, Ausgänge des

243747 1

Tores T 2 auf den Porteingang PE und Eingänge des Adreßspeichers AS auf den Portausgang PA des internen Bus IB geführt.

Die Speichersteuerung arbeitet folgendermaßen.

In der Umsetzschaltung US werden die auf den Adreßleitungen ADR anstehenden 16-bit-Adressen in zwei Speicher S 1, S 2 zu je 8-bit getaktet von der Steuerlogik SL eingeschrieben. Im vorliegenden Anwendungsbeispiel werden die Adressen nur im Befehlsholezyklus registriert, da sich diese Befehlsadreßprotokolle gut mit den Rechnerausdrucken der Programme vergleichen lasseh. Es ist aber ebenfalls möglich, in anderen Maschinenzyklen der Befehlsabarbeitung auftretende Adressen abzuspeichern. Die Information über den entsprechenden Maschinenzyklus entnimmt die Steuerlogik SL den Steuersignalen des Systembus SB. Über die UND-Glieder G 1 und G 2 werden durch den Negator G 3 wechselseitig gesteuert das niederwertige bzw. das hö'herwertige Byte der Adresse an das Tor T 1 angelegt, von dem es dann von der Steuerlogik SL zeitlich getaktet auf den internen Bus IB abgegeben wird.

Eine wichtige Aufgabe kommt der Einschreibfreigabeschaltung EPS zu. Häufig angewandte Befehle stellen Blockbefehle dar wie beispielsweise Block-Transport-Befehle oder Block-Such-Befehle. Die Abarbeitung dieser Befehle erfordert in der Regel eine mehrmalige Wiederholung des Befehlsholezyklusses. Die Befehlsadresse ist dabei immer gleich. Diese mehrfach abzuspeichern, belastet nur die Speicherkapazität, ergibt aber keine neuen Aussagen über den Zustand des zu testenden Mikrorechnersystems. Die Einschreibfreigabeschaltung EPS gewährleistet, daß die Befehlsadresse des Blockbefehls nur einmal abgespeichert wird. Dazu werden mittels Adreßvergleicher AV 2 die Befehlsadressen zweier aufeinanderfolgender Befehlsholezyklen verglichen. Bei Übereinstimmung der Adressen und bei gleichzeitiger Dekodierung des auf den Datenleitungen DAT des Systembus SB anliegenden Befehlscodes eines Blockbefehls gibt das UND-Glied G 4 ein Sperrsignal an die UND-Glieder G 1 und G 2.

243747 1

Der in der Speichersteuerung ST vorgesehene Adreßzähler Z ist als 16-bit-Zähler ausgeführt und liefert über das Tor T 3 die Adressen für den Speicher SP. Fortgeschaltet wird der Adreßzähler Z von der Steuerlogik SL in Abhängigkeit von den Steuersignalen des zu testenden Mikrorechnersystems.

Über Tor T 4 werden von der Steuerlogik SL aufbereitete und für die Einspeicherung in den Speicher SP notwendige Steuersignale bereitgestellt.

Der Adreßvergleicher AV 1 vergleicht die jeweils anstehende Adresse auf dem Systembus SB mit einer durch den Mikrorechner M über den Portausgang PA im Adreßspeicher AS bereitgestellten Abbruchadresse. Bei Übereinstimmung gibt die Steuerlogik SL ein Sperrsignal an die Tore T 1, T 3 und T 4 und verhindert damit das Einspeichern weiterer Befehlsadressen.

Bei Beendigung des Einspeicherns übernimmt der Mikrorechner M die Busregie über den internen Bus IB. Der Zählerstand des Adreßzählers Z ist über Tor T 2 vom Mikrorechner M lesbar. Die _N Auswertung des Speicherinhalts erfolgt unter der Leitung des Mikrorechners M.

Das aus einer geringen Anzahl von Baugruppen zusammengesetzte Gerät zur Protokollierung des Programmablaufes ist transportabel und somit vorteilhaft für den Service einsetzbar. Der Speicher SP des Geräts ist über eine variable Zeitspanne durch die Speichersteuerung ST an das zu testende Mikrorechnersystem anschließbar, um stochastisch auftretende Programm- oder Systemfehler zu erkennen. Wurde mit Hilfe anderer Testmittel schon ein fehlerhafter Programmbereich erkannt, ist der zu untersuchende Programmbereich durch die Abbruchadresse zu begrenzen. In Abhängigkeit von der gewünschten Tiefe des Adreßprotokolls ist der Speicherumfang variabel. Die im Speicher SP abgelegten Befehlsadreßprotokolle sind besonders aussagekräftig, da die in jedem Befehlsholezyklus auf dem Systembus SB anstehenden Befehlsadressen auf ihre Übereinstimmung mit den vorhergehenden überprüft werden, die Redundanz bei mehrfach auszuführenden Befehlen wie beispielsweise Blockbefehlen wird berücksichtigt.

Claims (3)

243747 1 Erfindungsanspruch

1. Gerät zur Protokollierung des Programmablaufes in Mikrorechnersystemen mit einem, über einen internen Bus mit einem Mikrorechner und einer Eingabe/Ausgabe-Anschlußsteuerung verbundenen Speicher für ein Befehladreßprotpkoll, gekennzeichnet dadurch, daß der Speicher (SP) zur Aufzeichnung des Bef ehlsadreßprotokolls über Daten-, Adreßr- und Steuerleitungen des internen Bus (IB) mit einer durch eine Steuerleitung des Mikrorechners (M) aktivierbare und an den Systembus (SB) des zu testenden Mikrorechnersystems angeschlossene Speichersteuereinheit (ST) verbunden ist.

2. Gerät zur Protokollierung des Programmablaufes nach Punkt 1, gekennzeichnet dadurch, daß die Adreßleitungen des zu testenden Mikrorechnersystems innerhalb der Speichersteuereinheit (ST) über eine Umsetzschaltung (US) an ein erstes Tor (T 1), außerdem an erste Eingänge einer Einschreibfrei^ gabeschaltung (EFS) und an einen ersten Adreßvergleicher (AV 1), an dessen anderen Eingang ein vom Mikrorechner (M)

. schreibbarer Adreßspeicher (AS) geschaltet ist, geführt sind, daß die Datenleitungen des zu testenden Mikrorechnersystems mit zweiten Eingängen der Einschreibfreigabeschaltung (EFS) verbunden sind, deren Ausgang an einen Steuereingang der Umsetzschaltung (US) geschaltet ist, daß die Ausgänge des Adreßzählers (Z) mit einem zweiten, durch den Mikrorechner lesbaren und einem dritten Tor (T 2, T 3) verbunden sind, daß die Steuerleitungen des zu testenden Mikrorechnersystems über eine Steuerlogik (SL) an ein viertes Tor (T 4) geführt sind, daß die Steuerlogik (SL) mit einem Ausgang des ersten Adreßvergleichers (AV 1), mit einem Eingang des Adreßzählers (Z) und mit Steuereingängen des ersten bis vierten Tores (T 1 ... T 4) verbunden ist, daß Ausgänge des ersten, dritten und vierten Tores (T 1, T

3, T 4) an den Speicher (SP) geführt sind, und daß die Steuerleitung des Mikrorechners (M) mit Steuereingängen des Adreßspeichers (AS), des zweiten Tores (T 2) und der Steuerlogik (SL) verbunden ist.

243747 1

Gerät nach Punkt 1 und 2, gekennzeichnet dadurch, daß innerhalb der Einschreibfreigabeschaltung (EPS) deren erste Eingänge an erste Eingänge eines zweiten Adreßvergleichers (AV 2) und über eine Verzögerungsschaltung (V) an dessen zweite Eingänge und deren zweite Eingänge an einen Dekoder (D) geführt sind, und daß Ausgänge des zweiten Adreßvergleichers (AV 2) und des Dekoders (D) über ein UNDrGlied (G 4) verknüpft mit deren Ausgang verbunden sind.

- Hierzu 1 Blatt Zeichnungen -