CZ437898A3 - Způsob a zařízení pro měření průtoku proudící tekutiny - Google Patents

Description

(57) Anotace:

Postupně se za sebou mezi dvěma převodníky, umístěnými ve směru proudění tekutiny, vysílají dva ultrazvukové signály, které se šíří v navzájem opačných bodech. Vytváří se n hodinových signálů CKi, kde i= 1 až n a nó4, fázově vzájemně posunuté o 2p/n, identifikuje se a ukládá se do paměti první hodinový signál CLS, který se vytváří bezprostředně po té, co se objeví charakteristická část prvního ulatrazvukového přijatého signálu S1G1, určuje se doba ti odpovídající m po sobě následujících period každé z dob uplynulých mezi okamžikem, kdy se objeví charakteristucká část každé z m period signálu SIGi, a následujícím hodinovým signálem, a stejně tak se určuje pro signál přijatý v obráceném směru šíření SIG2 doba t2 odpovídající součtu dob uplynulých mezi okamžikem, v němž se objevuje charakteristická část každé z m period signálu SIG2 a okamžikem, v němž se objevuje následující signál CLS, a vytvoří se rozdíl /t2-ti/, z něhož se odvodí průtočné množství Q tekutiny, které je úměrné /t2-ti /. Zařízení sestává ze dvou ultrazvukových převodníků /Ti, T2/a oscilátoru /52,202/ řízeného krystalem.

• · fl · • fl flfl • · fl flfl · • flfl ·· · flflflfl « · fF \d *7- ’7

Způsob a zařízení pro měření průtoku proudící tekutiny

Oblast techniky

Vynález se týká způsobu měření průtoku proudící tekutiny, spočívající v tom, že se se postupně mezi dvěma ultrazvukovými převodníky (senzory, snímače - dále v celém textu: převodníky), umístěnými ve vzájemném odstupu ve směru proudění tekutiny, vysílají dva ultrazvukové signály, které se šíří v navzájem opačných směrech, přičemž každý převodník přijímá odpovídající jeden z těchto ultrazvukových signálů. Vynález se rovněž vztahuje na zařízení pro měření průtoku proudící tekutiny.

Dosavadní stav techniky

Po řadu let je známo měřit průtočné množství tekutiny, jako například teplé vody, proudící v potrubí, takovým způsobem, že se měří doba šíření příslušných ultrazvukových signálů, vysílaných v navzájem opačných směrech po proudu a proti proudu mezi dvěma ultrazvukovými převodníky, uloženými ve dvou bodech ležících ve vzájemném odstupu ve směru proudění tekutiny.

V oblasti měření průtoku teplé vody je znám podle spisu WO 86/02722 způsob spočívající v současném vysílání ultrazvukového signálu z každého převodníku směrem ke druhému převodníku, přičemž oba signály se tak šíří ve vzájemně opačných směrech. Vzhledem k proudění je doba T2 šíření signálu, vysílaného ve směru opačném ke směru proudění vyšší, než je doba TI šíření signálu, vysílaného ve směru proudění.

Měření dvou dob TI, T2 šíření dovoluje z těchto dob

nich odvodit průtočné množství teplé vody podle vzorce Q = K(T2-T1)/C, kde K je součinitel zohledňující geometrii počítače a C je korekční součinitel, vázaný na rychlost šíření zvuku ve vodě. Tento způsob však vykazuje značnou nevýhodou. Když totiž byl jeden z převodníků vybuzen, pokračuje ve vysílání signálu, zatímco přijímá signál z druhého převodníku. Když se teplota vody mění, byly pozorovány nestálosti (drifty) a přídavné parazitní fázové posuny v přijatých ultrazvukových signálech. Pro odstranění tohoto problému je zapotřebí provést měření teploty a korigovat měření průtoku v závislosti na výchylkách teploty, což komplikuje způsob měření .

Kromě toho jsou známé jiné způsoby měření, jaké jsou například popsány ve spisu EP 0 426 309 a v nichž se postupně vysílají v proudící tekutině akustické signály ve vzájemně opačném směru. Doba šíření každého z těchto signálů se měří detekováním, na každém z přijatých akustických signálů, okamžiku odpovídajícího změně fáze vzhledem k časovému referenčnímu signálu, který je vázán na příslušný vysílací signál. Detekce tohoto okamžiku se provádí pomocí detektoru fáze, ale tato detekce není přesná.

Pro každý z akustických signálů bude tomuto měření přiřazeno měření akustického fázového posunu, vyvolané v uvažovaném akustickém signálu v důsledku šíření tohoto signálu v proudu. Měření akustického fázového posunu se provádí vzorkováním přijímaného signálu v osmi kondenzátorech, a to digitalizováním tohoto vzorkovaného signálu a prováděním synchronizované detekce takto digitalizovaného signálu.

Tento způsob měření však v důsledku vzorkování zavádí přídavný šum do vzorkovaných hodnot signálu a tedy do samotného měření. Kromě toho je tento způsob složitý, protože vyžaduje měření doby šíření a měření akustického fázového posunu pro každé signálové vysílání v daném směru šíření.

V důsledku toho je důležité najít způsob měření, který nezavádí do měření přídavný šum a který by se dal provádět jednodušeji, než ve stavu techniky.

Podstata vvnálezu

Vynález přináší způsob měření průtočného množství proudící tekutiny, při kterém se postupně za sebou mezi dvěma ultrazvukovými převodníky, umístěnými ve vzájemném odstupu ve směru proudění tekutiny, vysílají dva ultrazvukové signály, které se šíří v navzájem opačných směrech, přičemž každý převodník přijímá jeden příslušný ultrazvukový signál SIG_lz SXG₂, jehož podstata spočívá v tom, že se vytváří n hodinových signálů CK_iř kde i=l až n a n>4, obsahujících přechody, fázově vzájemné posunuté o 2ir/n, v pevném fázovém vztahu vzhledem k budicímu signálu převodníků a stejné frekvence, jako je tento tento signál, zvolí se charakteristická část periody prvního přijímaného signálu SIG-^ v jednom směru šíření, zvolí se první přechod hodinového signálu, k němuž dochází bezprostředně po té, co se objeví uvedená charakteristická část, tento hodinový signál CLS se ukládá do paměti (zapamatovává), určuje se doba tj odpovídající součtu jednotlivých dílčích dob v m po sobě následujících periodách, uplynulých v jednotlivých m periodách mezi okamžikem, kdy se objeví charakteristická část periody signálu SIG^^, a prvním následujícím přechodem hodinového signálu CLS, kde m je celé

číslo, identifikuje se stejná charakteristická část v m po sobě následujících periodách druhého signálu SIG₂, přijímaného v opačném směru šíření, určuje se doba t₂ odpovídající součtu jednotlivých dílčích dob v jednotlivých m periodách uplynulých mezi okamžikem, v němž se objeví charakteristická část periody signálu SIG₂ a okamžikem, v němž se objevuje první následující přechod signálu CLS, vytvoří se rozdíl |t₂-t₁| a odvodí se průtočné množství Q tekutiny, které je úměrné |t₂-t₁|.

Vytvořením n mezilehlých hodinových signálů CK^ je možné zajistit časový referenční signál, který je proměnlivý, na rozdíl od referenčních signálů použitých ve známých způsobech ultrazvukového měření průtočného množství proudící tekutiny, nebot jakmile se získá požadovaná rozlišovací schopnost měření času, je hledán další vhodnější časový referenční signál. Jelikož se tento referenční signál vytváří na základě hodinových signálů, není zaváděn žádný šum, jako je tomu u způsobů podle stavu techniky. Způsob je kromě toho jednoduchý, protože nedochází k vzorkování ani ke kroku synchronní detekce, a může tedy být použit s jednoduchými analogovými prostředky, na rozdíl od způsobů dle stavu techniky. Elektronický obvod bez analogově-číslicového převodníku se kromě toho dá snadno zabudovat do integrovaného obvodu, specifického pro aplikaci (ASIC).

Použití této proměnlivé časové reference dovoluje dosáhnout s větší přesností a rychleji požadovanou rozlišovací schopnost. S n signály CK^, fázově posunutými o 2π/η bude totiž rozlišovací schopnost T/n (T je rozlišovací schopnost získaná pomocí hodinového signálu, na jehož zákla-5-

dě může být vytvořeno n signálů) a bude tak možné získat měření času, který uplynul mezi okamžikem, kdy se objevila charakteristická část každé z m period uvedeného signálu a prvním přechodem zvoleného hodinového signálu, s lepší rozlišovací schopností, než ve stavu techniky.

Jelikož se rozlišovací schopnost zvyšuje, když se zvyšuje počet měření (podle vztahu 1/4^N, kde N je počet měření), je zřejmé, že zavedení té proměnlivé časové reference dovoluje přímo zvýšit rozlišovací schopnost, takže je požadováno méně měření pro dosažení požadované rozlišovací schopnosti.

S výhodou tento způsob dovoluje snížit energetickou spotřebu pro získání ultrazvukového měření průtoku tekutiny se stejnou rozlišovací schopností, jako je tomu ve způsobech dle stavu techniky.

Dále je vhodné poznamenat, že když se používají vysílací frekvence zvukových vln okolo 1 MHz, například pro tekutinu jako je voda, jsou způsoby podle stavu techniky (jako je způsob popsaný ve spisu EP 0 426 309) velmi energeticky náročné, a to vzhledem k tomu, že je třeba analogově-číslicový převodník, který je způsobilý vzorkovat signál frekvence 1 MHz, a způsob je tak velmi nákladný, na rozdíl od řešení podle vynálezu.

Celé číslo počtu m period může být rovné 1, nebo může mít jiné hodnoty. Když je číslo m různé od 1, může perioda, v níž se volí charakteristická část, odpovídat první z m po sobě následujících period, nebo může předcházet těchto m pe-6β· ·· ft* ·· riod.

Přijímané signály SIG^ a SIG₂ podle vynálezu mohou být zpracovávány ve formě pravoúhlých impulsů a v tomto případě charakteristická část period přijímaných signálů odpovídá vzestupnému nebo sestupnému čelu každého pravoúhlého impulsu.

Podle vynálezu mohou být hodinové signály ve formě pravoúhlých impulsů a v tomto případě první přechod zvoleného hodinového signálu je vzestupné nebo sestupné čelo.

Při způsobu podle vynálezu se vytvoří odpovídající rozdíly SXG^-CLS a SIG₂~CLS mezi signály za účelem získání odpovídajících signálů IEXj^ a IEX₂, které dovolí určovat odpovídající časy a t₂- Signály IEX^ a IEX₂ mohou být ve formě pravoúhlých impulsů a způsob podle vynálezu spočívá v expandování souhrnné doby trvání všech pravoúhlých impulsů pro určení odpovídajících dob t.^ a t₂.

hodinový signál CK·^ ve fázi s budicím Podle prvního provedení se vytvoří čtyPodle druhého provedení se vytvoří osm se na podkladě každého přijiSIGS fázově posunutý vzhledem

Například je signálem převodníků ři hodinové signály hodinových signálů. S výhodou maného signálu vytvoří signál k hodinovým signálům, a to za účelem zabránění současnosti uvedených signálů. Kupříkladu je signál SIGS fázově posunutý o ir/n.

Vynález se dále vztahuje na zařízení pro měření průtoku tekutiny, obsahující nejméně dva ultrazvukové převodní-Ί-

ky, umístěné ve vzájemných odstupech ve směru proudění tekutiny, prostředky pro vytváření budicího signálu těchto převodníku, prostředky pro přijímání dvou ultrazvukových signálů SIG₁ a SIG₂, vysílaných odpovídajícími z uvedených převodníků v navzájem opačných směrech a postupně za sebou, jehož podstata spočívá v tom, že zařízení dále obsahuje prostředky pro vytváření n hodinových signálů CK_iř kde i=l až n a n>4 , které obsahují přechody, jsou mezi sebou fázově posunuté o 2π/η, jsou v pevném fázovém vztahu vzhledem k budicímu signálu a mají stejnou frekvenci jako tento signál, dále identifikační prostředky charakteristické části jedné periody prvního přijímaného signálu SIG_lř volicí prostředky prvního přechodu hodinového signálu CK^, k němuž dochází bezprostředné po té, co se objeví uvedená charakteristická část, prostředky pro ukládání tohoto hodinového signálu do paměti (zapamatovávání) jako signálu CLS, prostředky pro určování doby t-L odpovídající součtu v m po sobě následujících periodách signálu SIG_lf uplynulých mezi okamžikem, kdy se objeví charakteristická část každé z m period signálu SIG₁ a okamžikem, kdy se objeví první následující přechod signálu CLS, kde m je celé číslo, prostředky pro identifikaci stejné charakteristické části v m po sobě následujících periodách druhého přijímaného signálu sig₂, prostředky pro určování doby t₂, odpovídající součtu jednotlivých dílčích dob v jednotlivých m periodách uplynulých mezi okamžikem, v němž se objeví charakteristická část periody signálu SIG₂ a okamžikem, v němž se objevuje první následující přechod signálu CLS, a prostředky pro tvorbu rozdílu |t₂-t₁| a odvozování průtočného množství Q tekutiny, které je úměrné t₂-tj.

-8Zařízení může být realizováno s jednoduchými analogovými prostředky, jako zejména klopnými obvody typu D nebo RS a umožňuje tedy, že není zapotřebí analogově-číslicový převodník, ani více kondenzátorů pro ukládání různých vzorkovaných hodnot.

Prostředky pro vytváření hodinových signálů CK^ mohou obsahovat oscilátor řízený krystalem, následovaný n/2 klopnými obvody typu D, tvořící dělič a umožňující tak získat signály CK^, fázově posunuté mezi sebou o 2ir/n.

Volicí prostředky prvního přechodu hodinového signálu mohou obsahovat n klopných obvodů typu D, nazývaných volicí, jejichž každý vstup D je připojen k přijímanému společnému signálu SIGj nebo SIG₂, přičemž každý hodinový vstup CK přijímá odlišný hodinový signál CK^ lišící se od jednoho klopného obvodu ke druhému, a které mohou být aktivovány jedním vstupem RAZ tak, že když vstup RAZ klopných obvodů je na hodnotě 1 a když je společný signál na hodnotě 1, jsou uvedené klopné obvody citlivé na signály CK^.

Volicí prostředky prvního přechodu hodinového signálu mohou rovněž obsahovat n logických hradel (logických členů), přijímajících každý na jednom vstupu společný přijímaný signál SIGj nebo SIG₂ a n monostabilních obvodů, přijímajících každý odlišný vstup hodinového signálu CK^, a jehož výstup je vysílán každý na jeden z dalších vstupů n logických hradel .

Prostředky pro ukládání hodinového signálu CLS do paměti mohou obsahovat jednak n klopných obvodů typu D, nazývaných paměťové, přijímající každý jako hodinový vstup CK výstupní signál z výstupu Q volicího klopného obvodu, a jednak logický člen NAND s n vstupy, připojený každý k výstupu Q každého paměťového klopného obvodu, přičemž vstup D těchto paměťových klopných obvodů je trvale na hodnotě 1 a první signál, přijímaný na hodinovém vstupu CK jednoho z klopných obvodů, aktivuje paměťovou funkci tohoto klopného obvodu tím, že překlopí výstup Q tohoto klopného obvodu na hodnotu 1 a výstup Q na hodnotu 0, a aktivuje tak blokovací obvod přijímaného společného signálu SIG_lř SIG₂V zařízení podle vynálezu přijímá n logických členů NAND na každém ze svých vstupů hodinový signál CK^ a výstupní signál z výstupu Q odpovídajícího paměťového klopného obvodu , přičemž výstup každého z logických členů je spojen s jedním ze vstupů logického členu NAND s n vstupy, přičemž jeden z n logických členů uvolňuje přiřazený hodinový signál CK^, když je paměťová funkce odpovídajícího klopného obvodu aktivována.

Přehled obrázků na výkresech

Vynález je blíže vysvětlen v následujícím popisu na příkladech provedení, neomezujících jeho rozsah, s odvoláním na připojené výkresy, ve kterých znázorňuje obr.l uspořádání ultrazvukových převodníků vzhledem k proudění tekutiny podle jednoho provedení vynálezu, obr.2 jiné uspořádání ultrazvukových převodníků vzhledem k proudění tekutiny, obr.3 zjednodušený schematický pohled sekvenční jednotky, použité v zařízení podle vynálezu, obr.4 schematický pohled na jednu část zařízení podle vynálezu, obsahující vysílací bloky ul-lo-

tra zvukových signálů, přepínací blok převodníků a blok na zpracovávání přijímaných ultrazvukových signálů, obr.5a signál SIG^ (SIG₂), vytvořený na bázi přijímaného ultrazvukového signálu, obr.5b fáze vysílání a přijímání ultrazvukových signálů, obr.6 schematický pohled na část zařízení podle vynálezu, obsahující blok tvorby hodinových signálů CK^ (i=l až 4), jakož i bloky pro volbu a ukládání hodinového signálu CLS do paměti, obr.7 průběh čtyř hodinových signálů CK^ v jejich vzájemném vztahu, obr.8a variantu části zařízení z obr.6, které vybírá hodinový signál CLS, obr.8b alternativu části zařízení z obr.6, která vybírá a ukládá do paměti hodinový signál CLS, obr.8c průběh použitých hlavních signálů jako funkci času, obr.9 schematický pohled na část zařízení podle vynálezu, obsahující zjednodušený blok pro generování signálů IEX-J^ a IEX₂ (SIG^-CLS a SIG₂“CLS), obr. 10 schéma, ukazující krok generování signálů IEX^ a IEX₂, obr.11 průběh signálů SIG_lř CLS a IEX_lf obr.12a schematický pohled ukazující princip časové expanze, obr.12b zjednodušené schéma časového expandéru, obr.13 schéma části zařízení podle vynálezu, obsahující časový expandér, obr.14 průběh různých signálů SIG_lř SIG₂, IEX₁ a IEX₂, obr.15 schéma části zařízení, znázorněného na obr.6 podle druhého provedení vynálezu, obr.16 průběh osmi hodinových signálů CK£ ve vzájemném vztahu mezi sebou a obr.17 průběh signálů CK_lz CK₃, C4M, SIG_lf SIG1S a IEX_1#

Příklady provedení vynálezu

Zařízení pro měření průtoku tekutiny, jako teplé vody, je znázorněno na obr.1,2,4,7 a 11 a je obecně označeno jako zařízení 10. Jak je znázorněno na obr.l, zařízení podle vynálezu obsahuje dva ultrazvukové převodníky (senzory, snímače) — 11 —

, τ₂, uložené v proudu a umístěné se vzájemným odstupem ve směru proudu tekutiny tak, aby mohly snímat informaci o rychlosti tekutiny. Na obr.l jsou převodníky Τ_χ, T₂ umístěny jeden proti druhému na opačných koncích měřicí trubice

12, v níž proudí tekutina ve směru šipky F.

Jiný příklad uspořádání převodníků T_1# T₂ je znázorněn na obr.2, kde převodníky jsou uloženy do paty úložných kapes 14 a 16, kolmých na směr proudění kapaliny, vyznačený šipkou F. Tekutina proudí v měřicí trubici 18, v níž jsou uložena dvě zrcadla 20 a 22. určená k odrážení ultrazvukových signálů, jak je vyznačenou na obr.2. Ultrazvukové převodníky , T₂ jsou buzeny budicím signálem, který prochází od sekvenční jednotky (řadiče) 24, znázorněného zjednodušeně na obr.3. Sekvenční jednotka obsahuje 16-bitový počítač 26. dekodér 28 připojený k počítači, jakož i blok 30. tvořený více logickými členy (hradly).

Počítač 26 a blok 30 jsou napájeny hodinovým signálem CK^ o frekvenci 1 MHz, pocházejícím z hodinového signálu 4 MHz, přičemž tento blok rovněž přijímá signál TE pocházející z dekodéru 28 a umožňující přenos ultrazvukového signálu. Blok 30 vydává na výstupu budicí signál SE, který hraje roli pilotního signálu. Počítač 26 je aktivován, když je neznázorněnými pohotovostními hodinami vydáván signál RAZ.

Jak je znázorněno na obr.4, je vysílán signál SE, označený jako signál SE^. (určený pro buzení převodníku Τ_χ), na dva příslušné vstupy dvou logických členu NAND 32 a 34. osazených paralelně za účelem snížení vnitřní impedance tohoto zapojení. Druhý vstup každého z logických členů NAND je při-12-

pojen k logickému signálu hodnoty 1. Tyto logické obvody mohou být nahrazeny invertory. Výstup obou logických členů 32 a 34 je připojen ke kondenzátoru C_x, zapojenému sériově s rezistorem R-p přičemž rezistor R-^ je připojen k rezistoru R₂, který je připojen ke dvěma svorkám převodníku T₃. Svorka převodníku Τ_χ, která je připojená k rezistorům R₁ a R₂, je rovněž připojená k rezistoru R₃, do něhož je přiváděn proud pocházející z kolektoru přepínacího tranzistoru 36.

Tranzistor PNP 36 je napájen na svém emitoru napětím ^vdd* Sériové osazení odporů R₂ a R₃ dovoluje získat stabilní napětí pro polarizaci převodníků, rovné Vj^/2. Kondenzátor C₃ izoluje napětí od vstupu (na straně signálu SE) za účelem rušení potenciálu dělicího obvodu s rezistory R₂ a R₃, když je zejména signál SE^ na klidové úrovni. To také umožňuje předejít nadměrné spotřebě.

Rezistor R₃ izoluje převodník T₁ od vstupního signálu za účelem zajištění, že signál SE₃ s pravoúhlými impulsy je kompatibilní s vysoce kapacitním převodníkem, a umožňuje lépe řídit impedanci emise.

Pro převodník T₂ je vytvořeno souměrné zapojení, buzené signálem SE₂, ^s logickými členy NAND 38 a 40, rezistory R₄, R₅ a R₆, kondenzátorem C₂ a tranzistorem 42.

Jelikož obě větve souměrného zapojení nejsou vzájemně spolu spojeny, je tak zajištěno dobré odpojení mezi oběma tranzistory.

Když tranzistor vysílá ultrazvukový signál na zák-13·· 0 0 ladě budicího signálu s frekvencí rovnou 1 MHz, spínač 44 přepínacího bloku je rozpojen a spínač 46 připojený k převodníku T₂ je sepnut. Ultrazvukový vysílací signál E, vyznačený na obr.5, má dobu trvání například rovnou 40 με. Přibližně 80 ms po okamžiku začátku vysílacího signálu je přijat převodníkem T₂ ultrazvukový signál (obr.5b). Přijatý signál, vyznačený jako signál R na obr.5a a 5b, je zpracován invertorem 48 (obr.4), například invertorem CMOS typu HC04, obsahujícím tři invertory v kaskádním zapojení, které na výstupu vydává signál SIG-^ ve formě pravoúhlých impulsů, znázorněných na obr.5a.

Alternativně může být zpracovávání prováděno pomocí diferenciálního komparátoru, jehož jeden vstup přijímá signál vystupující z přepínacího bloku a druhý vstup přijímá referenční signál, vystupující ze specializovaného děliče nebo ze sítě RC, vymezující střední hodnotu signálu.

Jak je znázorněno na obr.6, zařízení 10 obsahuje prostředky 50 pro vytváření čtyř hodinových signálů CK^. kde i=l až 4. Tyto prostředky obsahují oscilátor 52 řízený krystalem s frekvencí 4 MHz. Tento oscilátor vydává hodinový signál, přiváděný na hodinové vstupy CK dvou klopných obvodů 54, 56 typu D, které tvoří dělič. Průběh hodinového signálu s frekvencí 4 MHz je znázorněn na obr.7.

Výstup Q klopného obvodu 56 je připojen ke vstupu klopného obvodu 54 a výstup Q klopného obvodu 54 je připojený ke vstupu D klopného obvodu 56. Jak je znázorněno na obr.7, když že přichází vzestupné čelo signálu o frekvenci 4 MHz, přechází hodinový signál CK-^, vydávaný výstupem ··*·

-14Q klopného obvodu 54 na hodnotu 1, a vstup D klopného obvodu 56 tedy rovněž zaujímá hodnotu 1.

Hodinový signál CK₃, vydávaný výstupem θ' klopného obvodu 54, přechází tedy na hodnotu 0. Na následujícím vzestupném čele hodinového signálu o frekvenci 4 MHz přechází hodinový signál CK₂ vydávaný výstupem *Q klopného obvodu 56 na hodnotu 1. Hodinový signál CK₄, vydávaný výstupem Q klopného obvodu 56, tak přechází na hodnotu 0 a vstup D klopného obvodu 54 tedy rovněž zaujímá hodnotu 0. Při příštím vzestupném čele hodinového signálu 4 MHz hodinový signál CKj znovu klesá na hodnotu 0, zatímco signál CK₃ přechází na hodnotu 1 a signál na vstupu D klopného obvodu 56 přechází rovněž na hodnotu 0.

Když přijde následující vzestupné čelo hrana hodinového signálu 4 MHz, hodinový signál CK₂. vydávaný výstupem Q klopného obvodu 56, přechází na hodnotu 0 a signál CK₄ tedy přechází na hodnotu 1, což vede k přechodu signálu na vstupu D klopného obvodu 54 na hodnotu 1. Při dalším vzestupném čele hodinového signálu 4 MHz přejde hodinový signál CKj na hodnotu 1, hodinový signál CK₃ tedy přejde na hodnotu 0 a vstup D klopného obvodu 56 přejde na hodnotu 1.

Následující vzestupné čelo hodinového signálu 4 MHz vyvolává přechod hodinového signálu CK₂ ^na hodnotu 1 a tedy hodinový signál CK₄ a vstup D klopného obvodu 54 na hodnotu 0. Na obr.7.

Vytvoří se tak čtyři hodinové signály CK₃, CK₂, CK₃ a CK₄, vyznačené na obr.7. Tyto signály mají stejnou frek-15venci jako budicí signály SEj a SE₂ převodníků (1 MHz), které jsou vytvořené na základě hodinového signálu CK₁· Signály jsou vzájemně fázově posunuté o π/2 a jsou v pevném fázovém vztahu vzhledem k budicím signálům převodníků. Kromě toho mají tyto signály přechody mezi logickou hodnotou 0 a logickou hodnotou l.

Alternativa zapojení 50 spočívá v tom, že se vytvoří hodinový signál CK₃ o frekvenci 1 MHz na základě hodinového signálu o frekvenci 2 MHz, vytvářený oscilátorem, a prostřednictvím klopného obvodu typu D. Signál CK₂ je tedy tvořen na základě signálu CK₃ P^ři vytváření umělého zpoždění například prostřednictvím monostabilního obvodu (nebo zpožďovacího obvodu), a signály CK₃ a CK₄ se snadno získávají na základě signálů CK^ a CK₂ jejich invertováním.

Jak je znázorněno na obr.3, vytváří se dekodérem 28 sekvenční jednotky 26 synchronizační signál ERS, přičemž jeho průběh je znázorněn na obr.5 a 5a. Jeho logická hodnota je 0 a po uplynutí časového údobí 95 ms jeho hodnota přechází na hodnotu 1, když přijímaný signál leží v jeho střední části, která je méně rušená, než začátek nebo konec tohoto přijímaného signálu. Tento signál spouští začátek fáze, v níž se volí hodinový signál CK^.

Jak je znázorněno na obr.6, je signál ERS vysílán na vstup D klopného obvodu 58 typu D. Tento klopný obvod dovoluje vytvářet na svém výstupu Q signál ERSS odpovídající signálu ERS, synchronizovanému s hodinovým signálem CK^. který je vysílán na hodinový vstup CK klopného obvodu 58. Signál CKj byl zvolen libovolně.

-16—

Dekodérem 28 sekvenční jednotky 26 (obr.3) se vytváří signál ERE a jeho průběh je znázorněn na obr.5b. Jeho logická hodnota je 0 a 2 ms po té, co signál ERS přejde na hodnotu 1, jeho hodnota přejde na hodnotu 1. Tento signál spustí začátek měřicí fáze.

Jak ukazuje obr.6, signál ERE je vysílán na vstup D klopného obvodu 60 typu D, jehož resetovací vstup C (clear) pro resetování na nulovou hodnotu je připojen k signálu R, který ho opětovně inicializuje na začátku měření. Výstup Q klopného obvodu 60 je připojen k jednomu ze vstupů logického členu 62 NOR, jehož druhý vstup přijímá signál ERSS. Výstup tohoto logického členu 62 je připojen k invertoru 64, jehož výstup je připojen k jednomu ze vstupů logického členu 66 typu NOR, jehož druhý vstup přijímá hodinový signál frekvence 4 MHz. Na výstupu z tohoto logického členu 66 je vydáván signál C4M frekvence rovné 4 MHz. Signál C4M je opětovné injektován na hodinový vstup CK klopného obvodu 60. Signál C4M se spouští přechodem signálu ERSS na nulu, a je blokován, když se objeví signál ERE synchronizovaný se stejným signálem C4M. Je vhodné poznamenat, že toto logické zapojení omezuje přítomnost signálu C4M zejména na vstupech CK klopných obvodů 60 a 70., což minimalizuje spotřebu obvodu (obr.8c).

Výstup Q klopného obvodu 60 poskytuje signál ERES. odpovídající signálu ERE, synchronizovanému se signálem C4M a jehož průběh je znázorněn na obr.8c. Tento signál slouží k aktivování měřicího bloku, který bude popsán níže. Synchronizovaný signál ERSS se vysílá na resetovací vstup C (clear, pro resetování na nulovou hodnotu) klopného ob-17*· 4 4« 44*4 44 41 • · * · «4 4 44*4 ··* 4 4» 4 4 4 4 *· 4444 44 »44 ·44 ·>4 4444 4 4 vodu 68 typu D. Signál SIG (SIG1 nebo SIG2) se vysílá na hodinový vstup CK tohoto klopného obvodu, jehož vstup D je na hodnotě 1.

Výstup Q klopného obvodu 68 je připojen ke vstupu D klopného obvodu 70 typu D. Signál C4M se vysílá na hodinový vstup CK tohoto klopného obvodu 70 a resetovací vstup C (clear, pro resetování na nulovou hodnotu) je připojen k signálu RG, jehož funkcí je inicializovat tento klopný obvod na začátku kompletního cyklu měření, který je tvořen vysíláním ultrazvukového signálu ve směru proudění tekutiny, nazývaným poproudovým vysíláním, a vysíláním signálu v opačném směru, označovaným jako protiproudové vysílání.

Když přechází signál ERSS na výstupu Q klopného obvodu 58 na hodnotu 1, první vzestupné čelo upraveného signálu SIG-^ (nebo SIGn) umožní přechod signálu na výstupu 2 klopného obvodu 68 na hodnotu 1, čímž se umožní přechod výstupního signálu na výstupu Q klopného obvodu 70 na hodnotu 1 při prvním vzestupném čele signálu C4M. Takto vytvořený signál SIG1S odpovídá signálu SIG_lf sychronizovanému se signálem C4M.

Pro získání signálu SIG1S, fázově posunutého vzhledem k signálu SIG^. je možné nahradit klopný obvod 70 čtyřmi logickými invertory, zapojenými sériově na výstupu Q klopného obvodu 68,. Dále se rovněž vysílá signál ERSS na vstup D klopného obvodu 72 typu D. Resetovací vstup C klopného obvodu 72 pro resetování na nulovou hodnotu (clear) přijímá předchozí signál RG. Hodinový vstup CK klopného obvodu 72 je připojen k signálu SIG1S.

·· « v	• • ·	·* * ·	♦ ··	*· ·· « · · ·
·	•	• ·	• *	···	·«·
• »	•	•	« ·	•	•

Spoléčný signál SIG1S je rovněž vysílán na jeden ze vstupů logického členu 74 NAND, jehož výstup je směrován na invertor 75. který vysílá signál SIG1S na vstup D čtyř klopných obvodů 76 , Ί8, 80, 82 typu D. Resetovací vstup C každého klopného obvodu (clear, pro resetování na nulovou hodnotu) je připojen k výstupu Q klopného obvodu 72.

Když je signál ERSS na hodnotě 1, první vzestupné čelo signálu SIG1S spouští klopný obvod 72 a uvede jeho výstup 2 na hodnotu 1. První vzestupné čelo signálu SIG1S, objevující se po přechodu signálu ERSS na hodnotu 1 uvolňuje resetovací vstup C (clear, pro resetování na nulovou hodnotu) čtyř klopných obvodů 76,78.80.82.

Signály z výstupů Q klopných obvodů 76, 78, 80, 82 jsou přijímány hodinovými vstupy CK čtyř dalších klopných obvodů 84 . 86, 88, 90 typu D, odpovídajícím způsobem přiřazených. Vstup D těchto klopných obvodů 84., 86, 88, 90 je trvale uveden na hodnotu 1 a resetovací vstup Č* (clear) těchto obvodů je připojen ke společnému inicializačnímu signálu RG.

Výstupy Q klopných obvodů 84 až 90 jsou připojeny každý k odpovídajícímu vždy jednomu vstupu ze čtyř logických členů 92.94,96,98 NAND, zatímco druhý vstup těchto logických členů NAND přijímá hodinové signály CK^CKqCK^CK^ Výstupy logických členů 92 až 98 jsou připojené ke čtyřem vstupům logického členu 100 NAND.

Výstupy Q logických členů 84 až 90 jsou připojené ke — 19 —

♦ · •	4	4 4 4	4	44 4	*·«· •	44 4	• 4 4
•	•	4	4 4	4	4 4	44	• 4*4
•	4	4	4	4	4 4		• 4
• 4		• 4 4		4«	4 »	• 4	4 4

čtyřem vstupům logického členu 102 NAND, jehož výstupní signál je invertován logickým invertorem 104 a je po té znovu injektován do druhého vstupu logického členu 74. Od okamžiku, kdy je identifikováno vzestupné čelo signálu SIG1S (takové čelo tvoří určitý druh charakteristického znaku signálu) čtyřmi klopnými obvody 76, 78, 80, 82., jsou tyto klopné obvody aktivovány a přijímají každý na svém vstupu CK hodinového signálu odpovídající hodinový signál CK·^ . CK₂' ^CK3 . CK₄.

Společný signál RG je na hodnotě 1 (spouštění začátku měření), klopné obvody 84 až 90 jsou aktivovány a jsou tedy citlivé na výstupní signály z výstupů 2 klopných obvodů 76. 78, 80, 82.

První přechod nebo vzestupné čelo prvního hodinového signálu, který přichází bezprostředně po té, co se objevilo vzestupné čelo signálu SIG1S. spouští výstup 2 klopného obvodu, přijímajícího příslušný hodinový signál.

Klopné obvody 76, 78, 80, 82 dovolují identifikaci vzestupného čela signálu SIG1S a volbu prvního přechodu hodinového signálu CK^, k němuž dochází bezprostředně po té, co se objevilo toto vzestupné čelo. Je-li například CK₃ zvolený hodinový signál, protože je v daném okamžiku nejblíže k signálu SIG1S. zvolení tohoto signálu klopným obvodem 80 vyvolává přechod výstupu Q klopného obvodu na hodnotu 1, což rovněž vyvolává přechod výstupu Q odpovídajícího klopného obvodu 88 na hodnotu 1. Výstupy Q ostatních klopných obvodů

76.,78 a 82 jsou stále na hodnotě 0.

-20• 4 4 4« ···« ·* 44 • · · 4 44 · · 4 4 • 444 • · 4 4 · 4 · · 4*4 44 «44 4 · · 4 4

Výstup Q klopného obvodu 88 je tedy na hodnoté 0 a vyvolává tedy přechod výstupu logického členu 102 na hodnotu 1. Invertovaný signál, přicházející na druhý vstup logického členu 74. je tedy na hodnotě 0, což zablokovává logický člen a vyvolává přechod společného signálu, vystupujícího z tohoto logického členu a spojujícího vstupy D klopných obvodů 76 až 82., na hodnotu 0. Klopné obvody 76 až 82 se tak stávají necitlivé na hodinové signály CKj. a výstupy Q těchto klopných obvodů zůstávají na hodnotě 0.

To dovoluje zabránit tomu, aby mohly být vybírány jiné hodinové signály, a zvolený hodinový signál CK₃ je tak ukládán do paměti.

Když je výstup Q klopného obvodu 88 na hodnotě 1, je signál CK₃ uvolněn logickým členem 96 a je přiváděn na jeden ze čtyř vstupů logického členu 100. Další vstupy tohoto logického členu 100 jsou na hodnotě 1, vzhledem ke stavu 0 výstupů Q klopných obvodů 84.,86 a 90, a výstup logického členu 100 tak vydává signál CK₃, který bude dále nazýván jako signál CLS. Signál CLS odpovídá hodinovému signálu, který byl vybrán právě popsaným zapojením. Jelikož signál SIGj byl synchronizován signálem C4M, dovoluje to zabránit tomu, aby se čela signálů SIG^ a CLS objevila současně.

V alternativním provedení znázorněném na obr.8a mohou být funkce identifikace vzestupného čela periody signálu SIG1S a volby prvního přechodu (vzestupného čela) hodinového signálu CK^, k němuž dochází bezprostředně po té, co se objeví vzestupné čelo periody signálu SIG1S. realizovány rovněž následujícím způsobem. Společný signál SIG1S se vysílá

-21• · «» • * · • · · · • · · • * · ·· »·

·· ► * · « »·· ··« na každý ze dvou vstupů čtyř logických členů AND 101, 103, 105, 107 a signály CK^ jsou vedeny každý na odpovídající vstup monostabilního obvodu 106, 108. 109, lil, jehož výstup je připojen ke druhému z obou vstupů čtyř uvedených logických členů AND 101, 103, 105, 107. Výstupy čtyř uvedených logických členů AND jsou vedeny na odpovídající hodinové vstupy CK čtyř paměťových klopných obvodů 84, 86, 88 a 90.

Obr.8b znázorňuje variantu provedení zařízení z obr.6, podle které je stupeň klopných obvodů typu D 84 až 90 vypuštěn. Na tomto obrázku jsou znázorněny pouze prvky, které se vzhledem k obr.6 změnily. Společný signál SIG1S nebo SIG2S. vystupující z výstupu Q klopného obvodu 70, je vysílán na vstup D čtyř klopných obvodů 300. 302. 304, 306 typu D a hodinový vstup CK jiného klopného obvodu 308 typu D, jehož výstup Q je připojen k resetovacímu vstupu c (clear, pro resetování na nulovou hodnotu) uvedených klopných obvodů 300 až 306.

Klopný obvod 310 typu D přijímá na svém hodinovém vstupu signál ERSS. jehož vstup D je trvale na hodnotě 1 a jehož výstupní signál z výstupu Q je vysílán na jeden ze dvou vstupů každého ze čtyř logických členů AND 312, 314, 316, 318, zatímco druhý z těchto logických členů přijímá odpovídající z hodinových signálů CK^, CK₂, —3 ^{a CK}4·

Když signál ERSS přechází na hodnotu 1, výstup Q klopného obvodu 310 tak přechází na hodnotu 1, což uvolňuje hodinové signály CK^. O polovinu periody signálu C4M později se vzestupné čelo signálu SIG1S objeví na vstupech D klopných obvodů 300 až 306 a současně aktivuje resetovací

•	·· •	• *·	•	·· •	···· •	·· • · ·
•	•	•	• ·	•	• ·	···
•	•	•	•	•	• ·	•
	··	···		··	··	·*

·· ··· vstupy C (clear, pro resetování na nulovou hodnotu) těchto klopných obvodů prostřednictvím klopného obvodu 308. První vzestupné čelo hodinového signálu CK^. například CK₃ , které bezprostředně následuje vzestupné čelo signálu SIG1S, aktivuje odpovídající klopný obvod 304 typu D, jehož výstup Q přechází na hodnotu 1.

Jelikož každý výstup Q klopného obvodu 300 až 306 typu D je vysílán na vstup odpovídajícího logického členu NAND 320, 322. 324,326 a druhý vstup každého logického členu přijímá odpovídající odlišný signál CK^. kde i=l až 4, přechod výstupu Q logického členu 304 na hodnotu 1 uvolňuje signál CK₃ logického členu 324, který je veden na jeden ze čtyř vstupů logického členu NAND 328. Tři další vstupy logického členu 328 jsou připojeny k výstupům logických členů 320, 322 a 326, takže signál CK₃, uvolněný logickým členem 324. se znovu nachází na výstupu logického členu 328.

Výstupy Q klopných obvodů 300-306 jsou připojeny ke čtyřem vstupům logického členu NAND 330, jehož výstupní signál je vysílán do logického invertoru 332, který je připojen k nastavovacímu vstupu S (set) klopného obvodu RS 334. Výstup Q klopného obvodu 334 je veden na resetovací vstup C (clear) klopného obvodu 310 a resetovací vstup C (clear) klopného obvodu 334 přijímá signál RG nové inicializace, který vzniká při každých dvou měřeních (po protiproudovém vysílání a poproudovém vysílání).

Když tak výstup Q klopného obvodu 304 přechází na hodnotu 1, výstup Q přechází na hodnotu 0, výstup logického členu 330 přechází na hodnotu 1 a vstup S klopného obvodu

334 je tedy O, což nucené uvádí výstup Q klopného obvodu 334 na hodnotu 1 a výstup Q klopného obvodu na hodnotu o. Vstup C (clear) klopného obvodu 310 tak přechází na hodnotu 0, a výstup Q přechází na hodnotu 0, což zablokovává logické členy 312 až 318. Klopný obvod RS 334 tedy zajišťuje volbu hodinových signálů a hodinový signál CK₃ (CLS), zvolený klopným obvodem 304, je tak uložen do paměti v klopném obvodu 304. Tato varianta dovoluje snížit energetickou spotřebu zařízení, protože signály CK^ nejsou adresovány přímo na hodinové vstupy CK klopných obvodů 300-306.

Následující popis s odvoláním na obr.9 a 10 ukazuje generování signálu SIG^-CLS, označeného IEX^. který se vytváří z počtu m (kde m je celé číslo) po sobě následujících period signálu SIG-p Signál ΙΕΧ_χ je ve formě m pravoúhlých impulzů, kde šířka každého pravoúhlého impulzu odpovídá době, uplynulé mezi okamžikem, kdy se objeví charakteristická část periody signálu SIG₃, například jeho vzestupným čelem, a okamžikem, kdy se objeví první následující přechod signálu CLS, t.j. například vzestupné čelo tohoto signálu (obr.10). Počet m je například rovný 16, za účelem snížení šumu, doprovázejícího měření, a jeho funkcí je průměrování.

Když výstup Q klopného obvodu 60 (obr.l) přechází na < hodnotu 1, signál ERES dovoluje klopnému obvodu 110 typu

D (obr.9), aby aktivoval zvolený hodinový signál CLS na ho** dinovém vstupu CK klopného obvodu 110. Resetovací vstup

C (clear, pro resetování na nulovou hodnotu) tohoto klopného obvodu 110 je připojen k resetovacímu signálu R pro resetování na nulovou hodnotu, který je aktivován začátkem každého měření.

-24• · · · · ftft·· ·· · · * · ♦· ·· · · · · ft • · · · · · ···· • · · ·· · ·· ······ • · · ···· · · ♦ft ··· ·· ·· ·· ·ft

Při vzestupném čele signálu CLS (obr.10) přechází výstup Q klopného obvodu 110 na hodnotu 1, což uvádí výstup Q tohoto klopného obvodu na hodnotu 0, a uvolňuje tak resetovací vstup Reset (pro resetování na nulovou hodnotu) čítače 112 16 bitů, například typu HC4040, který začne odpočítávání 16 pravoúhlých impulzů. Výstup Q5 čítače 112 přechází na začátku šestnáctého pravoúhlého impulsu na hodnotu 1 a na resetovací vstup c (pro resetování na nulovou hodnotu) klopného obvodu 114 typu D je vysílána invertovaná hodnota tohoto signálu.

Výstup Q klopného obvodu 110 je připojen ke vstupu CK hodinového signálu klopného obvodu 114, jehož vstup D je trvale na hodnotě 1, a přechod výstupu Q klopného obvodu 110 nucené uvádí výstup Q klopného obvodu 114 na nulovou hodnotu. Výstup Q tohoto klopného obvodu 114 je vysílán do logického členu NAND 116. jehož druhý vstup je trvale na hodnotě 1 a jehož výstup je připojený ke vstupu D klopného obvodu 118 typu D.

Když výstup Q klopného obvodu 114 přejde do stavu 0, vstup D klopného obvodu 118 přejde do stavu 1 (obr.10). První vzestupné čelo signálu SIG^. které se dostane na hodinový vstup CK klopného obvodu 118 po té, co výstup D přešel do stavu 1, působí že výstup Q klopného obvodu přejde do stavu 1 (obr.10).

Výstup Q klopného obvodu 118 je připojen jednak ke vstupu D klopného obvodu 120 typu D a jednak k resetovacímu vstupu C (clear, pro resetování na nulovou hodnotu) tohoto klopného obvodu, a jednak k jednomu ze vstupů logického čle-25• 4 4 4 4 ···· 4 4 4 4

4··· 44 4 44·· · 4 4 4 4 · 4 · · • 4 · 44 4 44 444444

444 4444 4 4 nu NAND 122, jehož výstup je veden na hodinový vstup CK čítače 112. Výstup Q klopného obvodu je připojen k resetovacímu vstupu C (clear, pro resetování na nulovou hodnotu) klopného obvodu 118. Když je výstup Q klopného obvodu 118 na hodnotě 0, přijímá logický člen 122 na jednom ze svých vstupů logický signál hodnoty 0 a výstup tohoto logického členu je tedy na hodnotě 1. Když výstup Q klopného obvodu 118 přejde do stavu 1, výstup logického členu 122 přejde do stavu 0 a takto vytvořené sestupné čelo spouští čítání prvního pravoúhlého impulsu čítačem 112. Současně výstup Q klopného obvodu 118, který byl ve stavu 1, přejde do stavu 0 a nucené tak převádí do stavu 1 výstup logického členu 124.

Jakmile se první vzestupné čelo zvoleného hodinového signálu CLS objeví (obr.10) na hodinovém vstupu CK klopného obvodu 120, výstup Q tohoto klopného obvodu přejde do stavu 0, což nucené převádí do stavu 0 výstup klopného obvodu 118. V důsledku toho signál vystupující z výstupu Q klopného obvodu 118 přejde do stavu 1 a vytvoří se první pravoúhlý impuls signálu IEX^ (obr.10). Analogicky se tak vytvoří šestnáct po sobě následujících pravoúhlých impulsů.

Příchod šestnáctého vzestupného čela signálu SIG^ vyvolává stejným způsobem přechod signálu na výstupu logického * členu 122 do stavu 0, čímž se tak aktivuje čítání posledního pravoúhlého impulsu čítačem 112. Signál vystupující z výstu·« pu Q klopného obvodu 118 tedy rovněž přechází do stavu 0.

Příchod šestnáctého sestupného čela na hodinový vstup CK čítače 112 vyvolává přechod výstupu Q5 tohoto čítače do stavu 1 a tedy invertovaného výstupu do stavu 0 a zablokovává tak logický člen NAND 122.

Signál na výstupu logického členu 122 tak přechází do stavu 1 (obr.10), což zastavuje čítání. Resetovací vstup C (clear, pro resetování na nulovou hodnotu) klopného obvodu 114 přechází na hodnotu 0, a nucené tak uvádí výstup Q klopného obvodu 114 do stavu l a tedy vstup D klopného obvodu 118 do stavu 0, což blokuje tento klopný obvod.

Když se následující vzestupné čelo zvoleného hodinového signálu objeví na hodinovém vstupu CK klopného obvodu 120. jeho výstup Q přejde do stavu 0, což nucené uvádí výstup Q klopného obvodu 118 do stavu 1 a vytvoří se šestnáctý pravoúhlý impuls signálu IEXj (obr.10).

Následující krok spočívá v určování času tl, který odpovídá součtu dob v těchto šestnácti pravoúhlých impulsech, uplynulých v každé periodě signálu SIGj^ mezi okamžikem, v němž se objeví vzestupné čelo uvedeného signálu, a okamžikem, v němž se objeví první bezprostředně následující vzestupné čelo signálu CLS. Tento krok tak spočívá v určování součtu šířek šestnácti vytvořených pravoúhlých impulsů (obr.11), z nichž jsou na obr.11 znázorněny pouze tři.

Obr.12b je zjednodušené schéma časového expandéru. Časový expandér je vhodný vzhledem k malé šířce pravoúhlých impulsů signálu IEXj, která nemůže být určována klasickými prostředky, jako je například čítání impulsů, které by potřebovaly hodiny a čítač velmi vysoké frekvence. Šířka každého z pravoúhlých impulsů signálu IEXj, získaných se čtyřmi hodinovými signály, může například reprezentovat jednotkový čas řádově 130 až 375 ns.

Jak je uvedeno na tomto obrázku, signál IEX^, reprezentovaný napětím V_c. může nabýt logických hodnot 0 nebo 1, se vysílá do generátoru proudu Gj, poskytujícího proud I^. Tento generátor je připojen jednou ze svých svorek k bodu A. Kondenzátor C s kapacitou například rovnou 22 nF je připojen jednou ze svých desek k bodu A, a napětí U_g na svorkách kondenzátoru se vede na invertující vstup operačního zesilovače AO. použitého jako komparátor. Neinvertující vstup tohoto komparátoru AO je napájen referenčním napětím V_R (např. +1,5 V). Komparátor je napájen napětím (například 3,3 V). Výstup komparátoru AO je připojen ke spouštěcímu logickému invertoru IL, jehož výstup je vysílán do druhého generátoru proudu G₂, který vydává proud I₂. Tento druhý generátor je napájen napětím a je připojen jednou ze svorek k bodu A.

Když je napětí V_c rovné 0 (obr.12a), proud 1^ je nulový, napětí U_c na svorkách kondenzátoru zůstává vyšší, než je referenční napětí výstup VAO komparátoru je nulový, výstup invertoru IL je 1 a proud I₂ je nulový. Když je napětí νθ 1 (obr. 12a) proud 1·^ je například 3 mA a kondenzátor C se vybíjí až na určitou hodnotu U^, nižší než V^, pro kterou napětí y_e znovu nabývá nulové hodnoty. Napětí na výstupu VAO znovu přejde na maximální hodnotu (např. rovnou 2,8 V) napětí logického invertoru přechází do hodnoty 0, což dovoluje opětovné postupné nabíjení kondenzátoru proudem I₂ o hodnotě přibližně rovné 3 μΑ až na hodnotu vyšší, než je napětí Vr, načež hodnota napětí VAO znovu poklesne na nulu (obr.12a) a napětí IL znovu přejde na hodnotu 1 a I₂ znovu nabude hodnoty nula.

-28Jelikož Ij^tg = I₂ ^Ts ^{= Cu}c ⁼ konstanta, odvozuje se poměr Ii/I₂, který je například rovný 1000, při Ij = 3 mA a I₂ = 3 μΑ. Poměr T_g/t_e je tak rovný 1000.

V důsledku toho se pro každou šířku nebo dobu trvání t_e pravoúhlého impulsu získá expandovaná doba T_g na výstupu z komparátoru, kterou stačí určit klasickým způsobem pro to, aby se z ní odvodila šířka t_e = T_s/1000. Doba T_s se například určuje hodnotou rezistoru R₁₀ v zapojení na obr.13.

Zapojení na obr.13 je příklad zapojení realizující funkci výše popsaného časového expandéru. Zapojení obsahuje rezistor R_?, přes který prochází signál IEXj (obr.9 a 10), připojený k bodu B, k němuž jsou rovněž připojeny jednak dioda Dl, zapojená jednak sériově s rezistorem Rg a jednak s bází tranzistoru NPN 130. Emitor tohoto tranzistoru NPN je připojen k zemi přes rezistor R_g, zatímco kolektor je připojen k bodu C.

Logická úroveň 1 na signálu IEX^ definuje v síti R₇, Ρ-£, R₈ potenciál B, jemuž je vystavena báze tranzistoru 130. Proud je tedy definován v podstatě vzorcem i = (Vg-Vbe)/R9, kde V_vfc) označuje napětí báze-emitor tranzistoru 130, které je přibližně 0,65 V.

K bodu C je připojen svými deskami kondenzátor C3. který je dále připojen k invertujícímu vstupu komparátoru 132. napájenému napětím V^, přičemž invertující vstup tohoto komparátoru je připojen k referenčnímu napětí V_R. Výstup-29-

ní signál se vysílá jednak k časovači měření, přiřazenému k neznázorněnému mikroprocesoru, a jednak k rezistoru R₁₀. Rezistor R₁₀ je připojen k bodu D, k němuž jsou rovněž připojeny jednak dioda P₂, zapojená sériově s rezistorem R_llř a jednak báze tranzistoru 136. Emitor tranzistoru PNP 136 je připojen k rezistoru R₁₂, zatímco kolektor je připojen k výše uvedenému bodu C. Zapojení je napájeno napětím V^.

Zapojení pracuje způsobem uvedeným výše s odvoláním na obr. 12a a 12b. Generátory G·^ a G₂ z obr. 12b jsou nahrazeny tranzistory 130 a 136, zatímco ke každému z tranzistorů byla sériově zapojena dioda a rezistor pro kompenzaci driftu diod emitor/báze tranzistoru. Po expandování doby odpovídající součtu šířek šestnácti pravoúhlých impulsů signálu IEXj se tak získá doba t₃, která je charakteristická pro šíření ultrazvukového signálu vysílaného převodníkem směrem ke převodníku , umístěnému dále po proudu (obr.l).

Přibližně 40 ms po začátku vysílání signálu z převodníku T₃ se generuje resetovací signál R (pro resetování na nulovou hodnotu) za účelem opětovné inicializace logických bloků pro zpracování signálů IEX. Převodník T₂ po té vysílá ultrazvukový signál směrem k převodníku , a to buzením budicím signálem SE₂ o kmitočtu rovném 1 MHz, generovaným sekvenční jednotkou 24.. Přepínací blok, ovládaný mikroprocesorem, se přepíná tak, že spínač 44 je rozpojen a spínač 46 je sepnutý. Převodník Τ₃ přijímá ultrazvukový signál, který se šíří od poproudové strany na protiproudovou stranu přibližně 90 ms po okamžiku začátku vysílání a tento signál se zpracovává invertorem 48 tak, aby se získal signál SIG₂. který mán průběh uvedený na obr.5a.

Blok, který byl popsán ve vztahu k obr.6, zůstává aktivovaný ve stavu, v němž se nacházel, když byl zvolen hodinový signál CLS, a tento blok tedy vydává signál CLS. Signál SIG₂ je synchronizován se signálem C4M pro generování signálu SIG2S. Signál SIG₂ je vysílán na hodinový vstup CK klopného obvodu 118 (obr.9), zatímco zvolený hodinový signál CLS je vysílán na hodinové vstupy CK klopných obvodů 110 a 120. část signálu SIG₂ se vysílá na hodinový vstup CK klopných obvodů 110 a 120. Část signálu SIG₂ je volena signálem ERES. který aktivuje vstup D klopného obvodu 110. Blok znázorněný na obr.9 funguje způsobem analogickým vůči tomu, jaký byl popsán pokud jde o tvorbu signálu IEXj a tímto způsobem se tedy generuje signál IEX₂.

Signály ΙΕΧ-^ a IEX₂ jsou znázorněny na obr. 14. Jsou znázorněny jeden nad druhým pro jednoduchost znázornění a vysvětlení, ale rozumí se, že probíhají současně. Signál IEX₂ se po té zpracovává zapojením expanzního obvodu pro časovou expanzi, znázorněným na obr.13, způsobem shodným s tím, jaký již byl popsán s odvoláním na tento obrázek.

Doba t₂, charakteristická pro šíření ultrazvukového signálu, vysílaného převodníkem T₂ směrem k převodníku Τ_χ, je tak určena tak, jak bylo popsáno výše pro dobu t₁. Rozdíl těchto časů se po té vypočítá mikroprocesorem, a průtočné množství tekutiny Q, které je úměrné tomuto rozdílu, se pak odvozuje následujícím způsobem: Q = K (t₂-t₁)/C, kde K je výraz nebo součinitel, který bere v úvahu geometrii čítače a C korekční součinitel, vázaný na rychlost šíření zvuku ve vodě.

Průtočné množství Q může být rovněž ve formě Q =

2LS(t₂-t₁)/(t₁-t₂)² s geometrií z obr.l, kde L a S jsou délka trubice a průřez trubice. Při L =10 cm, S =1 cm² a t₁+t₂ = 160 με se získá výsledek Q = 1406 l/h.

S výhodou je signál CLS dočasný časový referenční signál, který je používán jako mezireferenční hodnota pro určení časů t·^ a t₂· Tento referenční signál t_x a t₂ se po té odstraňuje, když se určí rozdíl t₁~t₂, který poskytne požadovaný metrologický údaj.

Tento způsob nepotřebuje rekonstituovat fázi signálu pro určování doby šíření uvedeného signálu, což je méně energeticky náročné. Kromě toho tento je tento způsob pružnější, než jsou způsoby používané ve stavu techniky, protože se vytváří časově referenční signál a není zapotřebí brát v úvahu vysílaný signál. Způsob podle vynálezu je spolehlivý vzhledem k tomu, že se pracuje číslicově a způsob je rovněž velmi přesný.

Pro vysílací frekvenci 1 MHz je doba šíření ultrazvukového signálu okolo 70 až 80 ms a otáčení fáze vysílaného signálu se pohybuje v rozmezí 140 až 160 π. Je-li například doba šíření ze strany proti proudu na stranu po proudu rovná 70 με, což odpovídá otáčení fáze signálu 140 π, potom může být doba šíření ze strany po proudu na stranu proti proudu rovná 70 με + 500 ns a odpovídající otáčení fáze je 140 π + π pro maximální průtok vody.

Pro použití pro počítání vody v domácnosti je maxi-32··♦ *·« mální průtočné množství například rovné 2 m³/h při potrubí 12 o průměru rovném 10 mm. To znamená, že v tomto případě bude rozdíl expandovaných časů t₂-t₁ rovný 500 ns, což odpovídá fázovému posunu ir. Stačí čtyři hodinové signály CK^. jako signály popsané výše, aby se určil rozdíl časů t₂-t₁ rovný 500 ns při minimální spotřebě.

V případě, kde je fázový posun vyšší než π, je nevyhnutelné zvýšit počet hodinových signálů. Je možné zvýšit počet hodinových signálů CK^ pro zvýšení dynamiky měření průtoku, ale energetická spotřeba bude větší.

Mění-li se vysílací frekvence ultrazvukových signálů, je možné bud zvýšit přesnost měření a tím snížit dynamiku čítače (zvýšená frekvence) nebo zvýšit dynamiku čítače, však současně snížit přesnost měření (zmenšená frekvence).

Druhé provedení je znázorněno na obr.15 a bude nyní popsáno. Jak je znázorněno na obr.15, obsahuje měřicí zařízení prostředky 200 pro tvorbu osmi hodinových signálů CK^. kde i = 1 až 4. Obr.16 znázorňuje průběh vytvářených signálů CK-i. Tyto prostředky obsahují oscilátor 202 řízený krystalem o frekvenci rovné 8 MHz, Tento oscilátor vydává hodinový signál, který je veden na hodinové vstupy CK čtyř klopných obvodů 204, 206, 208, 210 typu D, které tvoří dělič. Výstup Q klopného obvodu 210 je připojen ke vstupu D klopného obvodu 204 a výstupy Q klopných obvodů 204. 206 a 208 jsou připojeny ke vstupu D klopných obvodů 206, 208 a 210.

Předpokládáme-li, že signál CK^ je 0, když se objeví vzestupné čelo hodinového signálu, přejde hodinový signál

-33♦ < » ·* ·*·· «· V» *··· « * * * · * » »·· · · * · · · * * · · · · · · · ··· »«· • » * · · · · · ·

CK₁, vydávaný výstupem Q klopného obvodu, na hodnotu 1 a vstup D klopného obvodu 206 tedy rovněž nabude hodnoty 1. Hodinový signál CK₅, vydávaný výstupem Q klopného obvodu 204 tedy přejde na hodnotu 0. Na následujícím vzestupném čele hodinového signálu 8 MHz přejde hodinový signál CK₂, vydávaný výstupem 2 klopného obvodu 206, na hodnotu 1. Hodinový signál CK_£ vydávaný výstupem *Q klopného obvodu 206, tak přechází na hodnotu 0.

Následující vzestupné čelo hodinového signálu 8 MHz vyvolá přechod hodinového signálu CK₃, vydávaného výstupem Q klopného obvodu 208. na hodnotu 1, což vyvolá přechod hodinového signálu CK?, vydávaného výstupem θ’ klopného obvodu 208, na hodnotu 0. Následující vzestupné čelo hodinového signálu 8 MHz vyvolá přechod hodinového signálu CK₄, vydávaného výstupem Q klopného obvodu 210. na hodnotu 1, což vyvolá přechod hodinového signálu CK_Q vydávaného výstupem Q uvedeného klopného obvodu na hodnotu 0, a tedy vstup D klopného obvodu 204 rovněž přejde na hodnotu 0.

Při příštím vzestupném čele hodinového signálu 8 MHz hodinový signál CK₁ znovu klesne na hodnotu 0, zatímco signál CK₅ přejde na hodnotu 1 a také vstup D klopného obvodu 206 rovněž přejde na hodnotu 0. Když přijde následující vzestupné čelo hodinového signálu 8 MHz, hodinový signál CK₂, vydávaný výstupem Q klopného obvodu 206. přejde na hodnotu 0 a signál CK_£ tedy přejde na hodnotu 1.

Když se objeví další vzestupné čelo hodinového signálu 8 MHz, přejde hodinový signál, vydávaný klopným obvodem 208, na hodnotu 0 a hodinový signál CK_? tedy přejde na hod-34-

notu 1. Následující vzestupné čelo hodinového signálu 8 MHz vyvolá přechod hodinového signálu CK₄ na hodnotu 0 a hodinového signálu CKg na hodnotu 1, což uvádí vstup D klopného obvodu na hodnotu 1.

Při dalším vzestupném čele hodinového signálu 8 MHz přejde hodinový signál CKj na hodnotu 1 a hodinový signál CK₅ na hodnotu 0. Následující vzestupné čelo hodinového signálu 8 MHz vyvolá přechod hodinového signálu CK₂ na hodnotu 1 a tedy hodinového signálu CKg na hodnotu 0. Vzestupné čelo hodinového signálu 8 MHz vyvolá přechod hodinového signálu CKn na hodnotu 1 a hodinového signálu CK₇ na hodnotu 0. Na následujícím vzestupném čele hodinového signálu 8 MHz přechází hodinový signál CK₄ na hodnotu 1 a hodinový signál CK_S přechází na hodnotu 0, což nucené uvádí vstup D klopného obvodu 204 na hodnotu 0.

Vytvoří se tak uvedených osm hodinových signálů CK^. ck₂, CK₃, CK₄, ck₅, CK₆, CK₇ a CK_e. Tyto signály mají stejnou frekvenci, jako budicí signály SE-j^ a SE₂ převodníků (1 MHz), které jsou vytvořené například na bázi hodinového signálu CK_X. Signály jsou vzájemně fázově posunuté o tt/4 a jsou v pevném fázovém vztahu vzhledem k budicím signálům převodníků. Kromě toho mají tyto signály přechody mezi logickou hodnotou 0 a logickou hodnotou 1.

Jak je znázorněno na obr.3, je generován dekodérem 28 sekvenční jednotky 24 synchronizační signál ERS a jeho průběh je znázorněn na obr.5a a 5b. Jeho logická hodnota je 0 a na konci časového úseku rovného 95 ms jeho hodnota přechází na hodnotu 1, když přijímaný signál leží v jeho — 35 —

střední části, která je méně rušena než je začátek nebo konec uvedeného přijímaného signálu. Tento signál spouští začátek volicí fáze hodinového signálu CK^.

Jak ukazuje obr.15, je signál ERS vysílán na vstup D klopného obvodu 212 typu D. Tento klopný obvod dovoluje generovat na svém výstupu Q signál ERSS, odpovídající signálu ERS synchronizovanému s hodinovým signálem CK·^, který je vysílán na hodinový vstup CK klopného obvodu 212. Signál CK1 byl zvolen libovolně.

Dekodérem 28 sekvenční jednotky 26 (obr.3) se generuje signál ERE a jeho průběh je znázorněn na obr.5b. Jeho logická hodnota je 0 a 2 ms po přechodu signálu ERS na hodnotu 1 přejde jeho hodnota na hodnotu 1. Tento signál spustí začátek měřicí fáze.

Jak ukazuje obr.15, je signál ERE vysílán na vstup D klopného obvodu 214 typu D, jehož resetovací vstup C (clear) pro resetování na nulovou hodnotu je připojen k signálu R, který ho iniciuje na začátku měření. Výstup Q klopného obvodu 214 je připojen k jednomu ze vstupů logického členu 216 NOR, přičemž druhý vstup přijímá signál ERSS. Výstup tohoto logického členu 216 je připojen k invertoru 218, k jehož výstupu je připojen jeden ze vstupů logického členu NOR 220, přičemž druhý vstup přijímá hodinový signál 8 MHz. Na výstupu tohoto logického členu 220 se vydává signál C8M frekvence rovné 8 MHz. Signál C8M se opětovně injektuje na hodinový vstup CK klopného obvodu 214. Signál C8M je spouštěn přechodem signálu ERSS na hodnotu 0 a ruší se, jakmile se objeví signál ERE. synchronizovaný stejným signálem

-36C8M.

Výstup Q klopného obvodu 214 poskytuje signál ERES, který odpovídá signálu ERE, synchronizovanému se signálem C8M. Tento signál slouží pro aktivování měřicího bloku. Synchronizovaný signál ERSS je vysílán na resetovací vstup ť (clear, pro resetování na nulovou hodnotu) klopného obvodu 222 typu D. Signál SIG ťSIGj^ nebo SIG₂) je vysílán na hodinový vstup CK tohoto klopného obvodu, jehož vstup D je na hodnotě 1.

Výstup Q klopného obvodu 222 je připojen ke vstupu D klopného obvodu 224 typu D. Signál C8M je vysílán na hodinový vstup CK tohoto klopného obvodu a resetovací vstup C (clear”) pro resetování na nulovou hodnotu je připojen k signálu RG, jehož funkcí je iniciovat tento klopný obvod na začátku úplného cyklu měření.

Když signál ERSS na výstupu Q klopného obvodu 212 přejde na hodnotu 1, první vzestupné čelo upraveného signálu SIG^ (nebo SIG₂) vyvolá přechod výstupu Q klopného obvodu na hodnotu 1 a umožní tak přechod výstupu Q klopného obvodu 224 při prvním vzestupném čele signálu C8M na hodnotu 1. Takto vytvořený signál SIG1S odpovídá signálu SIGj^ synchronizovanému se signálem C8M.

Signál ERSS je rovněž vysílán na vstup D klopného obvodu 225 typu D. Resetovací vstup Č (clear, pro uvádění na nulovou hodnotu) klopného obvodu 225 přijímá předchozí signál RG.

Společný signál SIG1S se vysílá na jeden ze vstupů logického členu 226 typu NAND, jehož výstup je směrován do invertoru 227, který vysílá invertovaný signál na vstup D osmi klopných obvodů 228, 230. 232. 234, 236, 238. 240. 242 typu D a na hodinový vstup CK klopného obvodu 225. K výstupu Q klopného obvodu 225 je připojen resetovací vstup C (clear, pro resetování na nulovou hodnotu) každého klopného obvodu.

Když je signál ERSS na hodnotě 1, první vzestupné čelo signálu SIG1S spouští klopný obvod 225 a jeho výstup Q přechází na hodnotu 1. První vzestupné čelo signálu SIG1S, objevující se po přechodu signálu ERSS na hodnotu 1, uvolňuje resetovací vstup Č (clear, pro resetování na nulovou hodnotu) osmi klopných obvodů 228 až 242. Výstupy Q klopných obvodů 228-242 jsou přijímány na hodinových vstupech CK osmi dalších klopných obvodech 244,246.248,250, 252,254,256,258 typu D. Vstup D těchto klopných obvodů 244 až 258 je uveden trvale na hodnotu 1 a jejich resetovací vstup C (clear, pro resetování na nulovou hodnotu) je připojen ke společnému inicializačnímu signálu RG. Výstupy Q klopných obvodů 244-258 jsou jsou připojeny k odpovídajícímu jednomu vstupu osmi logických členů 260.262,264.266, 268.270,272.274 NAND, přičemž druhý z těchto vstupů přijímá odpovídající hodinové signály CKq až CK_g. Výstupy logických členů 260 až 274 jsou připojeny k osmi vstupům logického

- členu 276 NAND.

Výstupy Q klopných obvodů 244 až 258 jsou připojeny ke čtyřem vstupům logického členu 278 NAND, jehož výstup je invertován logickým invertorem 280 a je po té znovu injekto-38ft* ft ftft ftftftft ftft ftft ftft ftft ftft · ftftft* ftftft ftftft ftftftft « · ft ftft · · · ftftftft·· ftftft ftftftft · · ván na druhý vstup logického členu 226. Jakmile je identifikováno vzestupné čelo signálu SIG1S osmi klopnými obvody

228 až 242. jsou tyto klopné obvody aktivovány a přijímají na svých odpovídajících hodinových vstupech CK hodinové signály CK₃ až CKg.

Společný signál RG je na hodnotě 1 (inicializace začátku měření), klopné obvody 244 až 258 jsou aktivovány a jsou tedy citlivé na výstupy Q klopných obvodů 228 až 242. První přechod nebo vzestupné čelo prvního hodinového signálu, který přichází bezprostředně po té, co se objeví vzestupné čelo signálu SIG1S, spouští výstup Q klopného obvodu, přijímajícího příslušný hodinový signál.

Je-li například CK^ zvolený hodinový signál, protože je časově bližší signálu SIG1S, zvolení tohoto signálu klopným obvodem 236 vyvolá přechod výstupu Q tohoto klopného obvodu na hodnotu 1, což vyvolá rovněž přechod výstupu Q odpovídajícího klopného obvodu 252 na hodnotu 1. Výstupy ostatních klopných obvodů 228 až 234 a 238 až 242 jsou stále na hodnotě 0.

Výstup Q klopného obvodu 252 je tedy na hodnotě 0 a vyvolává tedy přechod logického členu 278 na hodnotu 1. Invertovaný signál, přicházející na druhý vstup logického členu 226. je tedy na hodnotě 0, což zablokovává logický člen a převádí na hodnotu 0 společný signál, vystupující z tohoto logického členu a spojující vstupy D klopných obvodů 238 až 242. Tímto způsobem se klopné obvody 228 až 242 stávají necitlivé na hodinové signály CK^ a výstupy Q těchto klopných obvodů zůstávají na hodnotě 0. To dovoluje zabrá-39-

	• ·	• · 4 *	*4	44
• 4	*	• 4	4	4 ·	4 4
4 4	•	4 ·	4 4	44 4	4 4 4
• 4	•	4 *	V 4	4	4

nit, aby mohly být zvoleny jiné hodinové signály, a tímto způsobem je zvolený hodinový signál CK₅ zapamatováván.

Když je výstup Q klopného obvodu 252 je na hodnotě 1, signál CK₅ je uvolněn logickým členem 268 a je veden na jeden ze čtyř vstupů logického členu 276. Další vstupy tohoto logického členu 276 jsou na hodnotě 1, vzhledem ke stavu 0 na výstupech klopných obvodů 244 až 250 a 254 až 258, a v důsledku toho vydává výstup logického členu 276 signál CK₅, který bude dále nazýván signál CLS. Signál CLS odpovídá hodinovému signálu, zvoleného popsaným zapojením. Jelikož byl signál SIG·^ synchronizován signálem C8M, dovoluje to zabránit tomu, aby se čela signálů SIG₃ a CLS objevila současně .

Vše, co bylo až dosud popsáno ve vztahu k obr.9 až 14 zůstává v platnosti pro druhé provedení, které bylo právě popsáno. Jako příklad je možné uvést, že když se použijí čtyři hodinové signály CK^ s frekvencí 4 MHz a když se pomocí klopného obvodu 70 synchronizuje signál SIG^ se signálem C4M, signály CK₁, CK₃. C4M, SIGj., SIG1S a IEXj mají kupříkladu průběh znázorněný na obr.17.

Když se tak má měřit šířka pravoúhlého impulsu, vytvořeného mezi vzestupným čelem signálu SIG]^ a prvním vzestupným členem hodinového signálu CK^. které vzniká bezprostředně po té (ve zvoleném příkladě se jedná o signál CK₃) , je možné pozorovat, že se časová šířka tohoto pravoúhlého impulsu (poproudové vysílání signálu) rozkládá na dvě části, a to první nahodilou část trvání τ_₃, která odpovídá synchronizaci signálu SIGj se signálem C4M, přičemž doba trvání _t₃

je v rozmezí od 0 do 250 ns podle relativní polohy dvou signálů SIGj^ a C4M, a druhou pevnou část trvání τ.₂, která odpovídá půlperiodě signálu C4M o velikosti 125 ns. Doba trvání pravoúhlého impulsu je tedy maximálně 375 ns.

Když se naproti tomu má měřit šířka pravoúhlého impulsu, tvořeného mezi vzestupným čelem signálu SIG₂ a prvním vzestupným čelem zvoleného hodinového signálu CK₃ (protiproudové vysílání signálu), časová šířka pravoúhlého impulsu je maximálně rovná 1 με-e, což je hodnota přibližně 970 ns, kde 1 ms představuje periodu signálu 1 MHz a e je bezpečnostní součinitel, který zaručuje správné fungování klopných obvodů 118 a 120 z obr.9. Provádí-li se odečítání časových šířek dvou předchozích impulsů, získá se tak maximální doba trvání 595 ns.

Při použití osmi hodinových signálů CK^ o frekvenci 8 MHz je tak časová šířka pravoúhlého impulsu, získaná pro protiproudové vysílání signálu, vždy součet dvou hodnot a i_₂, kde je v rozmezí od 0 do 125 ns (na základe synchronizace se signálem C8M) a τ.₂ je 62,5 ns (odpovídá půlperiodě signálu C8M) což uvádí časovou šířku tohoto pravoúhlého impulsu na maximum 187,5 ns t Časová šířka pravoúhlého impulsu, získaná pro poproudové vysílání signálu, zůstává nezměněná (970 ns) a maximál’* ní rozdíl mezi oběma hodnotami je 78 2,5 ns. To odpovídá zvýšení dynamiky měřicího zařízení 1,3 (=782,5/595).

Když je tak například rozmezí průtoků, kryté měřicím zařízením se čtyřmi hodinovými signály od 0 do 1500 1/h, do-4100 0 0* 0··0 00 *0 0 0 0 0 00 * 0000 volí měřicí zařízení s osmi hodinovými signály pokrýt rozsah, sahající až do 1950 1/h.

Je vhodné poznamenat, že pro zvýšení dynamiky měřicího zařízení, používajícího nejméně čtyři hodinové signály, je možné nahradit logické zpoždění, odpovídající době , kratším zpožděním, které je stále ještě slučitelné s technologií použitého logického obvodu. Tato doba se může například získat pomocí kaskády invertorů nebo pomocí obvodu RC. po kterém následuje spouštěcí obvod.

Podle vynálezu stačí průměr pěti cyklů (jeden cyklus odpovídající poproudovému vysílání signálu a protiproudovému vysílání signálu pro získání rozlišovací schopnosti 50 ps.

Claims (26)

1. PATENTOVÉ NÁROKY

   1. Způsob měření průtoku proudící tekutiny, při kterém se postupně za sebou mezi dvěma ultrazvukovými převodníky, umístěnými ve vzájemnému odstupu ve směru proudění tekutiny, vysílají dva ultrazvukové signály, které se šíří v navzájem opačných směrech, přičemž každý převodník přijímá jeden odpovídající ultrazvukový signál SIGj, SIG₂, vyznačený tím, že se vytváří n hodinových signálů CK^, kde i=l až n a n>4, obsahujících přechody, fázově vzájemně posunuté o 2π/η, v pevném fázovém vztahu vzhledem k budicímu signálu převodníků a stejné frekvence, jako tento tewfee signál, zvolí se charakteristická část periody prvního signálu SIGy přijímaného v jednom směru šíření, zvolí se první přechod hodinového signálu, k němuž dochází bezprostředně po té, co se objeví uvedená charakteristická část, tento hodinový signál CLS ze ukládá do paměti, určuje se doba t₁ odpovídající součtu jednotlivých dílčích dob v m po sobě následujících periodách, uplynulých v jednotlivých m periodách mezi okamžikem, kdy se objeví charakteristická část periody signálu SIG^, a prvním následujícím přechodem hodinového signálu CLS, kde m je celé číslo, identifikuje se stejná charakteristická část v m po sobě následujících periodách druhého signálu SIG₂, přijímaného v opačném směru šíření, určuje se doba t₂ odpovídající součtu jednotlivých dílčích dob v jednotlivých m periodách uplynulých mezi okamžikem, v němž se objeví charakteristická část periody signálu SIG₂ a okamžikem, v němž se objeví první následující přechod signálu CLS, vytvoří se rozdíl |t₂-t₁| a odvodí se průtočné množství Q tekutiny, které je úměrné |t₂-t₁|.

   — 43 —

   fl· • · « flfl fl* « · fl ··« fl ·· ·· « flfl fl • * • • fl · • • flfl · flfl · fl · • • fl • » • ·
2. 2. Způsob podle nároku 1, vyznačený tím že m = 1.
3. 3. Způsob podle nároku 1, vyznačený tím, že m je různé od 1 a perioda, v níž se zvolí charakteristická část, odpovídá první z m po sobě následujících period přijímaného prvního signálu SIG·^
4. 4. Způsob podle nároku 1, vyznačený tím, že m je různé od 1 a perioda, v níž se zvolí charakteristická část, předchází m po sobě následujících period přijímaného prvního signálu SIG^.
5. 5. Způsob podle nejméně jednoho z nároků 1 až 4, vyznačený tím, že se přijímané signály SIG₁ a SXG₂ zpracovávají ve formě pravoúhlých impulsů.
6. 6. Způsob podle nároku 5, vyznačený tím, že charakteristická část period přijímaných signálů odpovídá vzestupnému čelu každého pravoúhlého impulsu.
7. 7. Způsob podle nároku 5, vyznačený tím, že charakteristická část přijímaných signálů odpovídá sestupnému čelu každého pravoúhlého impulsu.
8. 8. Způsob podle nejméně jednoho z nároků 1 až 7, vyznačený tím, že hodinové signály CK^ jsou ve formě pravoúhlých impulsů.
9. 9. Způsob podle nároku 1, vyznačený tím, že první přechod hodinového signálu CLS je vzestupné čelo.

   • 0 0 • 0 «0*0 »0 00 0 • 0 • · • 0 0 0 * • 0 0 0» 0 • 0 •00 00« • · * 0 0 0 · • 0
10. 10. Způsob podle nároku 1, vyznačený tím, že první přechod hodinového signálu CLS je sestupné čelo.
11. 11. Způsob podle nejméně jednoho z nároků 1 až 10, vyznačený tím, že se vytvoří odpovídající rozdíly SIG₁-CLS a SIG₂-CLS mezi signály za účelem získání odpovídajících signálů IEX^ a IEX₂, které dovolí určovat odpovídající doby tl a t₂.
12. 12. Způsob podle nároku 5, 8 a 11, vyznačený tím, že signály ΙΕΧ^ a IEX₂ jsou ve formě pravoúhlých impulsů a při způsobu se expanduje souhrnná doba trvání všech pravoúhlých impulsů pro určení odpovídajících dob tj^ a t₂.
13. 13. Způsob podle nejméně jednoho z nároků 1 až 12, vyznačený tím, že hodinový signál je ve fázi s budicím signálem převodníků.
14. 14. Způsob podle nejméně jednoho z nároků 1 až 13, vyznačený tím, že se vytváří čtyři hodinové signály CK_iř přičemž i = 1 až 4.
15. 15. Způsob podle nejméně jednoho z nároků 1 až 13, vyznačený tím, že se vytváří osm hodinových signálu CK^, přičemž i = 1 až 8.
16. 16. Způsob podle nejméně jednoho z nároků 1 až 15, vyznačený tím, že se pro každý přijímaný signál vytvoří signál SIGS, fázově posunutý vzhledem k hodinovým signálům CK^.
17. 17. Způsob podle nároku 16, vyznačený tím, že signál

    »· * ·· «··· ·· ·· • » ·· * · » · · · · • · • · · • · ··* • · • • · • · · · ··« ·« «« ·· v·

    SIGS je fázově posunutý o π/η vzhledem k hodinovým signálům ^CKi·
18. 18. Zařízení pro měření průtoku tekutiny, obsahující nejméně dva ultrazvukové převodníky (T_lf T₂), umístěné ve vzájemném odstupu ve směru proudění tekutiny, prostředky pro vytváření budicího signálu těchto převodníků, prostředky pro přijímání dvou ultrazvukových signálů SIG-^ a SIG₂, vysílaných odpovídajícími z uvedených převodníků v navzájem opačných směrech a postupně za sebou, vyznačený tím, že, že zařízení dále obsahuje prostředky (52,54,56;202-210) pro vytváření n hodinových signálů CK_iř kde i=l až n a n>4, které obsahují přechody, jsou mezi sebou fázově posunuté o 2π/η, jsou v pevném fázovém vztahu vzhledem k budicímu signálu a mají stejnou frekvenci jako tento signál, dále identifikační prostředky (76,78,80,82; 228-242) charakteristické části periody prvního přijímaného signálu SIG_lř volicí prostředky (76,78,80,82; 228-242) prvního přechodu hodinového signálu CK^, k němuž dochází bezprostředně po té, co se objeví uvedená charakteristická část, prostředky (84,86,88;90;244-258) pro ukládání tohoto hodinového signálu do paměti jako signálu CLS, prostředky pro určování doby t₃ odpovídající součtu v m po sobě následujících periodách signálu SIG_lf uplynulých mezi okamžikem, kdy se objeví charakteristická část každé z m period signálu SIGj a okamžikem, kdy se objeví první následující přechod signálu CLS, kde m je celé číslo, prostředky (76,78,80,82; 228-242) pro identifikaci stejné charakteristické části v m po sobě následujících periodách druhého přijímaného signálu SIG₂, prostředky pro určování doby t₂, odpovídající součtu jednot-46- livých dílčích dob v jednotlivých m periodách uplynulých mezi okamžikem, v němž se objeví charakteristická část periody signálu SIG₂ a okamžikem, v němž se objeví první následující přechod signálu CLS, a prostředky pro tvorbu rozdílu jt₂-t₁l a odvozování průtočného množství Q tekutiny, které je úměrné t-j-t^
19. 19. Zařízení podle nároku 18, vyznačené tím že m = 1.
20. 20. Zařízení podle nároku 18, vyznačené tím, že m je různé od 1 a perioda, v níž se zvolí charakteristická část, odpovídá první z m po sobě následujících period přijímaného prvního signálu SIG-j^.
21. 21. Zařízení podle nároku 18, vyznačené tím, že m je různé od 1 a perioda, v níž se zvolí charakteristická část, předchází m po sobě následujících period přijímaného prvního signálu SIG^^.
22. 22. Zařízení podle nejméně jednoho z nároků 18 až

    21, vyznačené tím, že prostředky pro vytváření hodinových signálů CK^ obsahují oscilátor (52;202) řízený krystalem, následovaný n/2 klopnými obvody (54,56;204;206,208,210 ) typu D, tvořícími dělič a umožňující tak získat signály CK^, fázově posunuté mezi sebou o 2π/η.
23. 23. Zařízení podle nejméně jednoho z nároků 18 až

    22, vyznačené tím, že volicí prostředky prvního přechodu hodinového signálu obsahují n klopných obvodů (76,78,80,82;228-242) typu D, nazývaných volicí klopné obvody, jejichž každý vstup D je připojen k přijímanému společnému signálu SIG^^ nebo SIG₂, přičemž každý hodinový vstup CK

    -4Ί- přijímá odlišný hodinový signál CK^, lišící se od jednoho klopného obvodu ke druhému, a které mohou být aktivovány jedním vstupem RAZ tak, že když vstup RAZ klopných obvodu je na hodnotě 1 a když je společný signál na hodnotě 1, jsou uvedené klopné obvody citlivé na signály CK^.
24. 24. Zařízení podle nejméně jednoho z nároků 18 až 22, vyznačené tím, že volicí prostředky prvního přechodu hodinového signálu rovněž obsahují n logických hradel (101.103.105.107) , přijímajících každé na jednom vstupu společný přijímaný signál SIG^ nebo SIG₂ a n monostabilních obvodů (106, 108, 109, 111), přijímajících každý na vstupu odlišný hodinový signál CK^, a jehož výstup je vysílán každý na jeden z dalších vstupů n logických hradel (101.103.105.107) .
25. 25. Zařízení podle nároku 23 nebo 24, vyznačené tím, že prostředky pro ukládání hodinového signálu CLS do paměti obsahují jednak n klopných obvodů (84,86,88,90; 244-258) typu D, nazývaných paměťové, přijímající každý jako hodinový vstup CK výstupní signál z výstupu Q volicího klopného obvodu (76,87,80,82;228-242), a jednak logický člen NAND (278) s n vstupy, připojený každý k výstupu Q každého paměťového klopného obvodu, přičemž vstup D těchto paměťových klopných obvodů je trvale na hodnotě 1 a první signál přijímaný na hodinovém vstupu CK jednoho z klopných obvodů (84,86,88,90;244-258) aktivuje paměťovou funkci tohoto klopného obvodu tím, že překlopí výstup Q tohoto klopného obvodu na hodnotu 1 a výstup Q na hodnotu 0, a aktivuje tak blokovací obvod (102,104,74;278,280,226) společného přijímaného signálu SIG^ nebo SIG₂·
26. 26. Zařízení podle nároku 25, vyznačené tím, že n logických členů NAND (92,94,96,98; 270-274) přijímá na každém ze svých vstupů hodinový signál CK^ a výstupní signál z výstupu Q odpovídajícího pamětového klopného obvodu (84,86,88,90;244-258), přičemž výstup každého z logických členů je spojen s jedním ze vstupů logického členu NAND (100,126) s n vstupy, přičemž jeden z n logických členů (92,94,96,98; 260-274) uvolňuje přiřazený hodinový signál CK^, když je pamětová funkce odpovídajícího paměťového klopného obvodu aktivována.