CZ306788B6 - Mezivrstva pro pájené spojení - Google Patents
Mezivrstva pro pájené spojení Download PDFInfo
- Publication number
- CZ306788B6 CZ306788B6 CZ2016-433A CZ2016433A CZ306788B6 CZ 306788 B6 CZ306788 B6 CZ 306788B6 CZ 2016433 A CZ2016433 A CZ 2016433A CZ 306788 B6 CZ306788 B6 CZ 306788B6
- Authority
- CZ
- Czechia
- Prior art keywords
- interlayer
- insulating pad
- solderable
- conductive layer
- intermediate layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Mezivrstva podle vynálezu je určena pro pájené spojení mezi izolační podložkou a chladičem u výkonového elektronického modulu sestávajícího z izolační podložky (1) opatřené alespoň jedním polovodičovým čipem (4) či dalšími elektronickými součástkami (5). Rubová strana izolační podložky (1) je opatřena vodivou vrstvou (3), ke které přiléhá chladič (8) opatřený pájitelnou mezivrstvou (6). Vodivá vrstva (3) je s pájitelnou mezivrstvou (6) spojena pájkou (7). Pájitelná mezivrstva (6) velikostí a tvarem odpovídá velikosti a tvaru vodivé vrstvy (3), přičemž pájitelná mezivrstva (6) je tvořená koloidním roztokem vodivého kovu a skla nebo pastou obsahující vodivý kov a sklo, která je nanesena tiskařskou technikou.
Description
Oblast techniky
Mezivrstva pro pájené spojení mezi izolační podložkou a chladičem u výkonového elektronického modulu sestávajícího z izolační podložky opatřené alespoň jedním polovodičovým čipem či dalšími elektronickými součástkami, kde rubová strana izolační podložky je opatřena vodivou vrstvou, ke které přiléhá chladič opatřený pájitelnou mezivrstvou, kde vodivá vrstva je s pájitelnou mezivrstvou spojena pájkou.
Dosavadní stav techniky
Výkonové elektronické prvky a moduly jako jsou koncentrované fotovoltaické přijímače, výkonové tranzistory, usměrňovače, střídače, měniče, elektronické zátěže nebo výkonové LED moduly generují při své řádné činnosti značné množství ztrátového výkonu, který se přeměňuje v teplo. Tento nežádoucí ztrátový výkon je nezbytné odvést mimo prvky, které tento výkon generují. V opačném případě hrozí jejich tepelné poškození. Pro odvod ztrátového výkonu jsou používány hliníkové nebo měděné chladiče.
Pro dosažení vysoké účinnosti odvodu ztrátového tepla je nezbytné zajistit nízký tepelný odpor všech vrstev samotného čipu generujícího ztrátový výkon až po chladič. Čip je z důvodu jeho elektrického odizolování zpravidla připevněn na izolační podložce. Izolační podložka s výhodou sestává z keramické vrstvy, které je jednostranně nebo oboustranně opatřena vodivým motivem. Keramická vrstva zajišťuje vzájemné elektrické oddělení jednotlivých prvků na podložce a zároveň umožňujte dobrý přestup tepla do chladiče. Vodivý motiv zajišťuje propojení elektrického obvodu a na rubové straně umožňuje montáž izolační podložky na chladič.
Pro spojení chladiče a izolační podložky jsou klíčové následující parametry:
• Nízký tepelný odpor umožňující dobrý odvod ztrátového tepla z podložky do chladiče.
• Dobrá mechanická pevnost vytvořeného spoje umožňující mechanickou fixaci izolační podložky na chladiči bez přídavných fixačních prvků, například šroubů, nýtů nebo pružin.
• Dlouhodobá stabilita spoje.
• Nízká teplota a krátký procesní čas, při kterém je spojení izolační podložky a chladiče realizováno.
• V určitých případech může být výhodou i dobrá elektrická vodivost spoje.
V současné době se spojení mezi izolační podložkou a chladičem realizuje pomocí tepelně vodivých kapalin, past nebo tepelně vodivých lepidel obsahujících kovové nebo keramické částice.
Tepelně vodivé kapaliny a pasty však mají velice omezenou teplotní vodivost a neumožňují upevnění izolační podložky na chladiči bez přídavných fixačních prvků. Při dlouhodobém provozu navíc dochází k jejich vysychání, což dále výrazným způsobem zhoršuje jejich tepelnou vodivost.
Tepelně vodivá lepidla zpravidla umožňují trvale fixovat izolační podložku na chladiči bez přídavných prvků, ale vytvrzení lepidla je zdlouhavý proces trvající v řádu desítek minut až jednotek hodin. Pro vytvrzení lepidla je zpravidla vyžadována zvýšená teplota a v určitých případech i tlak na lepený spoj během celé doby vytvrzování. U lepeného spoje dále vznikají problémy s přesným umístěním izolační podložky na chladiči a s dávkováním tepelně vodivého lepidla.
- 1 CZ 306788 B6
Další možností je použití měkkého pájení. Pájený spoj je možné použít pro spolehlivé spojení izolační podložky s měděným chladičem. Spojení izolační podložky a hliníkového chladiče pájením je však velice obtížné. Vyžaduje použití velice agresivních tavidel nebo pájecích kyselin, které odstraní z hliníku vrstvu oxidů. Pozůstatky agresivních tavidel mohou způsobit chemické poškození citlivých částí umístěných na izolační podložce. Z tohoto důvodu je zpravidla nutné zbylé tavidlo odstranit při procesu mytí. Oblast pájeného spoje není na hliníkovém chladiči žádným způsobem vymezena, což znemožňuje přesné umístění izolační podložky na definovaném místě.
Uvedené nedostatky do značné míry odstraňuje níže popsané technické řešení.
Podstata vynálezu
Mezivrstva je určená pro pájené spojení mezi izolační podložkou a chladičem u výkonového elektronického modulu sestávajícího z izolační podložky opatřené alespoň jedním polovodičovým čipem či dalšími elektronickými součástkami. Rubová strana izolační podložky je opatřena vodivou vrstvou, ke které přiléhá chladič opatřený pájitelnou mezivrstvou. Vodivá vrstva je s pájitelnou mezivrstvou spojena pájkou. Pájitelná mezivrstva velikostí a tvarem odpovídá velikosti a tvaru vodivé vrstvy, přičemž pájitelná mezivrstva je tvořená koloidním roztokem vodivého kovu a skla nebo pastou obsahující vodivý kov a sklo, která je nanesena tiskařskou technikou. Takto vytvořená mezivrstva je fixována tepelným procesem, který nevytváří nežádoucí znečištění povrchu, které by bylo nutné odstranit.
Objasnění výkresů
Podélný řez výkonovým elektronickým modulem s mezivrstvou podle vynálezu pro pájené spojení znázorňuje obr. 1 a jeho půdorysný pohled obr. 2.
Příklady uskutečnění vynálezu
Výkonový elektronický modul sestává z izolační podložky 1, na jejíž čelní ploše jsou naneseny vodivé motivy tvořící vodiče 2 pro vytvoření elektrického obvodu a propojení jednoho nebo více polovodičových čipů 4 nebo pasivních či aktivních součástek 5. Rubová strana izolační podložky 1 je rovněž opatřena vodivou vrstvou 3, které slouží především pro montáž chladiče 8 a pro zajištění dobrého přestupu tepla. Izolační podložka 1 je zhotovena z tepelně vodivé keramiky a umožňuje zároveň dobrý odvod tepla z polovodičových čipů 4 a aktivních součástek 5. Současně izolační podložka 1, zajišťuje vzájemnou elektrickou izolaci vodivých motivů tvořících vodiče 2 a vodivé vrstvy 3 nanesené na rubové izolační podložky 1. Na chladiči 8 je metodou selektivního tisku nanesena mezivrstva 6 na bázi stříbra, případně jeho slitin s mědí, niklem, paladiem, zlatém či platinou, a to jednotlivě nebo v kombinaci. Mezivrstva 6 umožňuje přímé vytvoření spoje pájkou 7 mezi chladičem 8 a rubovou vodivou vrstvou 3 na rubu izolační podložky 1. Přesně natištěná pájitelná mezivrstva 6 na chladiči 8 zároveň umožňuje přesné umístění izolační podložky 1 vůči chladiči 8, neboť během procesu pájení dochází vlivem roztavené pájky 7 k samovolnému vycentrování vodivé vrstvy 3 vůči pájitelné mezivrstvě 6 a tedy i celé izolační podložky fy
Claims (1)
- PATENTOVÉ NÁROKY5 1. Mezivrstva pro pájené spojení mezi izolační podložkou a chladičem u výkonového elektro- nického modulu sestávajícího z izolační podložky (1) opatřené alespoň jedním polovodičovým čipem (4) či dalšími elektronickými součástkami (5), kde rubová strana izolační podložky (1) je opatřena vodivou vrstvou (3), ke které přiléhá chladič (8) opatřený pájitelnou mezivrstvou (6), kde vodivá vrstva (3) je s pájitelnou mezivrstvou (6) spojena pájkou (7), vyznačující se 10 t í m , že pájitelná mezivrstva (6) velikostí a tvarem odpovídá velikosti a tvaru vodivé vrstvy (3), přičemž pájitelná mezivrstva (6) je tvořená koloidním roztokem vodivého kovu a skla nebo pastou obsahující vodivý kov a sklo, která je nanesena tiskařskou technikou.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CZ2016-433A CZ2016433A3 (cs) | 2016-07-14 | 2016-07-14 | Mezivrstva pro pájené spojení |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CZ2016-433A CZ2016433A3 (cs) | 2016-07-14 | 2016-07-14 | Mezivrstva pro pájené spojení |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CZ306788B6 true CZ306788B6 (cs) | 2017-07-07 |
| CZ2016433A3 CZ2016433A3 (cs) | 2017-07-07 |
Family
ID=59249265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ2016-433A CZ2016433A3 (cs) | 2016-07-14 | 2016-07-14 | Mezivrstva pro pájené spojení |
Country Status (1)
| Country | Link |
|---|---|
| CZ (1) | CZ2016433A3 (cs) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265263A (ja) * | 1988-08-31 | 1990-03-05 | Mitsubishi Cable Ind Ltd | ヒートシンクを備えた半導体素子 |
| JP2002203932A (ja) * | 2000-10-31 | 2002-07-19 | Hitachi Ltd | 半導体パワー素子用放熱基板とその導体板及びヒートシンク材並びにロー材 |
| CN1545148A (zh) * | 2003-11-25 | 2004-11-10 | 葛世潮 | 大功率发光二极管 |
| JP2007250638A (ja) * | 2006-03-14 | 2007-09-27 | Mitsubishi Materials Corp | 冷却器 |
| WO2011086641A1 (en) * | 2010-01-13 | 2011-07-21 | Toyota Jidosha Kabushiki Kaisha | Power module production method, and power module produced thereby |
| JP2014120594A (ja) * | 2012-12-17 | 2014-06-30 | Fujitsu Ltd | 冷却装置及びその製造方法並びに電子部品 |
-
2016
- 2016-07-14 CZ CZ2016-433A patent/CZ2016433A3/cs unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265263A (ja) * | 1988-08-31 | 1990-03-05 | Mitsubishi Cable Ind Ltd | ヒートシンクを備えた半導体素子 |
| JP2002203932A (ja) * | 2000-10-31 | 2002-07-19 | Hitachi Ltd | 半導体パワー素子用放熱基板とその導体板及びヒートシンク材並びにロー材 |
| CN1545148A (zh) * | 2003-11-25 | 2004-11-10 | 葛世潮 | 大功率发光二极管 |
| JP2007250638A (ja) * | 2006-03-14 | 2007-09-27 | Mitsubishi Materials Corp | 冷却器 |
| WO2011086641A1 (en) * | 2010-01-13 | 2011-07-21 | Toyota Jidosha Kabushiki Kaisha | Power module production method, and power module produced thereby |
| JP2014120594A (ja) * | 2012-12-17 | 2014-06-30 | Fujitsu Ltd | 冷却装置及びその製造方法並びに電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CZ2016433A3 (cs) | 2017-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9041183B2 (en) | Power module packaging with double sided planar interconnection and heat exchangers | |
| US9806051B2 (en) | Ultra-thin embedded semiconductor device package and method of manufacturing thereof | |
| CN109216313B (zh) | 具有包括钎焊的导电层的芯片载体的模制封装 | |
| CN101335263B (zh) | 半导体模块和半导体模块的制造方法 | |
| US9196604B2 (en) | Power semiconductor module having pattern laminated region | |
| US20140367736A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US20150041188A1 (en) | Power module substrate, power module substrate with heatsink, power module, and method for producing power module substrate | |
| KR101013001B1 (ko) | 효과적인 열 방출을 위한 선이 없는 반도체 패키지 | |
| US20050280998A1 (en) | Half-bridge power module with insert molded heatsinks | |
| KR20170026557A (ko) | 파워 모듈용 기판 유닛 및 파워 모듈 | |
| CN107580726B (zh) | 功率模块及功率模块的制造方法 | |
| US9781821B2 (en) | Thermoelectric cooling module | |
| US11915999B2 (en) | Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element | |
| TW200403822A (en) | Package for integrated circuit with thermal vias and method thereof | |
| US20200075455A1 (en) | Circuit Cooled on Two Sides | |
| US10170401B2 (en) | Integrated power module | |
| CZ306788B6 (cs) | Mezivrstva pro pájené spojení | |
| JP6903051B2 (ja) | 二面冷却式回路 | |
| JP2016174034A (ja) | 半導体パワーモジュール | |
| GB2401480A (en) | Application specific apparatus for dissipating heat | |
| JP2004327711A (ja) | 半導体モジュール | |
| US10784183B2 (en) | Semiconductor module with package extension frames | |
| JP2018531516A6 (ja) | 二面冷却式回路 | |
| JP5971543B2 (ja) | 半導体モジュール、及び半導体チップ実装方法 | |
| US20130148307A1 (en) | Method for producing and electrical circuit and electrical circuit |