CS272459B1 - Zapojenie integrovaného obvodu testerového řezu - Google Patents
Zapojenie integrovaného obvodu testerového řezu Download PDFInfo
- Publication number
- CS272459B1 CS272459B1 CS87814A CS81487A CS272459B1 CS 272459 B1 CS272459 B1 CS 272459B1 CS 87814 A CS87814 A CS 87814A CS 81487 A CS81487 A CS 81487A CS 272459 B1 CS272459 B1 CS 272459B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- block
- input
- data
- control
- register
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
1 CS 272459 Bi
Vynález sa týká zariadení pře testovanie číslicových a analógovo-čislicových obvodov,zaoberá sa riešením specializovaného obvodu s funkciou testerového řezu. V súčasných testerech číslicových a analógovo-čislicových obvodov sa používajú inte-grované obvody univerzálnej súčiastkovej základné, čo vedie k velkému objemu jednotlivýchvnútorných zariadení testerov. Charakteristickým znakom testovacích zariadení je velkémnožstvo paralelné spracovávaných signálov a funkčná identičnosí jednotlivých kanálov.
Uvedený nedostatok velkého objemu vnútorných zariadení testerov rieši realizáciaintegrovaného obvodu s funkciou testerového řezu, obsahujúceho obvody zaisíujúce všetkyoperácie, ktoré sa pře každý kanál testovacieho zariadenia spracovávajú samostatné a nevy-žadujú přenosy z vedlajších kanálov. Integrovaný obvod testerového řezu sa připojuje pria-no na společné zbernicu testera, pričom jeho výstupy riadia priam.o jednotlivé prvky PIN--elektroniky. Vonkajšími vývodmi integrovaného obvodu testerového řezu, ktorými sa připo-juje na spoločnú zbernicu testera sú adresové a zápisové vstupy riadiacich registrov, ča-sovacie vstupy obvodu výběru časových generátorov, riadiace a prvé dátové vstupy obvoduvýběru vstupných dát a synchronizačný vstup registra vstupných dát a postupového registradát. Výstupy bloku riadiacich registrov sú připojené na riadiace vstupy bloku riadeniaspínačov, bloku vyhodnotenia chyby, bloku zachytenia odozvy, bloku riadenia budičov, blokuvýběru časovačích generátorov, bloku výběru vstupných dát. Časovacie výstupy bloku výběručasovačích generátorov sú připojené na časovacie vstupy bloku riadenia budičov a blokuzachytenia odozvy. Dátové výstupy bloku zachytenia odozvy sú připojené na dátové vstupybloku vyhodnotenia chyby. Dátové výstupy bloku výběru vstupných dát sú připojené na dá-tové vstupy bloku riadiacich registrov, bloku riadenia budičov, bloku postupového registradát a bloku registra vstupných dát. Dátový výstup bloku vstupného registra dát je připoje-ný na druhý dátový vstup bloku výběru vstupných dát. Dátový výstup bloku postupového re-gistra dát je připojený na referenčný vstup bloku vyhodnotenia chyby. Riadiace výstupybloku riadenia spínačov a bloku riadenia budičov tvoria vonkajšie vývody obvodu testerové-ho řezu. Qalším vonkajším vývodom obvodu testerového řezu je chybový výstup bloku vyhodno-tenia chyby. Přínos integrovaného obvodu testerového řezu je v značnom zredukovaní počtu elektro-nických súčiastok na konštrukciu testera, čím sa snížia výrobně náklady na výrobu finálne-ho zariadenia. Vyzařovaný výkon na jeden kanál sa zníži natolko, že je možné všetku ria-diacu elektroniku pře jeden kanál umiestnií do minimálnej vzdialenosti od meraného vývo-du, čo bez použitia uvedeného integrovaného obvodu testerového řezu nie je možné, preto-že vyzařovaný výkon by bol tak velký, že teplota v danom priestore by překročila přípust-né medzu a rozměry testovacej hlavy by bolí tak velké, že by znemožňovali jednoduché ma-nipuláciu s ňou. To je potřebné pre pripojenie k zariadeniam ako je krokovací automat,teplotně komora a podobné. Umiestnenie riadiacej elektroniky do blízkosti meraného vývo-du značné zmenšuje problémy s rozvodom přesných dynamických časovačích signálov, s de-formáciou testovacej vzorky a s dynamickým snímáním odozvy z testovaného obvodu. Integro-vaný obvod testerového řezu umožňuje realizáciu modulu jedného kanálu testeru. To potomumožňuje realizáciu testera s lubovolným počtom testovacích kanálov, modulárně přesta-ví telným.
Zapojenie obvodu testerového řezu je na obrázku. Vonkajšie vstupy integrovaného ob-vodu sú adresové vstupy 201 a zápisové vstupy 202 bloku 20 riadiacich registrov, časova-cie vstupy 402 bloku 40 výběru časovačích signálov, riadiace vstupy 102 a dátové vstupy103 bloku 10 výběru vstupných dát, synchronizačný vstup 302, 802 bloku 30 registra vstup-ných dát a bloku 80 postupového registra dát a dátové vstupy 702 bloku 70 zachytenia odo-zvy. Vonkajšími výstupmi integrovaného obvodu sú riadiace výstupy 511 bloku 50 riadeniaspínačov, riadiace výstupy 611 bloku riadenia spínačov a chybový výstup 911 bloku 90 vy-hodnotenia chyby. Dátové výstupy 211, 212, 213, 214, 215, 216 bloku 20 riadiacich registrovsú spojené postupné s riadiacimi vstupmi 501 bloku 50 riadenia spínačov, riadiacírai vstup-mi 901 bloku 90 vyhodnotenia chyby, riadiacimi vstupmi 701 bloku 70. zachytenia odozvy,
Claims (1)
- CS 272459 B1 2 riadiseío. vstupmi 601 bloku 60 riadenia budičov, riadit»cfiBÍ vstupmi 401 bloku 40, výboručasovačích signálov a riadiacími vstupmi 101 bloku 10 výběru vstupných dát. Dátový výstup111 bloku 10 výběru vstupných dát jo spojený s dátovým vstupom 203 bloku 20 riadiacichregistrov. Dátový výstup 112 bloku 10 výběru vstupných dát je spojený s dátovým vstupom603 bloku 60 riadenia budičov a dátovým vstupom 801 bloku postupového registra dát. Dátovývýstup 113 bloku 10 výběru vstupných dát je spojený s dátovým vstupom 301 bloku 30 regist-ra vstupných dát. Dátový výstup 311 bloku 30 registra vstupných dát je spojený s dátovýmvstupom 104 bloku 10 výběru vstupných dát. Časovacie výstupy 411, 412 bloku 40 výběru ča-sovačích signálov sú postupné spojené s časovacím vstupom 602 bloku 60 riadacich budičova časovacím vstupom 703 bloku 70 zaclytenia odozvy. Dátový výstup 711 bloku 70 zach-ýteniaodozvy je spojený s dátovým vstupom 902 bloku 90 vyhodnotenia chyby. Dátový výstup 811bloku 80 postupového registra dát je spojený s komparačným vstupom 903 bloku 90 vyhodno-tenia chyby. Blok 10 výběru vstupných dát riadi výběr a přenos dát do obvodUi Blok 20 riadiacichregistrov obsahuje registre na riadenie vstupno-výstupnej funkcie obvodu, maskovanie chybymeraného obvodu, riadenie formátu vstupných stimulov metaného obvodu a na riadenie reži-mu snímania odozvy meraného obvodu. Blok 30 registra vstupných dát umožňuje zapamatanievstupného signálu v obvode po dobu přípravy nasledujúceho kroku testu v testeři. Blok 40výběru časovačích signálov umožňuje výběr jedne^ho zvoleného časovacieho signálu a časo-vačích signálov testera privádzaných na vstup obvodu. Blok 50 riadenia spínačov slúžina pripájanie a odpájanie komparátorov, záíaže výstupu meraného obvodu, meracej jednotkypře meranie jednosměrných parametrov, na prepínanie viacerých možných hodnfit vstupnýchúrovní logickej nuly a logickej jednotky a na prepínanie viac druhov záíaže výstupu mera-ného obvodu. V bloku 60 riadenia budičov sa íormátujú vstupné stimuly pre testovaný obvod.V bloku 70 zachytenia odozvy sa zachytává odozva meraného obvodu a to v časovom okamihupře meranie dynamických parametrov obvodu alebo v časovom okně pre odladenie parazitnýchpulzov na výstupe obvodu. Blok 80 postupového registra dát uchovává dáta určené pre po-rovnanie s dátami získanými z testovaného prvku. Blok 90 vyhodnotenia chyby porovnává dátazískané z testovaného prvku a zachytené v bloku 70 zachytenia odozvy s dátami uloženýmiv bloku 30 postupového registra dát a výsledok komparácie vysiela na vonkajšiu chybovúzbernicu. PREOMET VYNÁLEZU Zapojenie integrovaného obvodu testerového řezu, vyznačujúce sa tým, že prvý až Sies-ty dátový výstup (211, 212, 213, 214, 215, 216) bloku (20) riadiacich registrov je spojený,postupné s riadiacím vstupom (501) bloku (50) riadenia spínačov, riadiecím vstupom (901)bloku (90) vyhodnotenia chyby, riadiacím vstupom (701) bloku (70) zachytenia odozvy, ria-dLcím vstupom (601) bloku (60) riadenia budičov, riadiacím vstupom (401) bloku (40) výbě-ru časovačích signálov a prvým riadiacím vstupom (101) bloku (10) výběru vstupných dát, ·prvý dátový výstup (111) bloku (10) výběru vstupných dát je spojený s dátovým vstupom (203)bloku (20) riadiacich registrov, druhý dátový výstup (112) bloku (10) výběru vstupných dátje spojený s dátovým vstupom (603) bloku (60) riadenia budičov a dátovým vstupom (801)bloku (80) postupového registra dát, třetí dátový výstup (113) bloku (10) výběru vstupnýchdát je spojený s dátovým vstupom (301) bloku (30) registra vstupných dát, dátový výstup(311) bloku (30) registra vstupných dát je spojený s prvým dátovým vstupom (104) bloku (10)výběru vstupných dát, časovacie výstupy (411, 412) bloku (40) výběru časovačích signálovsú spojené postupné s časovacím vstupom (602) bloku (60) riadenia budičov a časovacímvstupom (703) bloku (70) zachytenia odozvy, dátový výstup (711) bloku (70) zachytenia odoz-vy je spojený s dátovým vstupom (902) bloku (90) vyhodnotenia chyby a dátový výstup (811)bloku (80) postupového registra dát je spojený s komparačným vstupom (903) bloku (90) vy-hodnotenia chyby, pričom vonkajší adresový vstup (1100) je spojený s adresovým vstupom; (201) 3 CS 272459 B1 bloku (20) riadiacích registrov, vonkajší zápisový vstup .(1200) je spojený so zápisovýmvstupora (202) bloku (20) riadiacíoh registrov. Vonkajší časovači vstup (1300) je spojenýs časovacim vstupom (402) bloku (40) výběru časovačích signálov, vonkajší riadiací vstup(1400) obvodu určujtlci dátoyý výběr je spojený s druhým riadiacím vstupom (102) bloku (10)výběru vstupných dát, vonkajší dátový vstup (1500) je spojený s dátovým vstupom (103) blo-ku (10) výběru vstupných dát, synchronizačný vstup (1600) je spojený so synchronizačnýmvstupom (302) bloku (30) registra vstupných dát a synchronizačným vstupom (002) bloku (00)postupového registra dát, vonkajšie dátové vstupy (3100) signálu komparátorov odozvy tes-tovaného prvku sú spojené s dátovými vstupmi (702) bloku (70) zachytenia odozvy. Riadia-ce výstupy (511) bloku (50) riadenia spínačov tvoria prvé vonkajšie výstupy (2100), ria-diace výstupy (611) bloku (60) riadenia budičov tvoria druhé vonkajšie výstupy (2200)a chybový výstup (911) bloku (90) vyhodnotenia chyby tvoří třetí vonkajší chybový výstup(4100). 1 výkres
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS87814A CS272459B1 (sk) | 1987-02-09 | 1987-02-09 | Zapojenie integrovaného obvodu testerového řezu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS87814A CS272459B1 (sk) | 1987-02-09 | 1987-02-09 | Zapojenie integrovaného obvodu testerového řezu |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS81487A1 CS81487A1 (en) | 1990-05-14 |
| CS272459B1 true CS272459B1 (sk) | 1991-01-15 |
Family
ID=5340997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS87814A CS272459B1 (sk) | 1987-02-09 | 1987-02-09 | Zapojenie integrovaného obvodu testerového řezu |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS272459B1 (cs) |
-
1987
- 1987-02-09 CS CS87814A patent/CS272459B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS81487A1 (en) | 1990-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4878209A (en) | Macro performance test | |
| US7036062B2 (en) | Single board DFT integrated circuit tester | |
| US5968191A (en) | Method and apparatus for testing integrated circuits in a mixed-signal environment | |
| US20080111578A1 (en) | Device for Measurement and Analysis of Electrical Signals of an Integrated Circuit Component | |
| EP0470803B1 (en) | Event qualified test architecture | |
| US5576980A (en) | Serializer circuit for loading and shifting out digitized analog signals | |
| US4771428A (en) | Circuit testing system | |
| US5448166A (en) | Powered testing of mixed conventional/boundary-scan logic | |
| US5333139A (en) | Method of determining the number of individual integrated circuit computer chips or the like in a boundary scan test chain and the length of the chain | |
| US5513186A (en) | Method and apparatus for interconnect testing without speed degradation | |
| US5673273A (en) | Clock controller for embedded test | |
| CS272459B1 (sk) | Zapojenie integrovaného obvodu testerového řezu | |
| US6865703B2 (en) | Scan test system for semiconductor device | |
| EP0078219A2 (en) | Automatic de-skewing of pin electronics interface circuits in electronic test equipment | |
| JPH11101850A (ja) | Ic試験装置 | |
| US20070101219A1 (en) | Semiconductor testing apparatus and method of calibrating the same | |
| SU809185A1 (ru) | Устройство дл функциональногоКОНТРОл МиКРОэлЕКТРОННыХ узлОВ | |
| JPS645461B2 (cs) | ||
| JPH0949866A (ja) | 集積回路 | |
| US20030062917A1 (en) | Semiconductor inspection device | |
| KR19990035741U (ko) | 내부 메모리를 이용한 피측정디바이스 테스트 장치 | |
| RU2009518C1 (ru) | Способ контроля контактирования кмоп-бис и устройство для его осуществления | |
| SU1413557A1 (ru) | Устройство дл проверки качества металлизации отверстий печатных плат | |
| SU783726A1 (ru) | Устройство дл контрол интегральных микросхем с пам тью | |
| SU1383231A1 (ru) | Устройство контрол контактировани интегральных схем |