CS270270B1 - Zapojení zesilovače s proměnným zesílením - Google Patents

Abstract

Zapojení se týká zesilovače s proměnným zesílením, který je Vhodný pro zpracováni analogových napětí, která jsou dále převáděna pomooí analogově číslicového převodníku do číslicového tvaru. Zesílení se nastavuje automaticky v definovaných krooíoh tak, aby bylo optimálně využito rozpětí analogově číslicového převodníku. Převedené napětí Je zpraoováno pomooí mikropočítače. Do mikropočítače je dále přenáěen čislioový údaj o velikosti zesílení.

Description

Vynález ae týká zapojení zesilovače s proměnným zesílením,používaného při zpracování vstupních signálů, které jsou dále pomocí analogové číslicového převodníku převáděny na číslicový tvar a dále se číslicové údaje zpracovávají pomocí mikropočítače.

Dosud běžně vyráběné analogově číslicové převodníky zpracovávají vstupní napětí pouze v určitém rozpětí, například 0 - 10V, nebo 0 - IV. Protože výstupní napětí ze snímacích čidel se pohybují v Širokém rozpětí od milivoltů do jednotek voltu je zapotřebí před analogové číslicový převodník zapojit tzv. normalizační zesilovač, který zesílí vstupní napětí na velikost, kterou může zpracovat analogově číslicový převodník. V systémech pro zpracování dat se normalizační zesilovač řeSí často jako zesilovač s programově řízeným zesílením. Po zapnutí mikropočítače se nastaví zesílení programově řízeného zesilovače z výstupu mikropočítače tak, aby vstupní napětí bylo zesíleno na hodnotu, která odpovídá vstupnímu rozsahu analogově číslicového převodníku. Nevýhodou stávajícího řoSení je to, že je zapotřebí vždy předem znát velikost vstupního napětí, která se zesiluje pomocí programově řízeného zesilovače. V řadě případů, například u kapacitních můstkových snímačů, u induktivních snímačů polohy, fotoelektriokýoh snímačů a dalších se velikost vstupního napětí může pohybovat v rozmezí až dvou řádů. V případě, že je nastaveno malé zesílení programově řízeného zesilovače, není plně využíván rozsah analogově číslicového převodníku. V případě velkého zesílení pak při velkých vstupníoh napětích dojde k přebuzení programově řízeného zesilovače.

Výše uvedené nedostatky jsou odstraněny zapojením zesilovače s proměnným zesílením podle vynálezu, Jehož podstata spočívá v tom, že známé zapojení operačního zesilovače, kde mezi výstupem a invortujíoím vstupem Jsou zapojeny alespoň dvě kombinace zpětnovazebních odporů a k nim v sérii zapojených zpětnovazebních tranzistorů Je doplněno o logaritmický zesilovač a komparátory. Na neinvertujíoí vstup prvního operačního zesilovače je připojena svorka vstupního napětí, která Je současně připojena na vstup logaritmického zesilovače. Výstup logaritmického zesilovače je připojen na první 'vstupy alespoň dvou komparátorů, na jejichž druhé vstupy Jsou připojeny svorky referenčního napětí. Výstupy komparátorů Jsou přivedeny Jednak na báze zpětnovazebních tranzistorů, Jednak přes vazební obvod připojeny na datovou sběrnici mikropočítače a dále Jsou výstupy komparátorů přivedeny na pomocný součtový člen. Výstup pomocného součtového členu Je přiveden na vstup adresového dekodéru, který je připojen na adresovou sběrnioi. Výstupy adresového dekodéru Je adresován vazební obvod a analogově číslicový převodník, na Jehož další vstup Je připojen výstup prvního operačního zesilovače. Analogově číslicový převodník Je ovládán z řídioí sběrnice mikropočítače a je připojen na datovou sběrnici mikropočítače.

Tímto zapojením zesilovače se podle velikosti vstupního napětí mění skokově v určitých stupních zesílení tak, aby nemohlo dojít k přebuzení zesilovače.

Na výkresech Je na obr. 1 znázorněno blokové schéma zapojení zesilovače s proměnným zesílením pro případ, že mezi výstupem a invertujíoím vstupem operačního zesilovače Jsou paralelně zapojeny tři kombinace zpětnovazebních odporů a zpětnovazebních tranzistorů, na obr. 2a Je uvedena přenosová charakteristika (tj. závislost výstupního napětí U3 na vstupním napětí U1) logaritmického zesilovače a na obr. 2b závislost zesílení zapojení podle vynálezu na velikosti vstupního napětí U1.

Vstupní napětí U1 ze a. naoího čidla se přivádí na neinvertujíoí vstup prvního operačního zesilovače AI. Mezi výstupem a invertujíoím vstupem prvního operačního zesilovaěe AI jsou paralelně zapojeny tři kombinace zpětnovazebních odporů a zpětnovazebníoh unipolárníoh tranzistorů, přičemž zpětnovazební odpor R1 je zapojen v sérii s tranzistorem T1. odpor R2 a tranzistorem T2 a odpor R3 s tranzistorem T3. Paralelně Je možno zapojit libovolný počet (nejméně dvě) sériových kombinací zpětnovazebních odporů a unipolárních tranzistorů. Zesílení operačního zesilovače A1 Je určeno velikostí odporu ve zpětné vazbě, přičemž mezi výstupem a invertujíoím vstupem operačního zesilovače A1 Je zapojen základní zpětnovazební odpor R10, který urěuje zesílení pro případ, kdy Jsou zpětnovazební tranCS 270 270 B1 zistory T1, T2_t T3 vypnuty. Vstupní napětí U1 se dále přivádí na neinvestující vstup druhého operačního zesilovače A2, v jehož zpětné vazbě je paralelně zapojen pomocný zpětnovazební odpor R30 a kombinace zpětnovazebního odporu R20 v sérii s bipoláraím tranzistorem T10. Tímto zapojením tvoří druhý operační zesilovač A2 logaritmický zesilovač L, vykazující logaritmickou přenosovou charakteristiku, tzn. že výstupní napětí U3 Je logaritmem vstupního napětí UI. K výstupu logaritmického zesilovače L Jsou připojeny vstupy 11. 21. 31 komparátorů K1. K2. K3.Výstupní napětí logaritmického zesilovače se porovnává pomocí komparátorů s referenčním napětím U10. U20, U30. Komparátory K1. K2, K3 svými výstupy zapínají zpětnovazební tranzistory T1. T2. T3 prvního operačního zesilovače A1. Pomocí tranzistorů TI. T2, T3 se zapínají zpětnovazební odpory RI., R2, R3. a tím se mění velikost zesílení zesilovače AI. Zesílení tohoto zesilovače se mění skokově a Jeho změna je určena velikostí zpětnovazebních odporů R1. R2. R3. Při dosažení výstupního napětí U3 logaritmického zesilovače L referenčního napětí U10 Je pomocí komparátorů K1 zapnut zpětnovazební tranzistor T1 a zmenší se zesílení operačního zesilovače AI. Dosáhne-li výstupní napětí U3 hodnoty referenčního napětí U20 Je z výstupu komparátorů K2 zapnut zpětnovazební tranzistor T2. Zpětnovazební tranzistor TI zůstává zapnutý. Při zapnutí tranzistoru T2 Jsou paralelně k základnímu zpětnovazebnímu odporu R10 připojeny zpětnovazební odpory R1. R2 a zesílení je dále zmenšeno. Při dosažení výstupního napětí U3 z logaritmického zesilovače L hodnoty referenčního napětí U30 zapíná tranzistor T3 a zmenšuje se dále zesílení prvního operačního zesilovače AI (viz obr. 2b). Výstupy komparátorů K1, K2, K3 Jsou připojeny na vstupy vazebního obvodu VO, přes který se přenáěí údaj o stavu sepnutí výstupů komparátorů, tedy i o velikosti na datovou sběrnici PS mikropočítače. Výstupy komparátorů K1, K2, K3 jsou dále přivedeny na pomocný součtový člen S, Jehož výstup je přiveden na vstup adresového dekodéru AD a blokuje výstup tohoto dekodéru v případě, kdy dochází k zapínání zpětnovazebních tranzistorů T1. T2. T3. tj. v okamžiku, kdy se mění zesílení prvního operačního zesilovače Λ1. Výstupní napětí U2 tohoto zesilovače AI se přivádí na vstup analogově číslicového převodníku ADC. Převodník převede vstupní analogové napětí U2 na číslicový tvar. Převodník je ovládán z řídicí sběrnice RS mikropočítače a Je adresován stejně jako vazební obvod VO pomocí adresového dekodéru AD. Adresový dekodér AD je připojen na adresovou sběrnici AS mikropočítače.

Claims (1)

1. Zapojeni zesilovače s proměnným zesílením, zejména pro zpracování vstupních signálů, které Jsou dále převáděny na číslicový tvar a zpracovány pomocí mikropočítače, kde mezi výstupem a invertujíoím vstupem prvního operačního zesilovače jsou paralelně zapojeny alespoň dvě kombinace zpětnovazebních tranzistorů tak, že první zpětnovazební odpor je zapojen v sérii s prvním tranzistorem a druhý zpětnovazební odpor s druhým tranzistorem, mezi výstupem prvního operačního zesilovače a jeho invertujíoím vstupem je zapojen základní zpětnovazební odpor, vyznačující se tím, že na neinvertující vstup prvního operačního zesilovače (Al) Jo připojena svorka (U1 ) vstupního napětí, která je současně připojena na vstup logaritmického zesilovače (l), na Jehož výstup Jsou přepojeny první vstupy (11, 21) alespoň dvou komparátorů (K1, K2), na jejichž druhé vstu^ (12, 22) jsou připojeny svorky (U1O, U20) referenčního napětí, přičemž výstupy komparátorů (K1, K2) Jsou přivedeny jednak na báze zpětnovazebních tranzistorů (TI, T2), jednak přes vazební obvod (VO) připojeny na datovou sběrnici (DS) mikropočítače, dále jsou výstupy komparátorů (KI, K2) přivedeny na pomocný součtový člen (s), Jehož výstup je přiveden na vstup adresového dekodéru (AD), který je připojen na adresovou sběrnici (AS), výstupy adresového dekodéru (AD) je adresován vazební obvod (VO) a analogově číslicový převodník (ADC), na jehož další vstup je připojen výstup prvního operačního zesilovače (Al), analogově číslicový převodník (ADC) je ovládán z řídicí sběrnice (RS) mikropočítače a je připojen na datovou sběrnici (DS) mikropočítače.