CS269850B1

CS269850B1 - Connection for mechanismes' symmetrical positioning

Info

Publication number: CS269850B1
Application number: CS885931A
Authority: CS
Inventors: Zdenek Ing Mytina; Petr Ing Csc Hercik; Jiri Ing Jirkovsky
Original assignee: Mytina Zdenek; Hercik Petr; Jirkovsky Jiri
Priority date: 1988-09-05
Filing date: 1988-09-05
Publication date: 1990-05-14
Also published as: CS593188A1

Abstract

Učelem zapojení je zjednodušit určování rozměrů symetrického elementu a 0- kamžiku zastaveni nastavovaného mechanismu v potřebné definované poloze. Uvedeného účelu se dosáhne zapojením, které sestává z logického bloku, přepínacího bloku, dvou upravovačích bloků, čítačového bloku, pamětového bloku a porovnávacího bloku.The purpose of engagement is to simplify determination dimensions of a symmetric element and 0- stopping the mechanism being set in the required defined position. Listed purpose is achieved by engaging that consists of a logical block, switching block, two edit blocks, counter block, memory block, and comparator block.

Description

1 OS 269 850 B11 OS 269 850 B1

Vynález se týká zapojení pro symetrická polohování mechanismů, jejichž jeden či dru-hý element, případná oba současně, jsou vůči některé ose nastavení symetrické, jako např.nastavení polohy suportu vůči středu rotační součásti, nastavení polohy tmu zvedacíhozařízení svitků pasů vůči vnitřnímu svitku, apod, Až dosud se k symetrickému polohování mechanismů používala separátní zařízení,z nichž jedno bylo určeno k odměřování průměru manipulované součástky, druhé ke zpracová-ní a vyhodnocení potřebné zadávané polohy polohového mechanismu a třetí provádělo poloho-vou regulaci mechanismu. V prvém případě se jednalo o zapojení inkrementálního čidla, čí-tače a koncových spínačů, v druhém případě o zapojení děličky, komparátoru a upravovacíhobloku a ve třetím případě o zapojení čítače s inkrementálním vstupem, dekvadrétoru, čísli-cově-analogového převodníku a regulátoru rychlosti ovládaného mechanismu. nevýhodou dosavadního řešení je jeho složitost a tedy náročnost na technické vybavení,což má negativní dopad na pořizovací náklady a provozní spolehlivost těchto zařízení.BACKGROUND OF THE INVENTION The present invention relates to a circuit for symmetrically positioning mechanisms, one or the other of which, optionally both, are symmetrical with respect to one axis of adjustment, such as positioning the slide to the center of the rotating component, adjusting the position of the darkening device of the waist coil to the internal coil, and the like. Until now, separate devices have been used to symmetrically position the mechanisms, one of which has been designed to measure the diameter of the manipulated component, the other to process and evaluate the required positioning mechanism position, and the third to perform position control of the mechanism. In the first case, the incremental encoder, the encoder and the limit switches were connected, in the second case the divider, the comparator and the adjusting block were connected, and in the third case the incremental encoder, decoder, numeric-analogue converter and speed controller were connected. mechanism. the disadvantage of the present solution is its complexity and thus the demands on technical equipment, which has a negative impact on the acquisition costs and operational reliability of these devices.

Uvedené nevýhody odstraňuje zapojení pro symetrické polohování mechanismů podle vyná-lezu, které sestává z logického bloku, přepínacího bloku, dvou upravovačích bloků, Číta-čového bloku, paměťového bloku a porovnávacího bloku.These disadvantages are eliminated by the circuitry for symmetrically positioning the mechanisms according to the invention, which consists of a logic block, a switching block, two adjustment blocks, a read block, a memory block and a comparison block.

Podstatou zapojení podle vynálezu je to, že logický výstup logického bloku je spojense zápisovým vstupem paměťového bloku, nastavovací výstup s logickým vstupem čítačovéhobloku a výběrový výstup s přepínacím vstupem přepínacího bloku. Impulsní výstupy přepínací-ho bloku jsou zapojeny na odpovídající informační vstupy prvního upravovacího bloku, k je-hož výstupu je připojen inkrementální vstup čítačového bloku. Datové výstupy čítačovéhobloku jsou pak paralelně spojeny s příslušnými informačními vstupy druhého upravovacíhobloku, informačními vstupy paměťového bloku a testovacími vstupy porovnávacího bloku, k je-hož výstupu-je připojen informační vstup logického bloku. Přínos zapojení podle vynálezu spočívá v tom, že využívá jediný čítač k určení rozmě-rů symetrického elementu a současně pracuje jako mojoritní zařízení k určení okamžikuzastavení nastavovaného mechanismu v potřebné definované poloze, resp. jako polohový regu-látor k definování polohové odchylky a odvozeně i žádané rychlosti nastavovaného mecha-nismu v případě použití zpětné vazby. Zapojení podle vynálezu je vhodné jak pro lokální ko-merčně nenáročné jednoúčelové autonomní elektronické systémy, tak i pro programovatelnéuniverzální systémy,The essence of the circuit according to the invention is that the logic output of the logic block is the connection of the write input of the memory block, the setting output with the logic input of the counter block and the selection output with the switching input of the switching block. The pulse outputs of the switching block are connected to the corresponding information inputs of the first processing block to which the incremental input of the counter block is connected. The data outputs of the counter block are then connected in parallel with the respective information inputs of the second adjustment block, the information inputs of the memory block and the test inputs of the comparison block, to which the logic block information input is connected. The advantage of the circuitry according to the invention is that it uses a single counter to determine the dimensions of the symmetric element, and at the same time works as a mega-scale device to determine the moment when the set mechanism is set in the required defined position, respectively. as a position controller to define the positional deviation and the desired speed of the set mechanism in case of feedback. The circuitry according to the invention is suitable for both local commercially simple dedicated autonomous electronic systems and for programmable universal systems,

Zapojení pro symetrické polohování mechanismů podle vynálezu je příkladně schematickyznázorněno blokovým schématem na připojeném výkresu.The connection for the symmetrical positioning of the mechanisms according to the invention is, for example, schematically represented by a block diagram in the attached drawing.

Zapojení podle vynálezu sestává z logického bloku a přepínacího bloku 2, tvořenýchlogickými hradly, prvního upravovacího bloku 3, což je např. logický časovači člen, čítačo-vého bloku 4, což je v daném případě vícebitový čítač s paralelním výstupem a paměťovéhobloku realizovaného lokální pamětí na bázi integrovaných obvodů. Dále zapojení podle vy-nálezu sestává z porovnávacího bloku 6, tvořeného komparátory a druhého upravovacího bloku7, realizovaného elektronickými obvody, dekvadrátorem a číslicověanalogovým převodníkem.Jednotlivé bloky 1 až 7 jsou pak zapojeny tak, že definiční vstupy a,, a2 logického bloku 1Jsou připojeny k odpovídajícím neaakresleným koncovým spínačům mechanismu, oživovací vstup2 k ovladači v nezakresleném 'ovládacím pultu a ovládací výstup e k řídicímu vstupu ne-zakresleného akčního bloku mechanismu, kterým může být např. elektrohydraulický rozvaděčs dvoupolohovým ovládáním při řízení bez zpětné vazby, nebo ventilový měnič s příslušnýmregulátorem proudu v kaskádě s regulátorem rychlosti s pevnou nebo proměnnou strukturou, de-kodérem a číslicově-analogovým převodníkem při řízení se zpětnou vazbou. Logický výstup dlogického bloku J, Je spojen se zápisovým vstupem u paměťového bloku 5, nastavovací výstupc s logickým vstupem r čítačového bloku 4 a výběrový výstup f s přepínacím vstupem k přepí-nacího bloku 2, jehož inkrementální vstup je připojen k výstupu nezakresleného čidla po-hybu mechanismu. Impulsní výstupy i,, ig přepínacího bloku 2 jsou pak zapojeny na odpovída-jící informační vstupy ,1,, prvního upravovacího bloku k jehož výstupu je připojen inkre-The circuitry according to the invention consists of a logic block and a switching block 2, formed by logic gates, of a first processing block 3, which is, for example, a logic timer, a read block 4, which in the present case is a multi-bit counter with parallel output and a memory block implemented by local memory on integrated circuits. Further, the circuit according to the invention consists of a comparator block 6 consisting of comparators and a second processing block 7 implemented by electronic circuits, a decoder and a digital-analog converter. The individual blocks 1 to 7 are then connected such that the definition inputs a, a2 of the logic block 1 are connected to corresponding non-drawn end switches of the mechanism, an energizing input 2 to the actuator in an undisclosed control panel, and an actuating output to the control input of the non-plotted actuator block, which may be, for example, an electrohydraulic switch with two-position control during non-feedback control, or a valve converter with a respective current regulator in a cascade with a speed controller with fixed or variable structure, a decoder, and a digital-to-analog converter with closed loop control. The logical output of the logic block J is connected to the write input of the memory block 5, the adjustment output with the logic input r of the counter block 4, and the selection output f with the switch input to the switch block 2, whose incremental input is connected to the output of the non-drawn motion sensor mechanism. The pulse outputs 1, 1 and 3 of the switching block 2 are then connected to the corresponding information inputs 1, 1, of the first processing block to which the incremental

Claims

OS 269 850 B1 2 mental input g of counter block 4, whose setting input s is connected to a selector in a non-plotted control panel. The data outputs o to he of the counter block 4 are connected in parallel to the respective information inputs g, to gn of the second processing block 7, the information inputs t, to tQ of the memory block 5, and the test inputs m, to mn of the comparator block 6, to whose output it is parallel the information input b of the logic block 11 is connected, and the input of the undrawn cooperating device, e.g. The output of the second processing block 7 is then coupled to the input of the non-drawn speed controller of the positioning mechanism, the data outputs of the n-to-n memory block 5 with the corresponding information inputs of the undrawn cooperating device and the definition inputs and hQ of the comparator block 6 with the controller in the unmanaged control panel. The wiring function according to the invention is as follows. In the case that the positioning mechanism is in the rest position, this position is confirmed by the logic signal from the non-drawn end switch at the first definition input a1 of the logic block. This signal is triggered by the operator or by the superior control system, etc. When a condition condition is met, the signal is output on control output e of logic block J, which is in-day to the control input. of an undrawn action block mechanism. Then there is already the actual motion action of the mechanisms, force-controlled by the undrawn action block. The mechanism moves out of its rest position and at the same time the initial content of the counter block 4 is decremented through its incremental input g. The pulses on the incremental input g are derived from an uncropped incremental sensor of the motion of the mechanism, through the switching block 2 and through the associated information channel to the first information input 1j of the first processing block 3 and from its output to the changed incremental input g. 4 in the BC and BOD codes are then passed simultaneously to the test inputs m1 to mn of the comparator block 6, to the information inputs t, to tQ of the memory block 6 and to the information inputs g1 to the second adjustment block 7. To determine the measurement time of the manipulated symmetric element , the device serves the signal at the second definition input and? At that moment, a pulse signal appears at the logic output d of the logic block J which in time sequence converts the BC and BCD information from the information inputs t1 'to tn into the memory block. In addition, the second processing block 7 continuously converts the digital information proportional to the desired path to the analog signal. At the same time, the logic signal of the selective output f of the logic block 1 is changed to the default state and this change causes a change in channel selection in the switch. block 2, that the decremental pulses will be multiplied by the coefficient

2. Stopping the mechanism in a predefined position, respecting the symmetry of the manipulated element. the device is done either in a non-feedback arrangement, i.e. by changing the control output e of the logic block 1, or by correspondingly reducing the signal level at the output of the second processing block 7, which in the case of positioning with feedback is the speed of the positioning mechanism. SUMMARY OF THE INVENTION A circuit for symmetric positioning of the mechanisms, characterized in that the logic output (d) of the logic block (1) is connected to the write input (u) of the memory block (5), the output (c) with the logic input (r) ) of a counter block (4) and a selectable output (f) with a switching input (k) of the switching block (2), whose pulse outputs (i), ig) are associated with corresponding information inputs (1, 1g) of the first processing block ( 3) to which the incremental input (p) of the counter block (4) is connected, whose data outputs (o, o) are connected in parallel with the respective information inputs (g ^ to gQ) of the second adjustment block (7), the information inputs (t). 1 to tQ) of the memory block (5) and the test inputs (m ^ to CS 269 850 B, mn) of the comparison block (6) to which the information input (b) of the logic block (1) is connected in parallel;