CS265673B1

CS265673B1 - Connection for starting and running-down control of a stepping motor

Info

Publication number: CS265673B1
Application number: CS878283A
Authority: CS
Inventors: Oldrich Ing Csc Podzimek
Original assignee: Podzimek Oldrich
Priority date: 1987-11-18
Filing date: 1987-11-18
Publication date: 1989-11-14
Also published as: CS828387A1

Abstract

Zapocení pro řízení rozběhu a doběr· hu krokového motoru je určeno zejména pro pohony pracující bez zpětné polohové vazby. Během rozběhu se načítavají impulzy odpovídající rozběhové dráze. Při dráze větší nebo rovné rozjezdu na plnou rychlost se brzdí ze stejné zůstatkové dráhy ^ako byl rozjezd na plnou rychlost. Pri zadané draze kratší než rozjezd na plnou rychlost začíná brzdění z poloviny zadané dráhy.Enabling for Startup and Good Control · The stepper motor is especially intended for drives operating without back position ties. They are loading during start-up pulses corresponding to the acceleration path. At runway greater or equal to take off on full speed is braked from the same residual track ^ how was the start to full speed. Shorter than starting at full speed starts braking half of the specified track.

Description

Předložený vynález se týká zapojení pro řízení rozběhu a doběhu krokového motoru sestávající ze tří alespoň dvou «* vstupových a jednoho alespoň třívstupového hradla, generátoru strmosti, tří komparátorů, čtyř reversibilních čítačů,číslicově analogového převodníku, napětově kmitočtového převodníku a kmitočtového převodníku.The present invention relates to a stepper motor start-up control circuit comprising three at least two input and one at least three input gates, a slope generator, three comparators, four reversible counters, a digital to analog converter, a voltage converter and a frequency converter.

Dosud užívaná zapojení využívají pro rozběh a brzdění převážně analogové integrátory, které určují okamžitou rychlost jako funkci času. Tímto způsobem není dosaženo přesného řízení rozběhu a doběhu.The circuits used so far use mostly analog integrators for starting and braking, which determine instantaneous speed as a function of time. In this way, precise acceleration and deceleration control is not achieved.

Další způsob řízení je založen na použití zpětnovazebního polohového inkrementálního snímače a mikroprocesorových obvodů, popřípadě odpovídajících ob-vodů vysoké integrace. Tyto obvody jsou technicky složité a ekonomicky náročné.Another method of control is based on the use of a feedback position incremental encoder and microprocessor circuits, or corresponding high integration circuits. These circuits are technically complex and economically demanding.

Uvedené nevýhody odstraňuje zapojení podle vynálezu, využívající pro rozběh a doběh řízení rychlosti jako funkce dráhy a spočívající v tom, že vstup signálu pro rozběh je připojen na první vstup prvního hradla, jehož druhý vstup je pořade připojen na výstup prvního komparátoru a na druhý vstup třetího hradla.These disadvantages are eliminated by the circuit according to the invention, which uses speed control as a function of the track for acceleration and deceleration, in that the input of the start signal is connected to the first input of the first gate whose second input is connected to the first comparator output and the second input of the third gate. gates.

Třetí vstup prvního hradla je připojen jednak na druhý vstup druhého hradla, jehož první vstup je připojen na výstup itvrtého hradla a jednak na vstup generátoru strmosti. Výstup prvního hradla je připojen na přičítací vstup a výstup druhého hradla na odečítací vstup prvního čítače, jehož datové výstupy jsou připojeny jednak na druhý soubor vstupů prvního komparátoru, na jehož první soubor vstupů je připojena datová sběrnice rychlosti, a jednak na vstup Číslicovš-analogového převodníku. Výstup číslicovš-analogového převodníku je připojen na vstup napěíověkmitoctového převodníku, jehož výstup je připojen na výstup **The third input of the first gate is connected to the second input of the second gate, the first input of which is connected to the output of the fourth gate and to the input of the slope generator. The output of the first gate is connected to the input input and the output of the second gate to the subtraction input of the first counter, whose data outputs are connected to the second set of inputs of the first comparator, to the first set of inputs the speed data bus is connected. . The output of the D / A converter is connected to the input of the voltage / frequency converter, whose output is connected to the output **

265 673 krokovacího kmitočtu a na vstup kmitočtového převodníku, jehož výstup je připojen na odčítací vstup druhého čítače» Datová sběrnice dráhy je připojena na datové vstupy druhého a třetího čítače.Datové výstupy druhého čítače jsou připojeny na druhý soubor vstupů druhého komparátoru, na jehož první soubor vstupů jsou připojeny datové výstupy čtvrtého čítače, jehož přičítaoí vstup je připojen na výstup třetího hradla» První vstup třetího hradla je peřadě připojen na odčítací vstup druhého čítače a na odčítací vstup třetího Čítače» Datové výstupy třetího čítače jsou spojeny s datovými vstupy třetího komparátoru, jehož výstup je spojen s druhým vstupem čtvrtého hradla, na jehož první vstup je připojen výstup druhého komparátoru»265 673 of the frequency converter and the input of the frequency converter whose output is connected to the subtraction input of the second counter »The track data bus is connected to the data inputs of the second and third counters.The data outputs of the second counter are connected to the second set of inputs inputs are connected to the data outputs of the fourth counter, whose increment input is connected to the output of the third gate »The first input of the third gate is in turn connected to the subtraction input of the second counter and to the subtraction input of the third counter» the output is connected to the second input of the fourth gate, to whose first input the output of the second comparator is connected »

Zapojením pro řízení rozběhu a doběhu krokového motoru se dosahuje vyšších účinků, neboi zapojení lze realizovat obvody střední a nízké integrace a pohon je schopen pracovat i v otevřené polohové vazbě» .The connection for the stepper motor start-up and deceleration control results in higher effects, since the connection can be realized with medium and low integration circuits and the drive is able to work even in open position coupling ».

Příklad provedení zapojení podle vynálezu je na přiloženém výkresu» Vstup R signálu pro rozběh je připojen na první vstup 11 prvního hradla. Gl, jehož druhý vstup 12 je peřadě připojen na výstup VM prvního komparátoru K1 a na druhý vstup 32 třetího hradla GJ.An example of an embodiment of the circuit according to the invention is shown in the accompanying drawing. G1, whose second input 12 is in turn connected to the output VM of the first comparator K1 and to the second input 32 of the third gate GJ.

Třetí vstup 13 prvního hradla Gl je připojen jednak na druhý vstup 22 druhého hradla G2,jehož první vstup 21 je připojen na výstup Čtvrtého hradla G4 a jednak na vstup generátoru GN strmosti. Výstup prvního hradla Gl je připojen na přičítací vstup QU1 a výstup druhého hradla G2 na odečítací vstup CPI prvního čítače Cl. Jeho datové výstupy jsou připojeny jednak na druhý soubor vstupů 1N12 prvního komparátoru Kl, na jehož první soubor vstupů INU je připojena datová sběrnice V rychlosti a jednak na vstup Číslicově-analogového převodníku D/A. Výstup číslicově-an alogového převodníku D/A je připojen na vstup napěiově-kmitočtového převodníku U/F. jehož výstup je připojen na výstup FK krokovacího kmitočtu a na vstup kmitočtového převodníku F/F_ajehož výstup je připojen na odčítací vstup CD2 druhého čítače 02. Datová sběrnice L dráhy je připojena na datově vstupy druhého a třetíí čítače 02» 03. přičemž datové výstupy druhého Čítače C2 jsou připojen,’) na druhý soubor vstupů IN22 druhého komparátoru K2, na jehož první soubor vstupů IN21 jsou připojeny datové výstupy Čtvrtého čítače C4> jehož přičítací vstup CU4 je připojen na výstup třetího hradla G3«The third input 13 of the first gate G1 is connected to the second input 22 of the second gate G2, the first input 21 of which is connected to the output of the Fourth G4 gate and to the input of the slope generator GN. The output of the first gate G1 is connected to the addition input QU1 and the output of the second gate G2 to the input input CP1 of the first counter C1. Its data outputs are connected both to the second set of inputs 1N12 of the first comparator K1, to whose first set of inputs INU the data bus V is connected and also to the input of the D / A converter. The output of the digital-to-analog D / A converter is connected to the input of the voltage / frequency converter U / F. whose output is connected to the output of the stepping frequency FK and the input of the F / F converter _and whose output is connected to the subtraction input CD2 of the second counter 02. The track data path L is connected to the data inputs of the second and third counters 02 »03. the second counter C2 is connected, ') to the second set of inputs IN22 of the second comparator K2, to whose first set of inputs IN21 the data outputs of the fourth counter C4> are connected, whose addition input CU4 is connected to the output of the third gate G3 "

- 3 265 673- 3 265 673

První vstup 31 třetího hradla G£ je pořade připojen na odčítací vstup CD2 druhého čítače 02 a ná odčítací vstup CD3 třetího čítače C3. Datové výstupy třetího čítače 03 jsou spojeny s datovými vstupy třetího komparátoru K3, jehož výstup je spojen s druhým vstupem 42 čtvrtého hradla 21» ná jehož první vstup 41 je připojen výstup druhého komparátoru K2.The first input 31 of the third gate G6 is connected to the subtraction input CD2 of the second counter 02 and the subtraction input CD3 of the third counter C3 respectively. The data outputs of the third counter 03 are connected to the data inputs of the third comparator K3, the output of which is connected to the second input 42 of the fourth gate 21, whose first input 41 is connected to the output of the second comparator K2.

Základní část zapojení tvoří číslicově-analogový převodník D/A na napěíově-kmitočtový převodník U/F.Po aktivaci vstupu R signálu pro rozběh procházejí impulsy z generátoru GN strmosti přes první hradlo Gl do prvního čítače Cl, který zvyšuje svůj obsah. Zvyšování obsahu prvního čítače Cl má za následek zvyšování napětí na výstupu číslicově-análogového převodníku D/A a zvyšování kmitočtu na výstupu napěíově-kmitoctového převodníku U/F. Kmitočtový převodník F/F převádí krokovací kmitočet na kmitočet odpovídající délkovým inkrementům. Okamžitá hodnota obsahu prvního Čítače Cl je porovnávána se žádanou hodnotou rychlosti na datové sběrnici V rychlosti v prvním komparátoru K1 a v okamžiku dosažení stejné hodnoty se aktivuje jeho výstup VM a zablokuje první a třetí hradlo Gl, G3« Během rozběhu se současně přivádějí impulsy odpovídající délkovým inkrementům z výstupu kmitočtového převodníku F/F přes třetí hradlo G3 do čtvrtého čítače 04, jehož obsah po ukončení rozjezdu odpovídá dráze potřebné pro rozjezd na plnou rychlost. Současně se zahájením rozběhu se zapíší data z datové sběrnice L dráhy do druhého a třetího čítače 02, C3« přičemž do třetího čítače 03 se zapisují data posunutá o 1 bit k nižší hodnotě, tedy poloviční hodnota dráhy. Obvod třetího čítače C3 a třetího komparátoru K3 slouží k vyhodnocení stavu, kdy zadaná dráha je kratší než dráha potřebná na rozjezd na plnou rychlost.The basic part of the connection consists of a digital-to-analog converter D / A to a voltage-converter U / F. After activation of the R signal for start, the pulses from the GN slope generator pass through the first gate G1 to the first counter C1. Increasing the content of the first counter C1 results in increasing the voltage at the output of the digital-to-analog converter D / A and increasing the frequency at the output of the voltage-frequency converter U / F. The F / F converter converts the jog frequency to the frequency corresponding to the length increments. The instantaneous value of the contents of the first counter C1 is compared to the speed reference on the data bus V at the speed of the first comparator K1 and at the same time it reaches its output VM and blocks the first and third gates G1, G3. increments from the output of the frequency converter F / F via the third gate G3 to the fourth counter 04, the content of which after the start of the run corresponds to the path necessary for starting at full speed. Simultaneously with the start of the start, the data from the lane data bus L is written to the second and third counters 02, C3 ' while the third counter 03 writes data shifted by 1 bit to a lower value, i.e. half the path value. The circuit of the third counter C3 and the third comparator K3 is used to evaluate a condition where the specified distance is shorter than the distance needed to start at full speed.

V tomto případě se brzdí z poloviční dráhy. Pokud je dosaženo při rozběhu plné rychlosti, začíná brzdění ve vzdálenosti od cílového bodu stejné jako byla dráha rozběhu. Tento stav vyhodnocují druhý a čtvrtý čítač C2, C4 a druhý komparátor K2.In this case, it brakes from the half-way. If it is achieved at full speed acceleration, the braking starts at a distance from the target point equal to the acceleration path. This state is evaluated by the second and fourth counters C2, C4 and the second comparator K2.

Claims

THE SCOPE OF YOURSELF

265 673

Step-wiring control for a stepper motor, consisting of three at least two-input and one at least three-input gate, slope generator, three comparators, four reversible counters, digital to analog converter, voltage / frequency converter and frequency converter, characterized by the input (R) ) the start signal is connected to the first input (11) of the first gate (G1), the second input (12) of which is connected to the output (VM) of the first comparator (K1) and to the second input (32) of the third gate (G3); the third input (13) of the first gate (G1) is connected to both the second input (22) of the second gate (G2), the first input (21) of which is connected to the output of the fourth gate (G4) and the output of the first gate (G1) is connected to the addition input (CU1) and the output of the second gate (G2) to the subtraction input (CD1) of the first counter (Cl) whose data outputs are connected on the one hand the second set of inputs (012) of the first comparator (K1), to whose first set of inputs (OH) the speed data bus (V) is connected, and on the other hand the digital-to-analog converter (D / A) input, digital-to-analog converter output (D / A) is connected to the input of the voltage / frequency converter (U / F) _t whose output is connected to the output (PK) of the jog frequency and to the input of the frequency converter (P / P) whose output is connected to the subtraction input (CD2) ) of the second counter (C2), the path data bus (L) is connected to the data inputs of the second and third counters (C2, C3), the data outputs of the second counter (C2) are connected to the second set of inputs (IN22) of the second comparator (K2) to which the first set of inputs (IN21) is connected to the data outputs of the fourth counter (C4) whose addition input (CU4) is connected to the output of the third gate (G3), the first input (31) of the third gate (G3) being connected to subtraction input (CD2) of second counter (C2) and ha subtraction input (CD3) of third counter (C3), data outputs of third counter (C3) are connections with data inputs of third comparator (K3), output of which is connected to second input (42) a fourth gate (G4) to which the first input (41) is connected the output of the second comparator (K2) and the output