CS268207B1

CS268207B1 - Zapojení řídících obvodů adapteru kanál - kanál

Info

Publication number: CS268207B1
Application number: CS878936A
Authority: CS
Inventors: Bohdan Ing Smilauer
Original assignee: Smilauer Bohdan
Priority date: 1987-12-07
Filing date: 1987-12-07
Publication date: 1990-03-14
Also published as: CS893687A1

Abstract

Zapojení je řešeno nesymetricky^ ze etrony hostitelského počítače je řízeno raikroprogramovš procesorem vstupu/výstupu a strana ke spojenému počítači je řízena úsporné obvodově, přičemž jsou obvodově realizovány jen ty funkce, které z důvodů rychlosti nemohou být realizovány mikroprogramově, vše ostatní je řízeno mikroprogramem procesoru vstupu/výstupu. Zapojení je úsporné, snadno diagnostikovatelné a přizpůsobitelná změně funkce. Podstata zapojení spočívá v tom, že~procesor vstupu/výstupu je především zapojen na registr vlastní adresy, na registr nepředaného stavuj na registr vlastního příkazu a blok řídících sledů je zapojen na komparátor adres a na registr cizího příkazu a registry vlastního a cizího příkazu jsou zapojeny na dekodér příkazů a ten je zapojen na registr počátečního stavu a ten na multiplexor vstupní datové sběrnice.

Description

Vynález se týká zapojení řídících obvodů adapteru kanál-kanál, který slouží k propojení dvou počítačů pomocí interfejsu vstupu/výetupu, přičemž Jde o adapter obvodově nesymetrický, který ze strany hostitelského počítače Je řízen mikroprogramově procesorem vstupu/výstupu a strana ke spojovému počítači je řízena obvodové.

Dosud užívané adaptery kanál-kanál jsou obvodové řešené a jsou obvodové symetrické pro obé strany a využívají synchronizace řídících signálů pomocí rozhodovače priority. Tento rozhodovač priority je důležitý, protože zahájení výběrových sledů z obou stran Je vzájemně asynchronní a výběrové sledy se mohou vzájemně střetávat. Takové řešení je obvodově náročné, obtížně diagnostikovatelné a obtížně přizpůsobitelné případným požadavkům na změnu funkce.

Uvedené nevýhody odstraňuje zapojení řídících obvodů adapteru kanál-kanál podle vynálezu, přičemž zapojení řídících obvodů se skládá z procesoru vstupu/výstupu, z bloku řídících sledů, z registru vlastní adresy, z registru nepředaného stavu, z registru vlastního příkazu, z registru cizího příkazu, z komparátoru adres, z detektoru příkazů, z registru počátečního stavu a z multiplexoru výstupní datové sběrnice a Jehož podstata spočívá v tom, že ovládací sběrnice procesoru vstupu/výstupu, která je napojena na první výstup procesoru vstupu/výstupu je zapojena na druhý vstup bloku řídících sledů a výstupní sběrnice procesoru vstupu/výstupu, která je napojena na druhý výstup procesoru vstupu./ výstupu je zapojena na datový vstup registru nepředaného stavu a na datový vstup registru vlastního příkazu a na třetí výstup procesoru vstupu/výstupu je napojen vodič vkládání registru vlastního příkazu, který je zapojen na vkládací vstup registru vlastního příkazu a na čtvrtý výstup procesoru vstupu/výstupu je napojen vodič vkládání registru nepředaného stavu, který je zapojen na vkládací vstup registru nepředaného stavu a na pátý výstup procesoru vstupu/výstupu je zapojen vodič vkládání registru vlastní adresy, který je zapojen na vkládací vstup registrů vlastní adresy a vstupní datová sběrnice je zapojena na datový vstup registru cizího příkazu a na druhý vstup komparátoru adres, na jehož první vstup je zapojena sběrnice vlastní adresy, která je napojena na výstup registru vlastní adresy a ještě na první datový vstup multiplexoru· výstupní datové sběrnice a výstup komparátoru adres je napojen vodičem shody adresy a na třetí vstup bloku řídících sledů a na první vstup bloku řídících sledů je zapojena synchronní blokovatelná vstupní řídící sběrnice a na první výstup bloku řídících sledů je napojen vodič vkládání registru cizího příkazu, který je zapojen na vkládací vstup registru cizího příkazu a na druhý výstup bloku řídících sledů jsou napojeny vodiče vkládání a nulování registru počátečního stavu, které jsou zapojeny na vkládací a nulovací vstupy registru počátečního stavu a na třetí výstup bloku řídících sledů je napojena sběrnice stavových signálů adapteru kanál-kanál, která je zapojena na šestý vstup procesoru vstupu/výstupu a na třetí vstup dekodéru příkazu a na čtvrtý vstup bloku řídících sledů je napojen hradlovací vodič vlastní adresy, který je zapojen na hradlovací vstup prvního datového vstupu multiplexoru výstupní datové sběrnice a na pátý výstup bloku řídících sledů je napojen hradlovací vodič nepředaného stavu, který je zapojen na hradlovací vstup druhého datového vstupu multiplexoru výstupní datové sběrnice a na šestý výstup bloku řídících sledů je napojen hradlovací vodič počátečního stavu, který je dále zapojen na hradlovací vstup třetího datového vstupu multiplexoru výstupní datové sběrnice, na sedmý výstup bloku řídících sledů je zapojena synchronní výstupní řídící sběrnice, která je napojena na spojený počítač a na druhý datový vstup multiplexoru výstupní datové sběrnice nepředaného stavu, která je zapojena na výstup registru nepředaného stavu a na třetí datový vstup multiplexoru výstupní datové sběrnice je zapojen výstup registru počátečního stavu, na jehož datový vstup Je zapojen výstup dekodéru příkazů a na první vstup dekodéru příkazů je zapojen výstup registru vlastního příkazu a na druhý vstup dekodéru příkazu je zapojen výstup registru cizího příkazu a na výstup multiplexoru výstupní datové sběrnice je zapojena výstupní datová sběrnice, která je napojena na spojený počítač.

CS 268207 Bl

Výhodou zapojení podle vynálezu je, že řídící obvody adapteru kanál-kanál, které řídí odezvy na výběrové sledy od spojeného počítače jsou úsporně Zapojeny tak, aby řídily pouze odezvy na rychlé výběrové sledy od spojeného počítače, kde je nezbytná rychlá reakce. Ukončení sledu se spojeným počítačem se hlásí mikroprogramu procesoru vstupu/výstupu, který převezme potom dalěí řízení, které není časově tak náročené.

Na připojeném výkresu je znázorněno zapojení řídících obvodů adapteru kanál-kanál podle vynálezu, které se skládá z procesoru 0 vstupu/výstupu, z bloku £ řídících sledů, z registru 2 vlastní adresy, z registru £ nepředaného stavu, z registru 4 vlastního příkazu, z registru £ cizího příkazu, komparátoru 6 adres, z dekodéru 7 příkazů, z registru 8 počátečního stavu a z multiplexoru £ výstupní datové sběrnice.

Znázorněné obvody na výkresu jsou zapojeny tak, že ovládací sběrnice 000 procesoru 0 vstupu/výstupu, která je napojena na první výstup 00 procesoru 0 vstupu/výstupu je zapojena na druhý výstup 11 bloku £ řídících sledů a výstupní sběrnice 010 procesoru 0 vstupu/výstupu, která je napojena na druhý výstup 01 procesoru 0 vstupu/výstupu je zapojena na datový vstup £0 registru £ nepředaného stavu a na datový vstup 40 registra £ vlastního příkazu a na třetí výstup 02 procesoru 0 vstupu/výstupu je napojen vodič 020 vkládání registru £ vlastního příkazu, který je zapojen na vkládací vstup ££ registru £ vlastního příkazu a na čtvrtý výstup 0£ procesoru 0 vstupu/výstupu je napojen vodič 030 vkládání registru £ nepředaného stavu, který je zapojen na vkládací vstup £1 registru 3 nepředaného stavu a na pátý výstup 04 procesoru 0 vstupu/výstupu je zapojen vodič 040 vkládání registru 2 vlastní adresy, který je zapojen na vkládací vstup 21 registru 2 vlastní adresy a vstupní datové sběrnice 500 je zapojena na datový vstup £0 registru £ cizího příkazu a na druhý vstup 61 komparátoru 6 adres, na jehož první vstup 60 je zapojena sběrnice 220 vlastní adresy, která je napojena na výstup 22 registru 2 vlastní adresy a na první datový vstup 90 multiplexoru £ výstupní datové sběrnice a výstup 62 komparátoru 6 adres je napojen vodičem 620 shody adresy na třetí vstup 12 bloku £ řídících sledů a na první vstup 10 bloku £ řídících sledů je zapojena synchronní blokovatelná vstupní řídící sběrnice 100 a na první výstup ££ bloku £ řídících sledů je napojen vodič ££0 vkládání registru £ cizího příkazu, který je zapojen na vkládací vstup £1 registru £ cizího příkazu a na druhý výstup £4 bloku £ řídících . sledů jsou napojeny vodiče 140 vkládání a nulování registru 8 počátečního stavu, které jsou zapojeny na vkládací a nulovací vstupy 81 registru 8 počátečního stavu a na třetí výstup ££ bloku £ řídících sledů je napojena sběrnice 150 stavových signálů adapteru kanál-kanál, která je zapojena na Šestý vstup 0£ procesoru 0 vstupu/výstupu a na třetí vstup 72 dekodéru 7 příkazu a na čtvrtý vstup 16 bloku £ řídících sledů je napojen hradlovací vodič 160 vlastní adresy, který je zapojen na hradlovací vstup £2 prvního datového vstupu multiplexoru £ výstupní datové sběrnice a na pátý výstup £7 bloku £ řídících sledů je napojen hradlovací vodič 170 nepředaného stavu, který je zapojen na hradlovací vstup 93 druhého datového vstupu multiplexoru £ výstupní datové sběrnice a na šestý výstup 18 bloku £ řídících sledů je napojen hradlovací vodič 180 počátečního stavu, který je dále zapojen na hradlovací vstup ££ třetího datového vstupu multiplexoru £ výstupní datové sběrnice a na sedmý výstup19 bloku £ řídících sledů je zapojena synchronní výstupní řídící sběrnice 190, která je napojena na spojený počítač, a na druhý datový vstup £2 multiplexoru £ výstupní datové sběrnice je zapojena sběrnice 320 nepředaného stavu, která je zapojena na výstup £2 registru £ nepředaného stavu a na třetí datový vstup £4 multiplexoru 9 výstupní datové sběrnice je zapojen výstup 82 registru 8 počátečního stavu na jehož datový vstup 80 je zapojen výstup 7£ dekodéru 7 příkazů a na první vstup 70 dekodéru 7 příkazů je zapojen výstup 42 registru £ vlastního příkazu a na druhý vstup 7£ dekodéru 7 je zapojen výstup £2 registru £ cizího příkazu a na výntup £6 multiplexoru £ výotupní datové sběrnice je. zapojena výstupní datová sběrnice 960« která je dále napojena na spojený počítač.

CS 268207 51

Zapojení řídících obvodů adapteru kanál-kanál podle vynálezu pracuje následujícím způsobem.

Synchronní blokovatelná vstupní řídící sběrnice 100 vstupuje do sekvenčního bloku 1 řídících sledů, kde však již nemůže dojít k žádným přechodným stavům vzhledem k tomu, že tato synchronní blokovatelná vstupní řídící sběrnice 100 je již synchronní vzhledem k vnitřním hodinám počítače. Blok 1. řídících sledů vytváří jako odezvu na výběrové sledy postupující po synchronní blokovatelné vstupní řídící sběrnici 100 signály na svých výstupech 22» ΙΑ» 15» lá» 12» 1® ^a 12·

Úvodní výběrový sled na adapter kanál-kanál může být zahájen libovolně zě spojeného počítače po synchronní blokovatelná vstupní řídící sběrnici 100, a nebo z hostitelského počítače je tento sled nahrazen činností mikroprogramu procesoru 0 vstupu/výstupu.

Procesor 0 vstupi/výstupu po zapnutí a vynulování hostitelského počítače naplní registr 2 vlastní adresy číslem, kterým je adresován adaptér kanál-kanál ze spojeného počítače. Pokud ze strany hostitelského počítače neprobíhá žádný výběrový sled na adaptér kanál-kanál, nebo předchozí příkaz je ukončen, je registr 2 nepředaného stavu a registr 4 vlastního příkazu vynulován.

Pokud ze strany hostitelského počítače byl přijat příkaz pro adapter kanál-kanál, naplní mikroprogram procesoru 0 vstupu/výstupu registr A vlastního příkazu kódem tohoto příkazu a do registru 2 nepředaného stavu informuje stav s bitem Pozor a pomocí ovládací sběrnice 000 procesoru 0 vstupu/výstupu zajistí, aby blok 2 řídících výběrových sledů provedl odeslání tohoto stavu pomocí sledů na synchronní výstupní řídící sběrnici 190 a přes multiplexor 9 výstupní datové sběrnice do spojeného počítače.

Spojený počítač vyšle do adapteru kanál-kanál příkaz úvodním výběrovým sledem po synchronní blokovatelné vstupní řídící sběrnici 100 a kod příkazu po sběrnici 500· Rozpoznání adresy adapteru kanál-kanál se provádí během úvodního výběrového sledu v koniparátoru 6 adresy. Blok 2 řídících sledů hradluje vlastní adresu z registru 2 vlastní adresy pomocí vodiče 160 na vstupní datovou sběrnici 960 a zapíše kod příkazu ze spojeného počítače do registru 5 cizího příkazu pomocí vodiče 130 vkládání cizího příkazu na základě kódu vlastního příkazu, pokud nebyl zadán, je nulový, a kódu cizího příkazu, vloženým v registru 4 vlastního příkazu a v registru 2 cizího příkazu a na základě stavových signálů z bloku 2 řídících sledů, postupujících po sběrnici 150 stavových signálů adapteru kanál-kanál je v dekodéru 7 příkazů naformován počáteční stav úvodního výběrového sledu, a ten je vložen do registru 8 počátečního stavu pomocí vodičů 140 vkládání a nulování registru 8 počátečního stavu a tento počáteční stav je vyhradlován pomocí vodiče 180 hradlování počátečního stavu na výstupní hradlovou sběrnici 96Ο do spojeného počítače. Po odebrání tohoto počátečního stavu spojeným počítačem je registr 8 počátečního stavu vynulován vodiči 140 vkládání a nulování registru počátečního stavu. Tím je rychle proveden úvodní výběrový sled ze spojeného počítače bez účasti mikroprogramu procesoru 0 vstupu/výstupu.

Po úspěšném provedení úvodního výběrového sledu ze spojeného počítače pomocí bloku 1 řízení výběrových sledů a z hostitelského počítače pomocí procesoru 0 vstupu/výstupu, může procesor 0 vstupu/výstupu zahájit přenos dat mezi počítači, který je však realizován jinými obvody než na obr.

Ukončení příkazu provede procesor 0 vstupu/výstupu naformováním koncového stavu a jeho vložením do registru 2 nepředaného stavu a pomocí ovládací sběrnice 000 procesoru vstupu/výstupu zajistí, aby blok 1 řízení výběrových sledů provedl odeslání tohoto stavu pomocí sledů na synchronní výstupní řídící sběrnici 190 a přes multiplexor 2 výstupní datové sběrnice do spojeného počítače.

Zapojení podle vynálezu lze s výhodou použít při konstrukci adapteru kanál-kanál, který je z jedné strany ovládán přímo procesorem vstupu/výstupu hostitelského počítače, ve kterém je fyzicky umístěn, a z druhé strany je jednoduše obvodové napojen na interfejs vstupu/výstupu spojeného počítače.

Claims

PŘEDMĚT VYNÁLEZU

Zapojení řídících obvodů adapteru kanál-kanál, skládající se z procesoru vstupu/ výstupu, z bloku řídících sledů, z registru vlastní adresy, z registru nepředaného stavu, z registru vlastního příkazu, z registru cizího příkazu, z komparátoru adres, z dekodéru příkazů, z registru počátečního stavu a z multiplexoru výstupní datové sběrnice, vyznačující se tím, že ovládací sbémlce (000) procesoru (0) vstupu/výstupu, která je napojena na první výstup (00) procesoru (0) vstupu/výstupu je zapojena na druhý vstup (11) bloku (1) řídících sledů a výstupní sběrnice (010) procesoru CO) vstupu/výstupu, která je napojena na druhý výstup (01) procesoru (0) vstupu/výstupu je zapojena na datový vstup (30) registru (3) nepředaného stavu a na datový vstup (40) registru (4) vlastního příkazu a na třetí výstup (02) procesoru (0) vstupu/výstupu je napojen vodič (020) vkládání registru (4) vlastního příkazu, který je zapojen na vkládací vstup (41) registru (4) vlastního příkazu a na čtvrtý výstup (03) procesoru (0) vstupu/výstupu je napojen vodič (030) vkládání registru (3) nepředaného stavu, který je zapojen na vkládací vstup (31) registru (3) nepředaného stavu a na pátý výstup (04) procesoru (0) vstupu/výstupu je zapojen vodič (040) vkládání registru (2) vlastní adresy, který je zapojen na vkládací vstup (21) registru (2) vlastní adresy a vstupní datová sběrnice (500) je zapojena na datový vstup (50) registru (5) cizího příkazu a na druhý vstup (61) komparátoru (6) adres, na jehož první vstup (60) je zapojena sběrnice (220) vlastní adresy, která je napojena na výstup (22) registru (2) vlastní adresy a na první datový vstup (90) multiplexoru (9) výstupní datové sběrnice a výstup (62) komparátoru (6) adres je napojen vodičem (620) shody adresy na třetí vstup (12) bloku (1) řídících sledů, a na první vstup (10) bloku (1) řídících sledů je zapojena synchronní blokovatelná vstupní řídící sběrnice (100), a na první výstup (13) bloku (1) řídících sledů je napojen vodič (130)-vkládání registru (5) cizího příkazu, který je zapojen na vkládací vstup (51) registru (5) cizího příkazu a na druhý výstup (14) bloku (1) řídících sledů jsou napojeny vodiče (140) vkládání a nulování registru (8) počátečního stavu, které jsou zapojeny na vkládací a nulovací vstupy (81) registru (8) počátečního stavu a na třetí výstup (15) bloku (1) řídících sledů je napojena sběrnice (150) stavových signálů adapteru kanál-kanál, která je zapojena na šestý vstup (05) procesoru .(0) vstupu/výstupu a na třetí vstup (72) dekodéru (7) příkazu a na čtvrtý vstup (16) bloku (1) řídících sledů je napojen hradlovací vodič (160) vlastní adresy, který je zapojen na hradlovací vstup (91) prvního datového vstupu (90) multiplexoru (9) výstupní datové sběrnice a na pátý výstup (17) bloku (1) řídících sledů je napojen hradlovací vodič (170) nepředaného stavu, který je zapojen na hradlovací vstup (93) druhého datového vstupu (92) multiplexoru (9) výstupní datové sběrnice a na šestý výstup (18) bloku (1) řídících sledů je napojen hradlovací vodič (180) počátečního stavu, který je zapojen na hradlovací vstup (95) třetího datového vstupu (94) multiplexoru (9) výstupní datové sběrnice, na sedný výstup (19) bloku (1) řídících sledů je zapojena synchronní výstupní řídící sběrnice (190), která je napojena na spojený počítač, a na druhý datový vstup (92) multiplexoru (9) výstupní datové sběrnice je zapojena sběrnice (320) nepředaného stavu, která je zapojena na výstup (32) registru (3) nepředaného stavu a na třetí datový vstup (94) multiplexoru (9) výstupní datové sběrnice je zapojen výstup (82) registru (8) počátečního stavu, na jehož datový vstup (80) je zapojen výstup (73) dekodéru (7) příkazů a na první vstup (70) dekodéru (7) příkazů je zapojen výstup (42) registru (4) vlastního příkazu a na druhý vstup (71) dekodéru (7) příkazů je zapojen výatup (52) registru (5) cizího příkazu a na výstup (96) multiplexoru (9) výstupní datové sběrnice je zapojena výstupní datová sběrnice (960),která je napojena na spojený počítač.