CS259354B1 - Connection of graphical information's representation's relative direction transformation into absolute direction - Google Patents
Connection of graphical information's representation's relative direction transformation into absolute direction Download PDFInfo
- Publication number
- CS259354B1 CS259354B1 CS853733A CS373385A CS259354B1 CS 259354 B1 CS259354 B1 CS 259354B1 CS 853733 A CS853733 A CS 853733A CS 373385 A CS373385 A CS 373385A CS 259354 B1 CS259354 B1 CS 259354B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- block
- input
- output
- absolute
- logic
- Prior art date
Links
- 230000009466 transformation Effects 0.000 title claims abstract description 5
- 230000008859 change Effects 0.000 claims abstract description 8
- 238000001459 lithography Methods 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Electron Beam Exposure (AREA)
Abstract
Zapojenie patří do odboru spracovania dát v počítačovej graflke technickými prostriedkami. Ďalej sa může využit ešte v elektrónovej litografii, robotike a podobných aplikáciách. Zapojenie rieši technický problém rýchlej transformácie změny relativného směru zobrazovania (doprava, do- íava, dozadu) do jednej zo štyroch absolutných orientácií směru v dvojrozmernej súradnicovej sústave. Tento problém sa v doterajších grafických systémoch riešil pomocou programových prostriedkov, čo je pomalé. Podstata zapojenia spočívá v tom, že sú v ňom logicky za sebou přepojené blok vstupnej kombinačnej logiky so vstupnými svorkami signálov relatívnej změny směru, blok hradiel, pamáť absolutného směru a blok výstupnej kombinačnej logiky s výstupnými svorkami signálov znamienok absolutného směru zobrazenia, pričom pamSť absolútneho směru a blok hradiel sú spojené prvou spatnou vazbou a blok výstupnej kombinačnej logiky a blok vstupnej kombinačnej logiky sú spojené druhou spatnou vázbou.Involvement belongs to the processing department data in computer graphics by technical means. Furthermore, it can still be used in electron lithography, robotics and the like applications. The connection solves technical problem of rapid transformation of relative change direction of travel (right, left back to one of four absolute direction orientation in two dimensional coordinate system. This problem occurs in the previous graphic systems using program resources, which is slow. The essence of involvement is that there is a logically connected block input combinational logic with input relative direction change signal terminals, block gates, remember absolute direction a output combination logic block with output with absolute signal sign terminals direction of view, with absolute memory direction and block of gates are connected first bad binding and output block combinational logic and input combinational block logic is connected by the second wrong bond.
Description
* Vynález rieši zapojenie transformácie relativného směru zobrazovania grafické] informácie do absolútneho směru, ktorého úlohou je vyrábať signály pre znamienka aritmeticko-logickej jednotky resp. aritmeticko-logických jednotiek grafického vektorového počítačového systému na základe grafických dát — buniek — s 1'ubovol'nou híbkou vnorenia. V doterajších známých grafických vektorových systémoch je funkcia ovládania směru kreslenia obrazcov vykonávaná pomocou programových prostriedkov, čo je však poměrně pomalé.The invention solves the connection of the transformation of the relative display direction of the graphical information into the absolute direction, the task of which is to produce the signals for the signs of the arithmetic logic unit or the logic unit respectively. arithmetic-logical units of a graphical vector computer system based on graphical data - cells - with 1 'arbitrary nesting depth. In the prior art graphic vector systems, the function of controlling the drawing direction is performed by means of software, which is, however, relatively slow.
Podstata zapojenia transformácie relativného směru zobrazovania grafickej informácie do absolútneho směru podfa vynálezu spočívá v tom, že na vstup bloku vstupnej kombinačnej logiky sú připojené vstupné svorky signálov relatívnej změny směru a na jej výstup je připojený vstup bloku hradiel, na ktorého výstup je připojený vstup památi absolútneho směru, ktorej výstup je připojený na vstup bloku výstupnej kombinačnej logiky, ktorej výstup je připojený na výstupné svorky signálov znamienok absolútneho směru, pričom pamať absolútneho směru a blok hradiel, blok vstupnej a výstupnej kombinačnej logiky sú spojené spatnými vazbami. Výhodou zapojenia je predovšetkým jeho rýchlosť. Podfa osadenia súčiastkami dosahuje změnu směru za 50 až 100 ns, čo je o 1 až 2 rády kratšia doba ako pri programovom ošetření takejto změny, fiafšou výhodou zapojenia je jeho jednoduchost a použitie bežne dostupných súčiastok.The principle of involving the transformation of the relative display direction of the graphical information into the absolute direction of the invention is that input terminals of relative directional change signals are connected to the input of the input combinational logic block, and the input of the gate block connected to the output of the absolute memory is connected to its output. a direction, the output of which is connected to an input of an output combinational log block, the output of which is connected to the output signals of the absolute sign signals, the memory of the absolute direction and the block of gates, the block of input and output combinational logic being coupled by poor constraints. The advantage of engagement is mainly its speed. Depending on the component being fitted, the direction change is 50 to 100 ns, which is 1 to 2 times shorter than the program treatment of such a change;
Na pripojenom výkrese je znázorněná bloková schéma zapojenia podfa vynálezu.A schematic block diagram of the invention is shown in the accompanying drawing.
Blok 2 vstupnej kombinačnej logiky je napojený na blok 3 hradiel, ďalej následuje pamať 4 absolútneho směru a blok 5 výstupnej kombinačnej logiky. Vstupné svorky 1 sú připojené k bloku 2 vstupnej kombinačnej logiky, vstupné svorky IA a 1B k památí 4 absolútneho směru, vstupná svor- ka 1C k bloku 5 výstupnej kombinačnej logiky. Pamať 4 absolútneho směru a blok 3 hradiel sú spojené prvou spatnou vazbou 7, blok 2 vstupnej a blok 5 výstupnej kombinačnej logiky sú spojené druhou spatnou vazbou 8. Jednotlivé bloky sú realizované pomocou 12 integrovaných obvodov TTL SSI — hradiel a klopných obvodov.The input combination logic block 2 is connected to the gate block 3, followed by an absolute direction memory 4 and an output combination logic block 5. The input terminals 1 are connected to block 2 of the input combinational logic, input terminals IA and 1B to 4 absolute direction, input terminal 1C to block 5 of output combinational logic. Absolute direction memory 4 and gate block 3 are connected by a first bad coupling 7, input block 2 and output combination logic block 5 are joined by a second bad coupling 8. The individual blocks are realized by 12 TTL integrated circuits SSI - gates and flip-flops.
Funkcia zapojenia podfa vynálezu je nasledovná: signály relatívnej změny směru na vstupných svorkách 1 DOL (dofava), DOP (doprava), EXCH (inverzia směru) sa v zapojení transformujú na signály absolutného směru -j-x, —x, -j-y> —y v zobrazovacej dvojrozměrně) súradnicovej sústave. Konkrétné na výstupných svorkách 6 sú signály znamienok SIGX, SIGY pre aritmeticko-logickú jednotku resp. aritmeticko-logické jednotky grafického procesora. Prostredníctvom vstupného signálu LPKO je možné zadat znamienka ALU súčasne pre obe osi zobrazovacej súradnicovej sústavy. Vvstupné signály pozostávajú zo spomínaných signálov změny směru DOL, DOP, EXCH na vstupných svorkách 1, signálu LPKO na vstupnej svorke 1C, signálu STB (strobovací signál — vstupná svorka 1AJ a signálov SET (vstupné svorky 1B) na počiatočné nastavenie směru. Blok 2 vstupnej kombinačnej logiky připravuje signály na vstupných svorkách 1 pre vstup do bloku 3 hradiel, na výstupe ktorého je nový stav pamati 4 absolútneho směru. Blok 5 výstupnej kombinačnej logiky upravuje tento nový stav po prepísaní signálom STB do podoby výstupných signálov SIGX, SIGY (výstupné svorky 6) — znamienok jednotlivých grafických ALU.The function of the wiring according to the invention is as follows: the relative directional change signals at the input terminals 1 DOL (dofava), DOP (right), EXCH (direction inversion) are transformed into the absolute direction signals -jx, -x, -jy> in the display two-dimensional) coordinate system. Particularly at the output terminals 6 are the SIGX, SIGY sign signals for the arithmetic logic unit, respectively. arithmetic-logic units of the graphics processor. By means of the LPKO input signal it is possible to enter ALU signs simultaneously for both axes of the display coordinate system. The input signals consist of the aforementioned DOL, DOP, EXCH direction change signals on input terminals 1, the LPKO signal on input terminal 1C, the STB signal (strobe signal - input terminal 1AJ and SET signals (input terminals 1B) for the initial direction setting. the combinational logic prepares signals at input terminals 1 for input to the gate block 3, at the output of which there is a new absolute direction memory state 4. The output combination logic block 5 modifies this new state after being overwritten by the STB signal to the output signals SIGX, SIGY (output terminals 6 ) - Signs of each graphic ALU.
Zapojenie je možné využiť vo všetkých grafických vektorových systémoch so štruktúrou vnořených dát, kde sú velmi vysoké požiadavky na operačnú rýchlosť a ktoré pracujú s obrysovou aj plošnou reprezentáciou dát, v elektrónovej litografii, robotike a inde.The wiring can be used in all embedded data graphics vector systems, where the operating speed requirements are very high and that work with both outline and area data representation, in electron lithography, robotics and elsewhere.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS853733A CS259354B1 (en) | 1985-05-24 | 1985-05-24 | Connection of graphical information's representation's relative direction transformation into absolute direction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS853733A CS259354B1 (en) | 1985-05-24 | 1985-05-24 | Connection of graphical information's representation's relative direction transformation into absolute direction |
Publications (2)
Publication Number | Publication Date |
---|---|
CS373385A1 CS373385A1 (en) | 1988-03-15 |
CS259354B1 true CS259354B1 (en) | 1988-10-14 |
Family
ID=5378257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CS853733A CS259354B1 (en) | 1985-05-24 | 1985-05-24 | Connection of graphical information's representation's relative direction transformation into absolute direction |
Country Status (1)
Country | Link |
---|---|
CS (1) | CS259354B1 (en) |
-
1985
- 1985-05-24 CS CS853733A patent/CS259354B1/en unknown
Also Published As
Publication number | Publication date |
---|---|
CS373385A1 (en) | 1988-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2735034B2 (en) | Clock signal distribution circuit | |
US4383304A (en) | Programmable bit shift circuit | |
US3753014A (en) | Fast inhibit gate with applications | |
US4272829A (en) | Reconfigurable register and logic circuitry device for selective connection to external buses | |
CS259354B1 (en) | Connection of graphical information's representation's relative direction transformation into absolute direction | |
JPS6010910A (en) | Latch circuit array | |
JPH0516606B2 (en) | ||
KR960016409B1 (en) | Microprocessor with bus sizing function | |
EP0445880B1 (en) | Write-acknowledge circuit comprising a write detector and a bistable element for four-phase handshake signalling | |
JPS62217632A (en) | semiconductor integrated circuit | |
JPS60160476A (en) | Method for preparing strip-layout drawing in progressive die design | |
JPS63280377A (en) | System for paralleling graphic arithmetic processing circuit | |
SU1513462A1 (en) | Device for interfacing computer with peripheral apparatus | |
US3356991A (en) | Plural registers having common gating for data transfer | |
KR930005478Y1 (en) | Bus request circuit of daisy-chain | |
SU1587522A1 (en) | Device for interfacing microprocessor with trunk | |
JPS6244350U (en) | ||
JPH03211679A (en) | Designing method for logic circuit | |
JPH0370238A (en) | Method and circuit for deciding number of transferring words | |
SU1739376A1 (en) | Apparatus for realizing logical functions | |
Yacoub et al. | A compact array processor based on self-timed simultaneous bidirectional signalling | |
JPS6280728A (en) | sorting circuit | |
Li et al. | Efficient function-block implementation of self-timed circuits | |
Dave | Arithmetic unit for a small digital computer | |
Sivakumar et al. | Design and Implementation of Vehicle Control System Using I2C Protocol |